JPS6085559A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6085559A
JPS6085559A JP58193673A JP19367383A JPS6085559A JP S6085559 A JPS6085559 A JP S6085559A JP 58193673 A JP58193673 A JP 58193673A JP 19367383 A JP19367383 A JP 19367383A JP S6085559 A JPS6085559 A JP S6085559A
Authority
JP
Japan
Prior art keywords
register
transfer
read
layer
signal charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58193673A
Other languages
English (en)
Other versions
JPH0570947B2 (ja
Inventor
Hideo Kanbe
秀夫 神戸
Hiroyuki Matsumoto
松本 博行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58193673A priority Critical patent/JPS6085559A/ja
Publication of JPS6085559A publication Critical patent/JPS6085559A/ja
Publication of JPH0570947B2 publication Critical patent/JPH0570947B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14831Area CCD imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体基板内に形成されている受光部で受光
された光によって上記受光部に生じた信号電荷を上記半
導体基板内に形成されている第1導電型の第1のレジス
タに読み込み、この読み込まれた上記信号電荷を上記半
導体基板内に形成されている上記第1導電型の第2のレ
ジスタに転送して、この第2のレジスタから上記信号電
荷を出力信号として読み出すようにした半導体装置に関
する。
背景技術とその問題点 近年、VTRの普及に伴って、OOD撮像素子を用いた
固体カラーカメラの開発が進められている。上記のOO
D撮像素子には、18号電荷の転送方式に応じて揮々の
ものがあるが、そのうちの一つにインターライン転送方
式と称される転送方式(7)OODti像素子がめる。
このインターライン転送方式のOOD撮像素子は、第1
図に示すように、例えばp型シリコン基板内に受光部(
1)、互いに平行に延びかつそれぞれn層から成る複数
個の垂直レジスタ+21及びこれらの垂直レジスタ(2
)に共通の水平レジスタ(3)等を形成したものであっ
て、受光部(1)で受光された光によってこの受光部(
1)に生じた多数0y″電子から成る信号電荷を、読み
出しゲート(4)を開くことによって上記垂直レジスタ
(2)に読み込み、この読み込まれた上記信号電荷をト
ランスファ・ゲート(図示せず)を開くととlこよって
上記水平レジスタ(3)に転送して、この水平レジスタ
(3)から上記信号電荷を出力信号(5)として読み出
すものである。なお上記垂直レジスタ(2)及び水平レ
ジスタ(3)に沿っての上記信号電荷の転送は、これら
の垂直レジスタ(2)及び水平レジスタ(3)に沿って
絶縁膜を介して設けられている多数の転送電極(図示せ
ず)にクロック・パルスを印加することによって行われ
る。
上記のインターライン転送方式のOOD撮像素子をTV
左カメラ用いる場合には、スミアと称される現象が発生
するため実用上問題がある。この現象は、第1図の八−
A線の断面を示す第2図において、n層層(6)とp型
シリコン基板(7)とで形成されるpn接合から成る受
光部(1)で受光された光(8)によってp型シリコン
基板(η内の例えばBで示す部分lこ生じた光電荷の一
部が矢印Cで示す向きに拡散移動して垂直レジスタ(2
)に入シ込むことによって生じるものであって、転送さ
れるべき本来の信号電荷にこの電荷が加わるために偽信
号が検出され、その結果画像がぼけてくる現象である。
特に、長波長光によって上記p型シリコン基板(7)の
比較的深い部分に生じた光電荷は垂直レジスタ(2)に
入シ込む確率が高いので、スミアの発生が著しい。
本発明者等は、上記スミアの発生を抑制するために特願
昭5’8−123617号において、第6図及び第4図
に示すようなインターンイン転送方式のOOD撮像素子
を提案した。このOOD撮像素子においては、第6図に
示すように、例えばn型不純物濃度が3.5xlOcT
++ の高抵抗のp型シリコン基板(以下においてはp
−基板と称する)aυ内に、例えばn型不純物濃度が2
 x 10”cm−’の9層(以下においてはpウェル
と称する)α渇が形成されている。またとのpウェルα
り内にはさらに表面濃度が例えば1xlOcmのn層か
ら成る垂直レジスタ(l■が形成されている。なお上記
pウェル(121及び垂直レジスタα9は、実際lこは
第1図の垂直レジスタ(2)と同様に、紙面に垂直な方
向に互いに平行に延びて複数個形成されているが、第6
図においてはこれらのうちのそれぞれ一つのみを示した
また上記p−基基板α円内上記垂直レジスタ(j31と
は異なる部分には、上記垂直レジスタ(13)を構成す
る上記n層よフもn型不純物濃度が高いn層層(L41
が形成されている。このn層層(L4)と上記p−基板
aυとで形成されているpn接合が受光部叫を構成して
いる。
なお上記n層層I及び受光部αQは、第1図と同様lこ
、垂直レジスタ(13)に沿って複数個形成でれている
また上記p−基板aυの上面には絶縁膜としての5i0
2膜けeが全面に亘って形成されていて、この5i02
膜aωの上lこはさらに多結晶シリコン膜から成る読み
出しゲー1−(17)が形成されている。
第4図は第6図のD−D線の断面を示す断面図でろる。
第4図において、p−基板(1υ内にn層から成シかつ
上記複数の垂直レジスタ03に共通の水平レジスタ賭が
形成されている。この水平レジスタ(181は紙面に垂
直な方向に第1図に示すように長く延びて形成されてお
シ、上記方向に信号電荷が転送されるようになっている
。また上記p−基板(11)内には、上記水平レジスタ
賭ヲ構成している上記n層に隣接して、p+層から成る
チャノネル・ストッパ翰が形成てれている。上記水平レ
ジスタ(181の上部には、 5i02膜α6)を介し
て、多結晶シリコン膜から成る互いに分離された多数の
転送電極(20)が上記水平レジスタ叫に沿って形成さ
れている。また垂直レジスタ住□□□に沿っても、上記
水平レジスタ囮と同様に、多結晶シリコン膜から成る互
いに分離された多数の転送¥iii、極圓が形成でれて
いる。上記転送′電極(2■及び転送′電極21)の間
には、多結晶シリコン膜から成るトランスファ・ゲート
(221が形成さルている。なお上記転送電極(榊及び
転送電極(J13の上面及び側面には5i02膜(2階
がそれぞれ形成さnているので、上記転送゛電極(イ)
(2〃と上記トランスファ・ケート(社)とは互いに電
気的に絶縁されている。
なお第6図及び第4図におけるpウェル(Lり、垂直レ
ジスタα皺を構成するn層、受光部住ωのn+層I及び
水平レジスタa〜を構成するn層並びにチャネル・スト
ッパ(L陣を構成するp+層は、イオン注入法、拡散法
、エピタキシャル法等lこよりて、また5in2膜α6
1 (23)は熱酸化法、OVD法等によって、さらに
転送電極(瀉■υ、読み出しゲートaη及びトランスフ
ァ・ゲート(2aはOVD法等によってそ扛ぞれ形成す
ることができる。
上述のOOD撮像素子は、垂直レジスタα3fpウエル
α4内に形成しているため垂直レジスタα3)への光電
荷の漏れ込みが防止され、TVカメラに用いた場合スミ
アの発生を効果的lこ抑制することができると共に、水
平レジスタ賭をpウェル(1つの外部に形成しているた
め水平レジスタ住騰における信号1荷の転送効率の劣化
を生ずることがないという利点を有している。しかしな
がら、このOOD撮像素子は次のような欠点を有してい
る。即ち、第4図において、垂直レジスタ層内を矢印E
の向きに転送されてpウェルσ4の左端部(12a)に
到達した信号電荷は、不純物濃度変化に起因してこの左
端部(12a)付近に存在するポテンシャル障壁によっ
て水平レジスタ(181への転造が円滑に行われないの
で、信号電荷を垂直レジスタ03)から水平レジスタ0
榎に完全転送するのが難しい。
発明の目的 本発明は、上述の問題にかんがみ、第1のレジスタとし
ての垂直レジスタへの光電荷の漏れ込みが防止され、ス
ミアの発生を効果的に抑制することができ、また第1の
レジスタとしての垂直レジスタから第2のレジスタとし
ての水平レジスタへの信号電荷の転送が極めて円滑に行
われて信号電荷の完全転送を行うことができると共lこ
、上記第2のレジスタとしての水平レジスタlこおける
上記信号電荷の転送効率の劣化を防止することができる
インターライン転送方式のOOD撮像素子等の半導体装
置を提供することを目的とする。
発明の概要 本発明に係る半導体装置は、半導体基板内に形成されて
いる受光部で受光された光によって上記受光部に生じた
信号電荷を上記半導体基板内に形成されている第1導電
型の第1のレジスタに読み込み、この読み込まれた上記
信号電荷を上記半導体基板内に形成されている上記第1
導電型の第2のレジスタに転送して、この第2のレジス
タから上記信号電荷を出力信号として読み出すようにし
た半導体装置において、上記半導体基板内に形成されか
つ上記半導体基板57、よりも高い不純物濃度を有する
第2導電型の層を設け、この第2導電型の層内lと上記
第1のレジスタ及び上記第2のレジスタをそれぞれ形成
すると共に、上記第2尋電型の層のうちの上記第2のレ
ジスタに対応する部分の一部を上記第2導電型の層の他
の部分よシも低い不純物濃度に構成している。このよう
に構成することによって、第1のレジスタへの光電荷の
漏れ込みが防止され、スミアの発生を効果的に抑制する
ことができ、また第1のレジスタから第2のレジスタへ
の信号電荷の転送が極めて円滑に行われて信号電荷の完
全転送を行うことができると共に、第2のレジスタにお
ける上記信号′電荷の転送効率の劣化を防止することが
できる。
実施例 以下本発明lこ係る半導体装置の一実施例としてのイン
ターライン転送方式のOOD撮像素子につき図面を参照
しながら説明する。なお本実施例によるCOD撮像素子
の垂直レジスタに垂直な方向の断面構造は、第3図に示
す既提案のCOD撮像素子と同様であるので説明を省略
する。
第5図に示すように、本実/l!!j例によるOOD撮
像素子は、第4図に示す既提案のCOD撮像素子と同様
に、例えばp型不純物濃度が5x10cm のp−基板
(II)、例えばp型不純物濃度(第6図のNA )が
1×10儂のpウェル睦、そルそれ衣面羨度が例えばl
X10cm のn層がら成る垂直レジスタ+13+及び
水平レジスタαしチャネル・ストッパ11,5i02膜
(l(i11転送電1■1) 1読み出しゲートαη、
トランスファ・ゲート(局等をそれぞれ有している。
なお上記pウェルαりは、第4図に示す既提案の00D
撮像素子と異なって、垂直レジスタ崗及び水平レジスタ
賭を包含するように一体的に形成されている。さらにこ
のpウェルuりの水平レジスタ囮に対応する部分の一部
には、水平レジスタ賭からp−基板側へとpウェル(1
4を貫通しかつ例えばp型不純物濃度(第6図のNi、
 )が2x10 an であって他の部分よりも不純物
濃度が低い領域(12りが形成されている。なお上記領
域(12b)は、例えは次のようにして形成することが
できる。即ち、まず上記領域(12b)の不純物濃度と
同一不純物濃度のpウェル圓を拡散法で形成し、次に上
記領域(12りの上部に例えば5in2膜を選択的に形
成する。
この後、この5IO2膜を拡散マスクとして不純物の拡
散を再度行って、上記領域(12b)以外のpウェルa
渇の不純物濃度を所定の値lこすnはよい。なお第6図
に第5図の水平レジスタ(11%1% pウェル(17
J及びp−基板(11)における不純物濃度分布を51
02膜(10とp−基板αυとの間の界面を原点として
F−F線及びG−G腺に沿って示″j。
垂直レジスタa9及び水平レジスタα〜をそれぞれ構成
するn層内lこ形成されるチャオル中を信号・電荷が転
送される。
次に上述のように構成されたOOD撮像素子f241の
動作につき説明する。
第6図及び第5図において、ます受光部霞で光(ハ)が
受光されると、この受光部(151を構成するpn接合
に形成烙れている空乏層付近において上記光(25)に
よって発生した多数のu子から成る信号電荷が、受光部
(国のn+層04)内に生じる。次に読み出しゲート(
7)にp−基板住υに対して正の電圧を印加することに
よって、 5i02膜α6)直下のp−基板■)内にn
チャネルを形成する。このnチャネルを通して上記信号
電荷を受光部(+9から垂直レジスタ((3)に送るこ
とによって、上記信号電荷を上記垂直レジスタ旧)に読
み込む。
次に上述のようにして上記垂直レジスタ(13)に読み
込まれた上記信号電荷を、p−基板←υlこ対して正の
′電圧から成るクロック・パルスを転送電極a〃に印加
することによって、上記垂直レジスタ(131内を第4
図の矢印Eの向きに転送する。このようlこして上記錐
面レジスタ(1■の先端(13a) (第5図)に転送
されてきた上記信号電荷を、トランスファ・ゲートQ7
)lこp−基板αυに対して正の電圧を与えることによ
って上記トランスファ・ゲート(2)の下の5in2膜
(16a)直下のp−基基板α円内形成されるnチャネ
ル内を通過させて、水平レジスタHに転送する。
次に上記水平レジスタ(Luこ転送された上記信号電荷
ヲ、p−基板αυに対して正の電圧から成るクロック・
パルスを転送電極(20)に印加することによって上記
水平レジスタa急内を転送させ、この水平レジスタ賭か
ら上記信号電荷を出力信号として読み出す。なお上記水
平レジスタ(18内を転送される上記信号電荷は、チャ
ネル・ストツパ(19によって、上記転送中lこ上記水
平レジスターから流出するのが防止されるようになって
いる。
上述の実施例においては、垂直レジスタ(13)及び水
平レジスタ叫を共にpウェル(12内に形成しているの
で、垂直レジスタ叫への光電荷の漏れ込みが防止され、
上記00D撮像素子(財)をTVカメラに用いた場合ス
ミアの発生を効果的に抑制することができるのは勿論、
垂直レジスタ叫から水平レジスタ賭への信号電荷の転送
経路において、ポテンシャル井戸の深さが同一となり、
ポテンシャル障壁等が全く存在しない。このため、既提
案のOCD撮像素子のようにポテンシャル#壁によって
水平レジスタ賭への信号電荷の転送が妨げられることが
なく、垂直レジスタ(13)から水平レジスタα樽への
信号電荷の転送が極めて円滑tこ行われるので、信号電
荷の完全転送を行うことができる。
また上述の実施例においては、pウェル(+2の水平レ
ジスタa稀に対応する部分の一部の領域(12b)の不
純物濃度を2810CInに選定し、他の部分の不純物
濃度1×10α よフも低くしている。このため、次に
述べる理由により水平レジスタ賭lこおける信号電荷の
転送効率の劣化を防止することができる。即ち、水平レ
ジスタ(1814こおける信号電荷の転送方向に対して
垂直な方向のポテンシャル分布は、第7A図及び第7B
図の実線で示す曲線のようになシ、pウェル(121の
不純物濃度が低い領域(12b)のポテンシャルは他の
部分のポテンシャルよりも低い。そして、信号電荷の転
送初期(または信号電荷量が大きい時)には、第7N図
に示すように水平Vジスタ囮の幅方向全体に亘って信号
電荷が分布する。一方、信号電荷の転送末期(または信
号電荷量が小さい時)には、第7B図に示すように、ポ
テンシャルが低い部分のみlこ信号電荷が分布する。ま
た水平レジスタα樽の信号電荷の転送方向に沿ってのポ
テンシャル分布は第8図1こ示すようになり、第5図の
F−F線の断面方向のポテンシャル分布及びG−G線の
断面方向のポテンシャル分布はそれぞれ実線及び破線で
示すクラ7のようになる。この第8図から明らかなよう
lこ、pウェル(17Jの不純物濃度が低い領域(12
b)内の水平レジスタα樽においては、転送′磁極(社
)の端部ニ対応する部分に転送方向lこ沿ってのポテン
シャル勾配が存在し、従って7リンジング電界Eyが存
在する。このため、第7B図に示すように、転送末期l
こおいて信号電荷がポテンシャルが低い部分に存在する
場合において、信号電荷の転送が上記フリンジング電界
Eyの作用によって加速される結果、転送効率の劣化が
殆んど生じない。
なお上述の実施例においては、水平レジスタα印に対応
する部分のpウェル(17Jに、不純物濃度が低い領域
(12b)を1箇所のみ設けたが、2箇所以上設けても
よい。また上記領域(12b)の不純物濃度ap−基板
Iの不純物濃度と実質的に同一であってもよい。さらに
上記領域(12b)は水平レジスタ賭からp−基板(1
11へとpウェル(121を貫通している必要は必ずし
もなく、p−基板圓に達する少し上方貰で延びているた
けでもよい。
また上述の実施例においては、pウェルα々の水平レジ
スタ(1〜に対応する部分の一部に不純物濃度が低い領
域(12b)を形成しているが、pウェル圓の垂直レジ
スタ(13)に対応する部分にも上記領域(12りと同
様な低不純物濃度の胆域を形成してもよい。このように
丁tば、垂直Vジスタ峙への光電荷の漏れ込みが防止1
f1−、TVカメラに用いた場合スミアの発生を効果的
lこ抑制することができるト共に、垂直レジスタ(1漕
における信号′電荷の転送効率の劣化も防止することが
できる。
また上述の実施例においては、半導体基板としてp型シ
リコン基板を用いたが、n型シリコン基板を用いてもよ
い。この場合には、上述の実施例で用いた上記p型シリ
コン基板のp型不純物濃度と等しいp型不純物濃度を有
する大きなpウェルを上記n型シリコン基板内に形成し
て、この大きなpウェル内に上述の実施例1とおいて形
成したのと同様な第2のpウェルを形成すればよい。垂
直レジスタ及び水平レジスタをこの第2のpウェル内に
形成することも上述の実施例と同様である。
応用例 上述の実施例においては、本発明に係る半導体装置をイ
ンターライン転送方式のOOD撮像素子に適用した場合
につ@説明したが、例えばフレーム転送方式のCOD撮
像素子等の他の半導体装置にも本発明lこ係る半導体装
置を適用することができる。
発明の効果 本発明に係る半導体装置によ扛ば、半導体基板内に形成
されかつ上記半導体基板よりも高い不純物濃度を有する
第2導電型の層を設け、この第2導電型の層内に上記第
1のレジスタ及び上記第2のレジスタをそれぞれ形成す
ると共に、上記第2導電型の層のうちの上記第2のレジ
スタに対応する部分の一部を上記第2導電型の層の他の
部分よりも低い不純物濃度に構成しているので、第1の
レジスタへの光電荷の漏れ込みが防止され、スミアの発
生を効果的に抑制することができ、また第1のレジスタ
カラ第2のレジスタへの信号電荷の転送が極めて円滑に
行われて信号電荷の完全転送を行うことができると共に
、第2のレジスタにおける上記信号電荷の転送効率の劣
化を防止することができる。
【図面の簡単な説明】
第1図は従来のインターライン転送方式のC0D撮像素
子の概略的な構成を示す平面図、第2図は垂直レジスタ
及び受光部の構造を示j第1図のA−入線の断面図、第
6図は特願昭58−123617号において本発明者等
によって提案at’t、たインタ一ライン転送方式のC
OD撮像素子における垂直レジスタ及び受光部の構造を
示す第2図と同様な断面図、第4図は第6図のD−D線
の断面図、第、5図は本発明に係る半導体装置の一実施
例としてのインターライン転送方式のOOD撮像素子を
示す第4図と同様な断面図、第6図は第5図の水平レジ
スタ、pウェル及びp−基板における不純物濃度の深さ
方向分布をF−F線及びG−G線に沿って5i02膜と
上記p−基板との間の界面を原点として示したグラフ、
iZA図及び第7B図は水平レジスタにおける信号電荷
の転送方向に垂直な方向のポテンシャル分布及び信号電
荷分布をそれぞれ転送初期及び転送末期について示す模
式図、第8図は水平レジスタにおける信号電荷の転送方
向のポテンシャル分布を第5図のF −F線の断面及び
G−G線の断面についてそれぞれ示す模式図である。 なお図面に用いた符号において、 tit・・・・・・・・・・・・受光部(2)・・・・
・・・・・・・・垂直レジスタ(第1のレジスタン(3
)・・・・・・・・・・・・水平レジスタ(第2のレジ
スタ)(4)・・・・・・・・・・・・読み出しゲート
圓・−・・・・・・・・・・p−基板 α々・・・・・・・・・・・・p+7エル圓・・・・・
・・・・・・・垂直レジスタ霞・・・−・・・・・・・
受光部 吋)・・・・・・・・・・・・読み出しゲート(渇・・
・・・・・・・・・・水平レジスタ翰(2D・・・・・
・・・転送電極 (221・・・・・・・・・・・トランスファ・ケート
(24J・・・・・・・・・・・・COD撮像素子でめ
る。 代理人 上屋 勝 〃 常包芳男 杉浦俊貴

Claims (1)

    【特許請求の範囲】
  1. 半導体基板内に形成されている受光部で受光された光に
    よって上記受光部に生じた信号電荷を上記半導体基板内
    に形成されている第1導電型の第1のレジスタに読み込
    み、この読み込まれた上記信号電荷を上記半導体基板内
    に形成されている上記第1導を型の第2のレジスタに転
    送して、この第2のレジスタから上記信号電荷を出力信
    号として読み出すようにした半導体装置において、上記
    半導体基板内に形成されかつ上記半導体基板よシも高い
    不純物濃度を有する第2導電型の層を設け、この第2導
    電型の層内に上記第1のレジスタ及び上記第2のレジス
    タをそれぞれ形成すると共に、上記第2導電型の層のう
    ちの上記第2のレジスタに対応する部分の一部を上記第
    2導電型の層の他の部分よりも低い不純物濃度に構成し
    たことを特徴とする半導体装置。
JP58193673A 1983-10-17 1983-10-17 半導体装置 Granted JPS6085559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58193673A JPS6085559A (ja) 1983-10-17 1983-10-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58193673A JPS6085559A (ja) 1983-10-17 1983-10-17 半導体装置

Publications (2)

Publication Number Publication Date
JPS6085559A true JPS6085559A (ja) 1985-05-15
JPH0570947B2 JPH0570947B2 (ja) 1993-10-06

Family

ID=16311876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58193673A Granted JPS6085559A (ja) 1983-10-17 1983-10-17 半導体装置

Country Status (1)

Country Link
JP (1) JPS6085559A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169363A (ja) * 1986-01-21 1987-07-25 Nec Corp 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169363A (ja) * 1986-01-21 1987-07-25 Nec Corp 固体撮像装置

Also Published As

Publication number Publication date
JPH0570947B2 (ja) 1993-10-06

Similar Documents

Publication Publication Date Title
US8580595B2 (en) Solid-state image sensing device and camera system the same
CN103227183A (zh) 一种抑制背照式cmos图像传感器电学互扰的方法
JP2005268814A (ja) 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP2858179B2 (ja) Ccd映像素子
US7138671B2 (en) Solid-state image sensor with photoelectric conversion units each having a first conductive-type impurity region boundary non-coplanar with second conductive-type impurity region boundaries
US7804113B2 (en) Anti-blooming structures for back-illuminated imagers
JP2006024962A (ja) 固体撮像装置及び固体撮像装置を用いたカメラシステム
JPH1154737A (ja) 固体撮像装置及びその製造方法
JPS6085559A (ja) 半導体装置
JPH0430192B2 (ja)
CN114078889A (zh) 全局快门cmos图像传感器及其制造方法
JP2001237407A (ja) 電磁放射の検出器およびその製造方法
JPS6160592B2 (ja)
JP2007208052A (ja) 固体撮像素子
JPS6239058A (ja) 固体撮像素子
JPS5933865A (ja) 固体撮像素子
JP2819263B2 (ja) Ccd映像素子
JP2010171439A (ja) 固体撮像装置
JPH05243546A (ja) 固体撮像装置
JP2848435B2 (ja) 固体撮像素子
WO2008136634A1 (en) A unit pixel of the imagesensor having a high sensitive photodiode
JPH06275809A (ja) 固体撮像素子
JPH05145056A (ja) 固体撮像素子
JPS5917585B2 (ja) 固体撮像装置
Meisenzahl et al. 31 Mp and 39 Mp full-frame CCD image sensors with improved charge capacity and angle response