JPS6084888A - 半導体デバイス - Google Patents

半導体デバイス

Info

Publication number
JPS6084888A
JPS6084888A JP59106337A JP10633784A JPS6084888A JP S6084888 A JPS6084888 A JP S6084888A JP 59106337 A JP59106337 A JP 59106337A JP 10633784 A JP10633784 A JP 10633784A JP S6084888 A JPS6084888 A JP S6084888A
Authority
JP
Japan
Prior art keywords
layer
semiconductor body
electrode
semiconductor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59106337A
Other languages
English (en)
Other versions
JPH065767B2 (ja
Inventor
プレーム・ナス
マサツグ・イズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Conversion Devices Inc
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/518,184 external-priority patent/US4598306A/en
Priority claimed from US06/564,862 external-priority patent/US4532372A/en
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Publication of JPS6084888A publication Critical patent/JPS6084888A/ja
Publication of JPH065767B2 publication Critical patent/JPH065767B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076Multiple junction or tandem solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/208Particular post-treatment of the devices, e.g. annealing, short-circuit elimination
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一般的には半導体デバイスに係り、より特定的
には(1夛電流分流欠陥狽域を通る1流の流nt実質的
に減少させるのに適したバリヤーVtt有する改良され
たII膜形光起亀カデバイスと、+2)前記バリヤ一層
を有する改良光起′亀カデバイスの製法とに係る。
本明細−で開示する改良された光起電力デバイスは11
)より大きな動作信頼度tもら、12)より大きな動作
効率會有し、且つ+3) J: り大きな効JP:’v
もたらすように製造される17本明+1llJ四ではこ
の改良さnt光起眠カデバイスの製法tも開示する。本
発明は特に(1)半導体活性乃至能動要素が比較的薄い
膜として基板電僑上にデポジットされ次いで第2醋極に
より被覆されているような面積の広い薄膜形のアモルフ
ァス光起電力デバイスと、+2)アモルファス半導体汗
金を用いる前記薄模形広曲槙光起電力デバイスの製造と
に使用し肖る。
単結晶光起電カデバイス、特に箱詰性シリコン光起電力
デバイスは本質的に非汚染性でめシ、作動中も靜かで且
つ消耗性天然餞源を消費し7Lいという理由からしVよ
らくの間゛電力源として1史用されていたが、このよう
なデバイスにはjli’ffl上の問題がめジ、従って
余り実用的ではない。より呼側に占えば、単結晶材料は
(υ直径献インチのサイズより夾ハ的に大きいサイズに
形成することが離しく、(2)これと等価のアモルファ
ス柑科より厚くて重く、且つ(3)装量に多くの費用と
時間を要する。
近年、アモルファス半導体倒斜tデポジットさせるシス
テム全開発すべくかなシの研究がなされて@た。こ扛ら
の材料はいずれも比較的広い唄域勿績うことができ、且
つドーピングによりP形及びn形材料を形成し得るもの
であり、こnらp形及びn形H料kj41いtしば結晶
性光起緘カデバイスと実質的に等価の動作を示すp −
i −n形光起電カデバイス七製造できる。ここで匣用
さ牡る「アモルファス」なる用語は長距離無秩序2市す
る全ての祠科又は合金をさむが、これらの@料又は合金
は短距離もしくは中距離の秩序tもつものであってもよ
く、又は時には結晶性介在物さえ言み得るものと41p
sされたい。
現在ではグロー放電デポジション又は真空デポジション
等の技術によりアモルファスシリコン台金を製造するこ
とがjjJ能である。これらのけ金はtl)エネルギギ
ャップ内に許容し侍る局在状M密度を有し、且つ(2)
高品質の成子特性?示す。611記の技術は1980年
lθ月7日付で5tanford R。
Uvshlnsk)r 及びArun Madan宛に
公布さ扛た米国特許第4.226,898号r Amo
rpHous Sem1conductorsEqui
valent To Crystalline Som
lconductors (結晶性半導体と等価のアモ
ルファス牛導体) J ; 1980年8月12日公布
の5tanfordル、 Ov*hinsky及びMa
satsugu Izu による同一名称米国I持許第
4、217.374号;並びに、5tanford R
,Uvshinsky+David l)、 A11r
ed、 Lee )Valter及びSts+phen
 J、 f(udgensの米国特許出願シリアル、・
4第423,424号r Method of rJa
klng Amorphous Sem1eondue
tor A11oysAnd 1)evlees Us
lngMicrowave Energy(アモルファ
ス苧導体片金の製法及びマイクロ波エネルギを用いるデ
バイスン」に詳述されている。これらの特許及び特許出
願に開示されている如く、アモルファスシリコン半導体
ノー内に導入ざtした7ツ累はこのノーの局在状態密度
を実質的に低下させてゲルマニウムの如き他の沖合材料
の冷加τ4易にする。
光起電力デバイスの効率を尚めるために多重セルr1更
用するという構想は遅くとも1955年にはE、 D、
 JaakgonにjJ示されていた。これは1960
年8月16日付米国特許第2.949,498号に、i
己載式れている。この米国特許で検討された多重セル構
造はp−n接は形結晶性半導体デバイスを利用するもの
でめった。こ0構想の本質はバンドギへ′ツブが豊1よ
る成畝のデバイスを用いて太114スペクトルの種々の
部分tよシ効率的に果め、開放回路電圧(Voc)k増
大させることに抄る。タンデム形セルデバイスとは2つ
以上のセルrもち、元が竹セルktWA次通過するL5
構成ざ扛たデバイス材料が波長の短い光のみt吸収し、
次のセルではバンドギャップのよシ小さい拘ギ+が第1
セルt1市通しfc、より畏い波長の光を吸収する。各
セルで発生しfcaL流?夾質的に整計基すれば室体的
開放回路電圧は谷セルのυd放回路議圧の廿計に寺しく
な9、その短縮電流ははI・よ−建に緋持さ!Lる。多
重セルは基板上で反射した歳セルの半導体層音曲して送
り返えされる入射光の割合を壇すために逆反射体rII
iiiえているのが好ましい。逆反射体rl史用すれば
多1にセルの動作効率が上昇することは−JIJ白でろ
ろう。従って、基板上にrポジットさ7’Lる層は半導
体tfijt介して逆反射体の反射向から送り返えされ
る入射光tかなシの割片で通過させるべく必ずノ秀明に
することが盪繭である。
太1@亀池t、1IIli造する部片にはバッチ処理す
るしかない結晶性シリコンと異なり、アモルファスシリ
コン&金は+014Aの広い基板上に多JU−状にテボ
で大電生座することができる。この(■の連続処理シス
テムは久に挙げる出願中の特許出願に記載さtしている
:1980年5月19日出禎シリアル、蔭、3151.
3111号r A Method of Akking
 P−DopedSillcon Films And
 D@vlaea Made Therefrom (
P−ドープされたシリコン膜の製法及び該膜で形成され
るデバイスノに1981年3月16日出禎、シリアル、
=164244.386号、r Contlnuous
 S3++stemsFor Deposltlng 
Amorphous Sem1aonduator M
aterlal(アモルファス半導体@科tデポジット
−gせるための)!S!続システムノに1981198
1年3月16日出願ル364240,493号、r C
ontinuou@Amorphous 5olar 
Ce1l ProduaLlon System (連
続的アモルファス太tSt池製造システムノJ:198
1年9月28日出願、シリアル、46第306,146
号r 1v1ultipla Chamber L)e
posiLion And l5olation Sy
stemAnd Method (多項室形デポジショ
ン及び分離のシステムと、方法)J:1982年3月1
9日出願、シリアル、16第359.825号、r t
kiethod AndApparatus For 
Continuously Producing ’r
andemAmorphous Photovolta
ic Cel1g(タンテム形アモルファス光起成カセ
ルを連α的に製造するための方法と装置)J :198
3年1月24日出願、シリアル、ttr44a O,6
29号、r Method and Apparatu
sFor Continuously Produci
ng ’I’andem Amorphou@Phot
oroltaia Ce1la J。これらの・P? 
tf出頭に開示されているように、基板は一連のデポジ
ションチャンバ’に+1次通過しながら継杭的に目11
進し侍、谷チャンバは夫々特定の半導体H科tデポジッ
トするのに使用される。pln形構造の光ノ圓畦カデバ
イスytd造する場合は第1チヤンバでp形半導体台金
tデポジットさせ、4t2チャンバC″共曲アモルファ
ス半纏体合金tデボジツ)1せ、且つ第3チヤンバでn
形半導体合金2デポジツトさせる。
デポジットされた谷半導体片金、特に共性牛導体は金は
純度が高く1工ければなりないため、(υ真性デポジシ
ョンチャンバ内のテポジション壊境を特殊な構造のガス
ゲートによυ他のチャンバ内のドーピング成分から分離
してこれらドーピング成分が該真性チャンバ内に拡散す
るのt阻止し、(2)デボジ7ヨン処4を始める前に基
板を入念に洗浄して汚染物質を除去し、(3)果汁して
1つのデポジション装置を構成する全てのチャンバを封
鎖し漏洩を防止して部間の汚染物質の流入を回避し、+
4J該デポジシヨン装置にスウイープガスkmし込んで
内晴から汚染物質を除去し、且つ(61最高純度の反応
ガスのみを使用して半導体材料テボジット暎を形成j−
る。侠1ずれば、デポジション装置の種々のチャンバで
構成さnる真空容器内のスペースtダ旧I]Jなる類の
不純物からも保映して汚染さjLない工うにすべくでさ
るだげの措置t−護じるので必るっこの工9にしてデポ
ジション装置の真空チャンバ内でデポジットされた半導
体材料層は1つ以上のp −1−nセル、1つ以上のn
 −t −pセル、ショットキーバリヤー、ホトダイオ
ード、ホトトランジスタ又は類似の素子にきむ光起電力
デバイスの形成に使用し得る。加えて、一連のデポジシ
ョンチャンバを通過する多値ハスを形成するか、又は別
のデポジションチャンバ列を具備す扛ば棟線の形態を有
する多重に槓重ねたセルが侍られる。
以上の説明から明らか1よ工うに、薄膜アモルファス牛
導体材料は肪規に開発された峡産プロセスにより闇単且
つ経通的に製造できるという理由から結晶性材料とは異
なる幾つかの利点が得られる。
しかし乍も前述の方法による半導体口料の製造では電流
分流欠陥の存在が確認された。これらの欠陥は(1)こ
nらの材料で製造された光起電力デバイスの性能を者し
く低ドさせ、且つ12)生産率に悪影響を及ぼした。こ
のような製法に関連した欠陥はil+基板電換の形態に
存するか、又は(2)半導体層のデポジション処理中に
発生ずるものと考えられる。
本発明はこれら電流分流欠陥の効果會冗全に消去するか
又は少なくとも実質的に低減させることt目的と′を−
る。
削記欠陥中最も重要なものは「分流」又は「短絡」なる
欠陥又は欠陥領域であると見なし得る。
これら欠陥の考えられ得る原因を説明するr4i1に、
デポジットさnた半導体層の厚みt考察する。典型的p
層の厚みは約400,1ングストローム、典型的1層の
厚みは約35004ングストローム、典型的n層の厚み
は一200オングストロームでめ9得、従って半導体ボ
ディ全体の厚みは約4100オングストロームにしかな
らない。そのため不規則性(lrr@gulariti
es )はulll”Jに小さなものでもデポジットa
れた半導体層ではカバーし蛾い。
分流欠陥は1つ以上の低抵抗電流通路が光起電力デバイ
スの電極相互間に形成された時に発生する。分流欠陥が
生じた光起電力デバイスはm?l”状、弗ドで(υ該デ
バイスの電極に果めりれた電流が外dllの負荷Lvも
むしろ前記欠陥領域(抵抗の極めて小さい通路)を通っ
て流れるため小さい出力しか示さないか、又は(2)該
デバイスiim@切る」程の電流がhIj配欠陥領域を
介して分Mtされると完全に故障する。
分流タイプの欠陥は常に光起電力デバイスの性能に悪影
4に及ぼすが、この影Jはこnらの欠陥tもつデバイス
がA1■lの如0 ’j’JIい照明に比べて比較的弱
い照明、列えは至内照1力、のドで作動する時に・最も
大きくなる。これは光起電力デバイスでは光に1って発
生した電源が照明の強さの増加と共に直線的に増加する
一力、その梢呆生じる電圧が照明の強さの増加と共に指
数関数的に壇カロするためである。換ぎすればca圧は
弱い照すjのドで比較はり高い値に達し、この値は照明
の蟻δが増大しても少ししか上昇しない。そのため弱い
照明のドでは比較的高い一圧覗位が存在し、この4位が
比較的少数の電流キャリヤ會抵抗の極めて小さいJI!
l路即らOil記吐近抗久噛禎域に曖先的に流す。これ
に対し頻い711のFでは多数のNL流キャリヤが存在
し前記の弱い照明ドの電位とほぼ同程度の電位によp)
e動する。このよ#)多数の14を流キャリヤは前記欠
陥領域の低抵抗通路に流入すべく互いに競い片い、その
結果相対的にLシ少数の電流キーYリヤのみが限足され
た数の低抵抗通路内に数人し得るため残りのt流キャリ
ヤは半導体材料tl[!!遇せざるt得なくなる。従っ
て欠陥領域の4流分流現象に起因する一力損は強い照明
のドでは弱い照明の時根大きくない。
木切I+41I誓で互洟的に使用されている欠陥又は欠
陥領域なる用語は明白に存在する短11611rl+を
路のみt示すものではない。場汗によっては欠陥の悪影
催は壱在的でのって、すぐには表わtしない。tll在
11ジ欠陥は以後[動作モード欠陥状!甜」と称する現
象を縛起し得、その場片は当初良好なa気動作を示して
いた光起電力デバイスが実相故障する。本明細誉ではデ
バイスが予め晃1用負荷に接続6れている〃・否かに拘
らず、しはらく照射されてその結果キャリヤが発生し始
める状態に必シさえすればこの工うな現象tm作モード
欠陥状態と称することにする。この種の欠陥状態につい
ては後で詳述する。分流欠陥は!a在的であn鵡仕的で
あれill基板材料の形態的不規則性又は(2)半導体
層の成長にh−ける不規則性に起因し′C生じるものと
考えられる。
先ずこれら欠陥の最も重要と思わ7’LるfJ1原因、
即ち基板のデポジション面の前fiIE形!法学的不規
則性即ち凹凸f4祭よう。半纏体層を順次デポジットさ
せるための基板又はベース′准極として最高級のステン
レス鋼21史用しても、そのデポジション面にはld当
p10,000乃至100,000の凹凸が仔伍するこ
とが判明した。こILうの凹凸は突起、くはみ又は−′
V−/ifな仕上げWlに対する他の歪みで4411成
され、(12表曲からの深さ、(2)表…1からの+’
t%さ、又は(3)直径が1ミクロン未満’cspmる
。こ扛ら凹凸の形態又は大きさに拘らず、前記欠陥は半
導体ボディに低抵抗醒流路會形成させて2つの成極を事
実上短絡させ得る。この現象は様々な方法で生じ倚、例
えば、基板電極の表向から突出する突起の篩さが肯すぎ
て半導体y*iデポジットしても被偉しきれないことが
あり、その場合は該突起がこれら半導体層の上にデポジ
ットされるもう一力の4:億とlぼ接に電気接触するこ
とになる。同様にして、基板表面に形成さnたクレータ
の大きさが小さすき゛て半導体層tデポジットしても城
塞で@ないととがろり、その場合は該くは与がこれら半
導体層上の別の電極に十分接近するため電流が(1)亀
・甑相互を連結させるか、又は該光起電力デバイスの実
際の1更用(光による′電流の発生)全通し一方の電極
の材料を他力のα極方向へ移動させてこれと接触させる
ことになり、その粕未電流がこれら′iG、極間を通過
することになる。また、基根上にデポジットされた半導
体層の品貝が恋いこともあり、その場合は光起電力デバ
イスの電極間に亜流の低抵抗流路が形成される。
史に、真空チャンバを外部の汚染物置から保護すべく6
11述の如くあらゆる措置を講じても、何らかの方法で
(1)半導体@科りデポジション処理」中に真空チャン
バ内のスペースに浸入するか又は(2)デポジション処
理の副産物として生じるe!t、こシ又は他の粒子物質
が半導体材料に沿って基板電極上に付着する。これら汚
染物質は半導体層の均一テ鳩ジシミンを妨害し、低抵抗
′1流路葡形成せしめ得る。゛電流はこの通路を介して
(j12つの電極を直接連結させるか、又は(2)デバ
イスの動作を辿して2つの電極を連結させる。
また、礪会によっては、外部からの汚染1勿貞が存在し
なくても、半導体材料はデポジション処理の間に微小な
りレータ又は微小な突起を形成し得ると思われる。この
場合も光壁に半清な表向に対するこのような形態的歪み
は基板が117 iFI!l薄膜状(半導体層の仕耐の
厚みは約4100Jングストロームにすき゛ず、従って
この軛四の直より小さければ超薄膜となる)半導体材料
で仮積されているか、又は(2)全く被覆されていない
こと金意味する。
上刃銃極材料がこの半導体ボディの表面全体に亘ってデ
ポジット式れれば勿m該久陥頂域により低抵抗電流路が
生じ、該通路を介し1 m illが分ηtする。更に
別の例として、このような欠陥領域のtj−在が形成さ
れた光起電力デバイスの亀気時注及び光電特性に対する
これら領域の急影響によってのみ検出さtt得る楊会も
める。以上説明しできた諸欠陥は全ての電流t−低抵抗
分路に流入させる程大@なf「用は及はさない。しかし
乍も、この通路を介して電流が少しでも分派すると光起
電力デバイスの動作効率に損失が生じるためこの分流は
回がする必要が6る。更に、数千の欠陥領域の谷にたと
え少斌ずつでも電流が分ぴtfitばこnらが果け一イ
+krpT&シぽ工d刀ヒスー^μm−jト1b〜ノ1
ストJLM::説明から明らかなように、これらの欠陥
及び欠陥領域に流れる電流のJtt減少させることは高
性能品効率の薄模形光起1カデバイスを装造する上で極
めて重要である。
本出願人等は広い意味でこの問題を処理する方法を幾つ
か実現した。本性♂f出順の譲受人に譲渡さnfcMa
saLsugu Izu 及びVincent Can
nellaKよる1982年10月21日出仙の米国特
許用N4第435.890号r System And
 Method ForEliminatlng 5h
ort C1rcuit Current Paths
 InPhotovoltaic Devlces (
光起電力デバイスの短節電流路を除去するためのシステ
ム及び方法〕」に記載のμ口く、内陥頑城を介するIt
流の分流は欠陥唄域を央貞的に除去すれば半導体デバイ
スの一動作領域として考えられる。そのためには#IL
屏処理にLす1極材料を欠陥部位周辺から除去して欠陥
領域′ft事実上ff11離し、電流がこの欠陥領域に
流れるのt1肘止する。L7かl−/βら蘭記出、−道
435.890号に記載の方法は電流に依存する、即ち
欠陥領域の如きデバイスの特定領域に流れる電流の量が
多くなればなる程大艦の#JL極材料(好ましい具体レ
リではインジウムスズ酸化物)が除去されるタイプの方
法でめる。従ってこの短絡解消法は大き1工欠陥の周辺
かりは極めて効率的に#t4材料を除去せしめ、その結
果この欠陥部分に電流が諏れるのを冗全に阻止するが、
電極間に存在する数千の比較的小さい欠陥領域への電流
の流れtm止する上ひは余り有効ではない。しかるに、
ntJ述の如く、比較的小さい多数の1trl/を分路
は全体とし又かな9の叶の′電流を半導体層内の所望の
通路から分所させるため、このような小さい欠陥領域に
よって生じる低抵抗4流路への′14E流の流れも除去
するか又は少なくとも実質的に減少させる必要かりる。
また、11J記米国待軒出顧第435,890号に記載
の亀m法では動作モード欠陥状態が生じた場合にmA分
路の形成を演出することも阻止することもできない。
本特詐出禎の譲受人に譲渡されfcpl@m Nath
による米国%I¥f第4.419,530号r Imp
roved 5olarCell and Metho
d For Produelng Sams (改良太
陽電池及びその製法〕」にはアモルファス薄膜形広面積
光起電力デバイスの小面積セフメ7He成気的に絶縁す
る方法が記載さ才している。これはtlJ広而槓面バイ
スを複数の小面積セグメントに分割し、(2)これら小
面積セグメントの電気的作動性tテストン、且つ(3)
所定レベルの電気的作動性を示すセグメントのみt電気
的に接続し、それによって電気的に作動し侍るセグメン
トのみt有する広面槓光起゛畦カデバイスを形成するも
のCめる。小u11積セグメントが゛電気的に作動し+
ht工い(即しデバイスが所蔵の最小限の規格を満たし
得12い)理由の1つは低抵抗路を介してtr&w分流
させる作用tもつ欠陥領域の存在にある。前ml米国特
許第4.419,530号にlC−の欠陥領域問題解消
法は効果的ではあるが光起電力デバイスのかなり広い一
分を除去せしめる。従ってデバイスの出力は正確な欠#
@領域のみが除去された場会に得られる出力に比べ著し
く劣ることになる。
史に、前述の2つの特許出願は117光起電力デバイス
の大きな欠陥含有領域のみ?絶縁し且つ(2)これらの
欠陥含有領域に電流が全く流れないようにする礪廿に使
用し得る「アフターマーフット」技術t5係る。従って
、分流効果を大小及び原因に拘らず(す光起電力デバイ
スの完成以前に、即ち上刃電極tデポジットする前に、
(2)能動半導体ボディの大きな部分を作動的に除去す
ることなく、且つ(3)デバイスの表面全体に亘って貯
容し鍔るレベルの4流を流オを続けさせながら、実質的
に除去するノ1破壊的方法が必要とされる。
薄膜形元起屯カデバイスを製造する際に生じる製法に関
連した短絡欠陥問題は早くも1978年K R,C,A
の科学者達に1って1繊されていた。
これら科学者はこの問題を屏消すべく幾つかの方法を試
みた。R,C,Aに譲渡されたJoaepb L、Ha
nakによる米国時ff44,162,505号r I
nverted Aynorphous 8111eo
n 5olar eall LJtlllzingCa
rrllet Lmy@rs (サーメットノーを用い
る反転形アモルファスシリコン太閘亀池〕」には逆n−
1−P形アモルファスシリコン太11電池の短絡及び分
Me効果に対して成る程度の保護作用を果たす安定抵抗
?得るための厚膜形(2000乃至15(100オング
ストローム)サーメットJ―の1史用が開示されている
。このサーメットの厚膜はアモルファスシリコンボディ
の側面のうも光が入射する側面と対向する側面上に配置
される。 lt、 C,A ′ft池のこの工うなサー
メツト層位置(入射光と対向する位it )はこの層の
厚みとその精米得う扛る不透明度とt考慮しで決定され
たものでりる。即ち、シリコンボディの入射側面上に配
置J“れば該サーメツト層は入射光の大部分を吸収する
ことになり、従つて酸油は1幾6ヒレ4jいonll(
4Q米Lし!1行fH第4,162.51J 5号では
更にシリコンホディの照射面に仕事関数の商い薄膜形(
50乃至200Aングストローム)サーメツ) 1m 
kも目己直する。この薄膜は電極何科とpシリコン層と
tオーム接触させるためのものである。この米国特許は
短絡改善機能がこのrげ模形テーメット/−に起因し得
ることについでは開示も示唆もしていない。
1r+Jじ(R,C,A Km渡さnlt Geral
d E、 nostrand等の米国特許第4,166
,918号「太閤電池の製造プロセスで生じる11.気
的短絡及び分流効果の除去力法」では、電池の底面に厚
いサーメットノーヲ効果的に配置することによって分流
を除去する方法を開示しているが、このような厚い丈−
メット層、i:、それ自体単独で好ましく 12い短絡
及び分流効果’(K去することはで@ない。No5tr
and寺によれば、引続き十分な大きさの逆バイアス電
圧全印加してサーメットを含む太1−成池の分流欠陥k
mき尽す必要がある。No5trand寺の方法τ用い
る場合、電流゛電圧出力を改良するにはこの処理しがな
い。該l庁昨には、111独で使用されて短絡電流路を
除去し得るサーメットノーの使用は教示されていない。
R,C,AKddlされたJolleph J、 71
anakの米国’待ifFg4,167.01 s%j
「アモルファスシリコン太1両電池用サーメットノー」
は、仕事関数の高い薄い(50−200^ラサーメツト
ノーの使用を開示しているが、この丈−ノット1鱒の1
自りは、fi+ アモルファスシリコンとのショットキ
ーバリヤーを形成すること、及び、 A21 p4a f ハイスでのpアモルファスシリコ
ン層と電極との間りオーミック憎汗の形成を促進するこ
と、 に限られている。既存の短絡もしくは分流の効果全低減
すること又は付加的な短節もしくは分流の発生を阻止す
ることt目的としたサーメツト層の1更用については開
示さItてい22い。該時打の4ページ、4−10行に
は、丈−メット層の機能が以下の如く!約されている。
「仕事関数の高い透すjなメタルサーメットは、t+ が、ツー−ノットはpアモルファスシリコン層とのづ昶
肩性が良いのC透明な導1JL注ポ化物ノー32に対し
てすぐれた。* −ミンク接触全形成し優る・・・・・
・・・・」また、該特許では、サーメツト層が好ましく
1.It、)短絡電流路を除去し得ることも教示されて
いない。
Joseph J、 f(anakは” Fourte
enth IMEN* Photou’oltaicS
peclalista Conference 198
 (L”の樒事峰、623ページに「犬曲槓アモルファ
スシリコン太關亀准の開開」と腕する論文t−発表して
おり、大面積薄模光起ル力デバイス中の短絡効果に低減
又は除去するための薄膜直列抵抗の使用に関する一般的
坤一を展開している。この論文でのHanak博士の幀
I、Iiによれば、過当な抵抗tもつサーメット材料の
層は好ましくない短絡及び分流効果ケ抑利し得る。
しかし乍らHanak博士の理論によれば、(1) バ
リヤ一層材1?”)が、fill記tt、c、Aに譲は
された特許に開示されたものと同様の膜厚の薄膜サーメ
ットに限られるように慎ボに配慮すること、及び、 (2) サーメツト層が短絡阻止バリヤーとして作用す
るには、透明層を生じはいJ!#みれ回部ら5000−
100OOXの膜厚で設け−れること、が心安である。
更にHanak i文は、前記米国’4t4fm 4.
166.91 t3号に関して説明したLうな遊バイア
スにょる知怜除去方法についても倹」Jしている。Hm
nak 調文cは、サーメット以外の材料についての数
示、及び、潜在分流欠陥の形成全阻止するためのサーメ
ツト層の使用についての教示はない。
A11en M、 Barnett の米国9誓許44
,251,286号「ブロッキング層tもっ噂楓光電池
」は、ill ’電池の透1男戚極と不透明電極との間
、又は、(2) 電極の1つと遠隔半導IJl一層との
間に発生する恐れがめる好ましくない電気接触t1訂止
して電路の欠陥状St−除去するために光電池にデポジ
ットされるブロッキング層k1m示している。
11arnettの電池は、硫化鋼とのへテロ接汗勿も
つ鈍化カドミウム又はカドミウム亜鉛硫化物から製造さ
れる。好ましい具体例では、d!X厚100 DA乃至
5μの硫化亜鉛ブロッキング層が設けらjしている。こ
の層の説明に先立つ文革から容易に理解されるのは、膜
厚IUOOAの鈍化亜鉛層でさえも、入射光のかなりの
割合が半導体ノーに入ることr1且止しl工いフ願当な
透・!8If ’に肩することができないためyR明#
1f、極に隣接して使用し得る工うlL材料となること
ができl工いことである。変形具体回としでBayne
tt は、半纏体材料の露出面全体?酸化するか、又は
、第2・亀1fikデポジットするnIノに半纏体材料
の上部に極めて薄い絶嫌層tデポジットすることに1っ
て、不達meM@’に付加することt提案している。
Barnottは短絡屯派路全阻止するためのブロッキ
ングl−の使用に関する一般的な(4想を開7Fシテい
るが、以F(D理由〃・らその’1! ttI前に商品
質光起電カデバイスの製造に当てはめることはひきノエ
い。
!−#)4由は、Marnett のブロッキング層が
出順人の使用するアモルファスシリコン片金と底片し得
る何科かlり形成されないことである。BarneLt
リグロッキング層材料勿出願人のIE池に使用さ2Lる
半導体層と組aせて使用すると、rに池の動作効率の大
きい損失が生じるでりろう+3 ’J↓二の」」由は、
f3arnett のブロッキングノーがi史用Cきる
のは元がブロッキング層による吸収損を生じないで背面
反射層に当たることが必吸なα面反射型電池に於いて該
ブロッキングノーが光tfH曲のtY面に効果的にデポ
ジットされる4J汗に限られることである。亀?也の入
射・開に膜厚100QA(D硫化亜鉛/flを使用する
と、脆化亜鉛層が過度に光?吸収する。ブロッキング層
を或油の背面に設けた場合にも、W面反射膜が有効に作
用しないほど多くの光が吸収される。第三に、Barn
stt は、極めで簡単にではあるが、酸化銅ブロッキ
ング層の使用を示唆している。
この層の膜厚は特に指定されていないが、この層紮膜厚
1000A(ブロッキング層に関して考えられる最も薄
い範囲りで形成すると、入射光を通過を実質的に妨害し
ない前面ブロッキング[−侍ることはできl工い。最後
に、Barnatt は動作モードの欠陥状態に関して
全く触扛ていない。
本発明は詳細に後述する如く、 ill 製造し易い透明バリヤ一層を含んでおり、(2
)顕在的及び2σ在的な分流欠陥効果が除去された改良
光起電カデバイスを提供する。透明バリヤ一層の製a材
料及びバリヤ一層の#i造技術に関する先行技術は存在
しない。
RCA戚杵で1云嘘れt絹銘1坦11山サーメット材料
の構成は、本発明の光起嵯カデバイスに脂汗せて使用さ
れると逆効果?生じる。特にル、C,At給昨の開示を
個々に又は総計的に考察すると欠陥部位に環流が流れる
ことを適切に抑制するためにはサーメット材料を膜厚2
000乃至15tlO(IAにデポジットする必要があ
る。しかし乍もこのような膜厚になるとサーメット材料
層が不透明に1よりすぎて光層゛亀カデバイスで「走用
できない。
よシ詳細には、p4(1太關亀池の半4体ボディの上面
に膜厚2000A以上のサーメツト層を設けた場合、入
射光から出た光子が太隋電池のη目動牛導体ボディに到
達でき12いので電池が予定の光起′醒力効果全発J軍
することかで@ない。更に本発明の光電池は、デバイス
の効率を良くするために半導体ボディ葡−回目に通過し
たときに使用されなかった光エネルギχ再糺ボディに通
すための反射性基板層を含む。この反射性&也上に不透
明な吸光バリヤ一層が存在すると未使用光の反射が阻止
され従って入射エネルギの有効利用が得られない。
r< 、 c 、A特許の設計に従う光電池にはかなり
不透明なバリヤ一層のf用も可能であろうが、p+/I
と基板との間のオーミック接触が不要な前記の如き不透
明層は出願人のデバイスでは性能低ドを招く。
従って本発明は、半導体ボディの片面又は両面罠使用さ
れるのに適しており先行技術たるnIJ記ル、C2A特
許開示又は教示されない材料から成る夾貿的に透明なバ
リヤ一層を提供スル。
ルC,A%許のサーメット材料は、前記の如き不透明性
を有する以外に、本発明のW丹では見られない処理上の
制約を有する。第一に、膜厚2000〜150(IOA
のサーメツト層(R,C,A ) ’(得るには長時間
のデボジ7ヨン処理を要するがこのこトハセ産プロセス
に不利でめる。第二のより重量な制約は、サーメット材
料のデポジションにスパッタリング法が使用されるが、
この方法は)じ来破磯的方法でめるため被層材料中に新
しい人111−生じさせ易い。%に、スパッタリングは
、高い運動エネルギtもつ種子が被着層’t、 +dt
j 畢するエネルギー的コーティング法でめる。こ7L
うのエネルギー粒子は、電池の膜厚410CIAのアモ
ルファスシリコンボディ全体のfat瘍を生起するか1
又は少くともこれら粒子が付層する上部層?、損傷する
。このような損傷の結果、デバイスは直りに欠陥状塵を
生じるか又は動作モードの欠陥状態1を招く1.スパッ
タリング法で生じるJハ湯はスパッタ速度全1八減すれ
ば成る程度抑制し借るが、同時にデポジション速度も遅
くなり、このため、所与の膜厚の増をデポジットするた
めのJ5r 要時間が増す〇対照的に、本発明のバリヤ
ー1−は、スパッタリング法よシ生じる損傷の問題1禅
消するLうな熱蒸着によって#−褥体ボティにデポジッ
トされるのが好ましい。熱蒸着プロセスは(1)確実、
(2)迅速1(3)調整し易い、(4)スパッタリング
によるコーティング法に比較して比較的簡単な装置が使
用さnる、(5)デポジションS度が大きい、(6)半
導体ボディを損傷しない、等の利点′を有する。更に、
本発明で使tp3される材料の層は% R,C,A特許
に記載のチーノット材料の膜厚に比較してほぼ1段階低
いオーダの膜厚を脣しておシ、このため(1)製造工程
がよシ早(、+21層の透明性が得られる。最後に、先
行技術では動作モードの欠陥状態の問題に胸する考察及
び記載は見られない。従って、この工うな欠陥状態を阻
止する々法はこれら先行技術から子側され得ない。
f(C,A特許、Barnstt %軒及びf(ana
k論文は個−に考察された場合にもa片して考察されf
c場合にも本発明の実#Lt適切に教示しないと判l!
■される。111」故なう、 tlJ これら先行技術ではアモルファスシリコン汗金
太1肩鑞池と破過に組合せることがijJ’能な材料が
全く開示ちれていない。
+’)I P4j L−It7;拮湛鳴り中l+’J+
m Q 11 n 7’l A 土、mlSヨ實的に透
明なバリヤ一層の使用が開示さrLでいlよい。
(3) これら先行技術では薄膜光起電カデバイスの動
作モードの欠陥状態の問題自体が考察されていないので
このような欠陥状LM ’ik l!11止するバリヤ
一層の使用に関する6己載が存在しない。従って、本文
中に開示された発明は、アモルファス光起電デバイスの
製造に於けるfLM性のある進歩2含む。
本発明の主たる好ましい実施態様では、透明電極の抵抗
率より大きい抵抗4tもつ透明6バリヤーl@”が光起
電力デバイスの″電極の1つと半導体ボディとの+fJ
Jに設けりれる。このバリヤ一層は、光起電力デバイス
の(1つ以上の)短絡欠陥通路に分流する11を流を抑
制する抵抗器として儂能する。。
+13抵抗率と(2)膜厚と(3)透LiA度とt最適
にしたバリヤ一層を選択すると、抵抗の小さい(1つ以
上の94A通路を実員的に除去することができ、同時に
光層・dカブバイスでのバリヤーj−のマイ十ス)H+
4L(効率及び光′#を特性の低F)k最小に仰えゐこ
とができる。顕在的及び潜在的欠陥領域の双方を実質的
に除去するために本文中にdd載のバリヤ一層tテボジ
ットする方法は、大面積薄膜アモルファス光起電カデバ
イスの製造に於ける処理ステップの1つとして容易に組
込むことが一〇きる。バリヤ一層は、蒸着、真空デポジ
ション、化学的気相デポジションの如き方法、又は、光
層゛醒カデバイスの半導体層と電極層との形成に期用さ
れるデポジションステップと適合し得る別の方法でデポ
ジットされ1する。従って本発明によれば、゛電極間の
電流分路を生じ易い抵抗の小さい電流通路が、この通路
が顕在的で必るか又は潜在げジであるかに四わシ無く、
実質的に除去さfした改良大面屓薄膜アモルファス光層
−カデバイスが得られる。
本発明の111記待畝及び別の0−*は、1囲、開明の
、If細な説明及び*gf請求の屹dから明らかにされ
るでるろう。
本発明によLjA1’44函と第l厄極上にデポジット
された能動半導体ボディと半導体ボテイ上の第2″tt
極とt含む改良中導体デバイスが開示さ扛る。半導体デ
バイスの半導体ボディは、入射光エネルギに応じて電流
を発生するように構成されている。半導体デバイスには
戚低1つの欠陥領域が存在し、この欠陥領域は、デバイ
スの電極間に凍れる′電流に対して抵抗の小さい分路全
与える。本@明にLる半導体デバイスの改良は、半導体
ボディと電極の1つとの間に透明バリヤー#に連続層と
して効果的に配置したことにある、バリヤーノーは、半
導体デバイスの1つ以上の欠陥領域に流れる電流を減少
させるべく機能する。バリヤ一層は。
フッ化マグネシウムベースの倒科、インジウム、スズ、
カドミウム、亜鉛、アンチモン、シリコン、クロムのは
化物、窒化物b″灰化物、並びにそrLらの混合物から
形成場れる。好ましい具体例では、4211、本が透明
で69、バリヤ一層は半導体デバイスの半導体ボディと
逍’#電極との間に効果的に配置されている。工p好ま
しくは、バリヤ一層がフッ化マグネシウム又はば化スズ
を加えたフッ化−a / 、i、 シウムから形成され
、インジヮムスズ欧化吻から成る透TiA醒億と半導体
ボディとの間に効果的に設けられる。又は、インジウム
スズ戚11z物を加えたフッ化マグネジツムから成るバ
リヤ一層を半導体ホディと基板電極との間に設けても工
いよた、酸化又は望化バリヤ一層t1手4体デバイスの
基板成極と半導体ボディとの間に効果的に設けてもよい
。この層の形成には、半導体ボディと透明、i極との間
にバリヤ一層tデポジットする場片と同・1ホのデポジ
ション法を用いてもよく、又は、基板゛電極の材料を適
宜処理する方法を用いてもよい。例えば、ステンレスス
チールr適当144品で処理するとば化物層又は窒化検
層が形成さIするCす◇う。アルミニウム、クロム、A
寺かりj戎る基板にも同様の方法でバリヤ一層を設rj
ることができよう。別の具体例では、バリヤ一層が、(
υ半導体ボディのp形tit厚くrることによって形成
されるか、又は、(2)アモルファスC1工い81ベー
ス材料がら形成され得る。
本発明は更に、第1t41極とメj% 11在極上に配
置された能動半導体ボディと半導体ボディの上に配置さ
れfc第2電極とt含むタイプの改良半導体デバイスの
製法に開示している。半導体デバイスの半導体ボディが
入射光に応じて電流を発生する。半導体デバイスにはま
た、電極間に流jLる屯υ1tの分路を生じさせ易い欠
陥領域が少くとも1つは存在する。本究明方法は、 (11フッ化マグネシウムベースの材料、インジウム、
スズ、カドミウム、亜鉛、アンチモン、シリコン、クロ
ム及びそれらの混合物のば化物、窒化物、炭化物かり成
るグループかり材料を選択し、12) 削8己牛導体デ
バイスのfilJ記久陥頭城を流れる電流を減少δぜる
+f&能を果すべく選択材料かり成る)!!恍透明バリ
ヤ一層を半導体ボディと電極の1つとの間に効果的に設
けるステップtばむ、。
最波に、本山顧は、第l′峨甑とrlIJ1電極上の半
導体ボディと半導体ボディ上の42?tj、mとt含ん
で寂#)−F−導体ボディが入射光にル6じた電流を発
生ずるような半導体デバイスV)IJJ作モードの欠陥
状態?L−実質的に1君止する方法を含む。半導体デノ
(イスには、亀換間に流rる(流の分路を生じさせ易い
欠陥領域が少くとも1つは存在する この方法は、 +ll 主とじでマグネシウムベースの材料、インジウ
ム、スズ、カドミウム、亜鉛、アンチモン、シリコン、
クロム及びそnらの混片物のば仕切、窒仕切及び炭化物
かり成るグループから材料勿選択し、 (2)A択材料かり成る連続透明バリヤーノー會半尋体
ボディとKL極の1つとの間にデホジットづるステップ
kfんでお9、その結果バリヤーノーが1つ以上のm在
欠陥領域を流れる電流を減少せしめる機能を果し、半導
体デバイスの動作モードの火陥状態が防止される。
(以下余白) ■、改良デバイス 第1図の示す、全体として符号10を付された光電池は
、各々半導体合金を含む複数個の連続pin層によって
構成されている。第1図の電池10には本発明のノ々リ
ヤ一層が具現されていないが、このような電池lOはノ
セリャ一層を含む型の光電池の典型であシ、従って電池
10を詳細に説明することは前記バリヤ一層の機能の理
解のために必要である。
第1図は特に、−各々p−1n型である電池12a11
2b及び12cから成る太陽電池のようなp−1−n型
光電池を示す。
最下部に配置された電池12aの下側に基板11が位置
し、この基板11は(1)底部電極として機能し、また
12)透明であシ得、あるいはステンレス鋼、アルミニ
ウム、タンタル、モリブデンもしくはクロムのような金
属材料か、または金属粒子を埋め込まれたかあるい社埋
め込まれていないガラスのような絶IR材料によって形
成され得る。ある種の適用においては、半導体材料のデ
ポジション以前に薄い酸化物層及び/または一連のペー
ス接点の形成が必要とされ得、そのような場合1基板”
という語には可撓性フィルムのみでなく、予備工程によ
って該フィルムに付加されるあらゆるエレメントが含ま
れる。
電池12a、12b及び12eは各々、少なくともシリ
コン合金もしくはゲルマニウム合金を含むアモルファス
半導体ボディによって製造される。
各半導体ボディは、n型導電性を有する半導体層20a
、20b及び20cと、真性半導体層18a、18b及
び18cと、p型導電性を有する半導体層16a、16
b及び16cとを含む。図中、電池12bは中間に位置
する電池であシ、第1図に示されるように本発明の範囲
内において、付加的な中間電池が図示された電池上に積
重ねられ得る。
半導体層のデポジションに続いて別のデポジション工程
が、別の環境においてかあるいは連続工程の一部として
実施され得ると理解されるべきである。この工程で、好
ましくはインジウム−スズ酸化物として形成されるTC
O(透明導電酸化物)層22が半導体材料上にデポジッ
トされ、この層22は頂部電極乃至上方電極として図示
されている。電極格子24は、電池の面積が十分大きい
場合、あるいはTCO層22の導電率が不十分である場
合にデバイスに取付けられ得る。格子24はTCO中の
キャリヤ通路を短縮し、従って集電効率を高める。
第1図の電池はp−1−n電池の積重ね型アセンブリで
あるが、本発明は、単一のp−1−n電池、積重ねられ
た、または単一のn−1−p N池、pn電池、ショッ
トキー障壁型電池等のような他の電池構成も具現する。
従って本明細書本文並びに特許請求の範囲では、基板1
1と上方電極22との間に配置されたiV!Atたは複
数個の半導体材料層は通常1半導体ボディ”と称され、
この呼称の意味には、様々な導電性を有する複数個の半
導体層と、1個または複数個の電極と適当に組合される
と中を電流が流れる材料との組合せが含まれる。前記電
流の流れは、ホトダイオード及びホトトランジスタによ
って達成される電流の切替え、並びに太陽電池のような
光起電力デバイスによって達成される電流の発生及び収
集を包含するべぐ特別に定義される。本発明は、その究
極の形態の如何にかかわらず、基板電極と頂部電極との
間で電流が抵抗の小さい流路を流れる割合を実質的に減
少するために展開された。
第2A図に、本発明の原理に従って構成された光起電力
デバイスの全体を符号25で示す。光起電力デバイス2
5は、第1図の先行技術による電池10に関連して説明
した基板と同等の基板11を含み、この基板11は光起
電力デバイスの底部電極乃至基板電極を構成する。基板
Tg、極1極上1上動半導体ボディ26が配置されてお
シ、このボディ26は単一のあるいは多数の半導体材料
層を含みイ:Iる。前記1l111または複数個の半導
体層の厳密な組成及び仔y造は、本発明の詳細な説明す
る上で当面問題とならない。半導体ボディ上には上方乃
至頂部[122がデポジットされるか、または付加され
ている。上述のように、好ましい具体例では上方電極2
2はインジウム−スズ酸化物によって形成され、それに
よって該TfL極22は(1)光を半導体ボディ26へ
と透過させるべく透明となシ、(2)半導体ボディ26
で発生した電流を収集するべく導電性となシ、かつ(3
)前記集電の際の損失を最小とするべく低い抵抗率を有
する。別の好ましい具体例では、JJj部i惺極22が
不透明な導電口利によって形成され得、一方底部電極l
lは導電層をデ、1?ジットされるかまたは付加された
ガラスもしくは同様の透明相打によって形成され得る。
またやはシ好ましい具体例において、全体として符号2
8で示されるノ々リヤ一層は頂部電極22と能動半導体
ボディ26との間に作動的に配信される。
比較的薄いこのバリヤーWI28が、頂部■5極22と
基板電極11との間において電流を分流する欠陥領域の
存在によって創出される小抵抗の分路を流れる短絡電流
を実質的に減少するべく機能する。
図中、参照符号28aは半導体ボディ26とタラj電極
22との間に作動的に配置された。217ヤ一層を示し
、一方参照符号28bは、半導体ボディ26と基板電極
11との間に作動的に配置されたノ々リヤ一層を示す点
に留意されたい。
第2B図は、本発明のバリヤ一層28を具備した光起電
力デバイス25を構成するべく組合された様々な層の作
動的配置を示す斜視断面図である。−この図においても
、能動半導体ボディ26は基板電極ll上に作動的に配
置されておシ、かつ該電極11と実質的に同じ大きさに
伸張している6第−の具体例においてAリヤ一層28a
は、半導体ボディ26上に作動的に配置されて該ボディ
26の全表面を実質的に被覆し、上方電極22は前記バ
リヤ一層28上にデポジットされる。他の好ましい具体
例ては、第2B図に二点鎖線で示された、217ヤ一層
28bが基板電極11と半導体ボディ26との間に配置
され得る、光起電力デバイス中での位置の如何によらず
、バリヤ一層28は欠陥領域によって創出される小抵抗
分路を流れる電流を奥カ的に減少し得る。しかし場合に
よっては、バリヤ一層を一方の位置よりも他方の位置に
配置する方がよシ有利である。例えば、ノ々リヤ一層2
8を上方型41@22のデポジション直前に該電極22
のデポジションに使用されるのと同一の装置においてデ
ポジットすれにより好都合であり得る。また1也の場合
には、バリヤ一層28を基板■1極11上に直接デポジ
ットし、それによって基板11を不活性化して、次の半
導体デポジション工程で欠陥が生じるのを防ぐかまたは
その恐れを低減することがより好都合であシ得る。更に
別の場合には、/々リヤ一層28を半導体ボディ26の
上下両方に作動的に配置し、それによって、基板11に
おける構造上の問題並びに半導体ボディ26における成
長の問題に基因する電流分路の形成を防止することが有
利であり得る。本発明は大面積の光起電力デノ々イスに
最も適するが、小面積のデバイスでも欠陥は免れないこ
とに留意するべきである。従ってここに具体的に説明さ
れた本発明の概念は、小面積の光起電力デバイスへの適
用にも適している。
■、大欠陥び欠陥領域 電流を分流する欠陥が正確にどのようにして生じるにせ
よ、欠陥は短絡領域として現象的に発現し、その際抵抗
の小さい分路が光起電力デフ9イス25の上方電極22
と基板電極11との間に形成される。前記欠陥はtた潜
在し、光起電力デバイス25の動作条件下に突然修復不
能な故障によって顕在化することもあシ得る。本発明に
よる、小抵抗の欠陥領域中を流れる電流を実質的に減少
する方法は、上記の顕在及び潜在する欠陥双方の分流作
用の実質的な排除を首尾良く達成する。
欠陥の生成並びに該欠陥の作用は、第3A図を理解すれ
ばよシ良く理解される。第3A図は基板電極11、能動
半導体ボディ26及び頂部電極22によって構成された
、バリヤーを有しない光起電力デバイス25を示す。第
一の欠陥領域は、基板電極11のデポジション表面と関
連しかつ該表面から立上がった突起乃至スパイク30に
よって表出されている。突起30の立上シは特に、(1
)基板電極11を構成する材料における、不純物、含有
物、柱状成長等による冶金学的不規則性、(2)基板電
極11を取扱う間に生じる切り傷、擦り傷等に起因する
機械的損傷、あるいは(3)基板電極11の取扱い、加
工等の間に験電極11表面を汚す塵芥粒子あるいは他の
粒状物によって惹起さh′4Qる。
突起30は甚しい高さに至p、その結果法にデポジット
される半導体材料層26によって完全もしくは十分には
被覆されない。こうして、欠陥領域が突起30に瞬接し
て生成される。半導体もしくは光起電力デzqイス中の
、上記のような欠陥領域が生じるところに頂部の透明電
イ@22と底部の基板電極11との間に伸長する小抵抗
分路が創出されることは明らかであシ、なぜなら前記2
個の電極を分MiLでいる半導体ボディ26の厚みはい
ずれにせよ、電流が両電極間において分流されるのを妨
り°るには不十分だからである。
図中第二の欠陥領域は、全体として符号32で示される
クレータに隣接して生成され、前記りし・−夕は光起電
力デバイス25の11)基板11中あるいは(2)半導
体ボディ26中に生じ得る。ここでの定義によシ、1ク
レータ゛には(1)基板電極11のデポジション表面の
凹部もしくは(2)牛導体デパイス25の、半導体材料
が十分にデポジットせず、その結果頂部電極22と基板
電極11との(1)電気的接近かまたは(11)電気的
接触を惹起する領域の凹部が含まれる。
ピンホールあるいはピットとも呼び得るこのヨウなりレ
ータ32の原因には、(11基板11表面の冶金学的も
しくは化学的不規則性、(21半導体ボディ26内の不
純物及び含有物、あるい紘(3)半導体層の不均一なデ
ポジショ/が含まれ得る、クレータ32がどのように生
じるにせよ、(好ましい具体例ではインジウム−スズ酸
化物である)上方電極材料を半導体ボディ26の、クレ
ータ32の生じた部分上にデポジットすれば、電極材料
は少なくとも部分的に前記クレータ32内にデポジット
される。その結果、抵抗率の低い分路が基板に極11と
上方電極22との間に創出され、電流は光起電力デノ々
イス25の半導体ボディ26中を通る正瀉な流路から逸
れて前記分路を流れる。第3A図及び第3B図において
、基板11の欠陥によって生じるクレータを符号32b
で示し、また半導体ボディ26の不均一なデポジション
によって生じるクレータな符号32a:t:示す。
第三の型の欠陥(図示せず)は、半導体ボディの低質領
域に生起し得る。不適切な構造もしくは組成を有し得る
上記領域は、半導体ボディのその他の領域に比べて低い
電気的抵抗率を示し、従ってデノqイスの両電極間に小
抵抗分路を提供し得る。
短絡電流を生起させる欠陥は通常、当該光起電力デバイ
スの性能低下を招く。動作m外下で頂部電極22と底部
基板電極11との間の電位は、デバイスの発生する電流
に関し上記のような小抵抗の短絡路が存在すると漸次低
下する。更に、短絡路が(1)甚だ大きいかあるいは(
2)甚だ多数である場合、光起電力デバイス全体を動作
不能とするほどの量の電流が分流され得る。
先に述べた1動作モード故障“は、光起電力デバイスが
、たとえある期間は電流を能動的に発生したにしても突
然修復不能に正常の動作条件下で機能し得なくなること
によって現われる。本願出願人の信じるところでは、動
作モード故障は電流もしくは電圧によって推進される反
応に起因し、この反応は光起電力デバイス中に潜在する
°欠陥を悪化乃至強化する。極端に大きい電流密度が、
低い抵抗率を有する欠陥場所を横切って即座に生じる。
例えば、1ボルトの電位を課せられた1ミクロン四方の
欠陥における電流密度は100アンペア/dに達し得、
この電流密度はデバイスを破壊する。また、光起電力デ
バイス25が作動的に使用されて入射光エネルギから電
気エネルギを生成する際、頂部電極22と底部基板電極
11との間に生じる電場の影響で電極材料がクレータ3
2あるいは突起30のような欠陥場所に沿って移動し得
る。欠陥場所は半導体材料のデポジションによつイス9
ムIflシ、*備碑治太11−q糾蝕開々為イーへ也い
ので、デバイスを実際上短絡させる小抵抗分路を前記欠
陥場所中に創出するには、上記の電極材料の移動は一定
の時間にわたシごく僅かでも十分であシ得る。小抵抗分
路が創出されるや、低照度下に大量の電流が前記分路を
即座に流れて、光起電力デバイスの全動作を損い得る。
動作モード故障は、ジュール熱による加熱が起こるため
欠陥領域中を電流が流れるほど該領域に隣接した半導体
部分が劣化することからも説明され得る。
欠陥領域の原因及び/まだは特質の如何にかかわらず、
本発明は該欠陥領域中を自由に流れる電流を実質的に阻
止するべく構成されている。〃口えて本発明のバリヤ一
層28は、欠陥場所に隣接する電極材料の移動を物理的
に阻止するべく構成されている。
(以下余白) l バリヤ一層 第3B図によれば、本発明の奸才しい1具体例のバリヤ
ー528 aは、半導体デノZイス25の半導体ボディ
26と上方電極22の間に動作的に配置されており、こ
の半導体デバイス25は例えば前記突起30と、クレー
タ32aおよび32bのような欠陥とを有している。バ
リヤ一層28は、(1)基板電極の突起30、(2)基
板のクレータ32b1右よび(3)半導体ボディのクレ
ータ32mを上方電極22から有効に絶縁することに留
意すべきであろう。ノ2リヤーJPlt28mは、欠陥
によって形成される抵抗率の小さい分路を備える直列抵
抗器として機能するような抵抗率をもつ材料で形成され
る。
この直列抵抗は短絡分路を通過する電流を有効に制限し
、従って(1)ここを通過する余分の電流および(2)
余分の電流によってひきおこされる反応が、光起電力デ
バイスの作動モーrの故障を誘発するかまたは少くとも
これに寄与するのを実質的にふせいでいる。第3B図を
観察すれば、クレータ32aがバリヤ一層材料28aで
満たされ、クレータ32bがクレータに橋かけしている
だけのバリヤ一層材料28aを示しているのに対して、
バリヤ一層材料28aはクレータを無作為に71トにた
したり、橋かけしたりしており、クレータの起点が基板
内であろうと半導体ボディ内であろうと無関係であるこ
とに注目すべきである。
バリヤ一層28は半導体ボディ26の全表置を横切って
配置され、従って、光起電力デバイス25の発する電流
の通路内に付加抵抗力を生じるという負の効果をもつこ
とに留意すべきである。しかし、光起電力デバイスの発
する電力は、関係式P=I”R(ただし工は光起電力デ
バイスの発する電流、Rは電流の通過する拐料の抵抗率
)によって与えられるから、発生電流が小さい場合(た
とえば室内光の条件下で生じる電流の場合)には、小抵
抗バリヤ一層28を付加することによって生じる損失は
最小であるだろう。そしてバリヤ一層の材料と厚さを適
正に選択することによって、光起電力デノZイスの発す
る電流の量が比較的大であるAM1条件下でさえ、損失
を最小化することができる。
結合されたクレータ欠陥32bをもつ半導体ボディ26
にデポジットされたバリヤ一層28aは、このクレータ
によって形成される割れ目に橋かけすることができ(g
aB図参照)、従ってデポジットされた上方電極材料2
2が割れ目を満たし、底部の基板電極11に接触するの
を実質的にふせぐ。これにかわってバリヤ一層材料28
aはクレータ32aを満たし、光起電力デバイ己9電極
間に比較的高い抵抗を与えることができる。先の説明は
主として、半導体ボディ26の上に作動的に配置された
28mのようなバリヤ一層に関連していたが、本発明は
それだけに限定されない。バリッドされることができ、
そして半導体ボディの上にデポジットされたバリヤ一層
についてt説明したのと同様の方法で実質的に機能する
ことができる。
さらに基板材料の化学処理によって1生地の″コーティ
ングを広げるため、基板11の上に28bのようなバリ
ヤ一層を形成することもできる。たとえば、ステンレス
鋼の基板は、抵抗材料の連続層を生じる酸化、電化もし
くは炭化処理に付されてもよい。最後に、適尚な状況に
おいては、同じ材料かまたは異なる材料かの2つのノZ
リヤ一層、つまり基板電極11の上に配置された1方の
ノelJヤ一層と、半導体ボディ26の上に配置fff
f1された他方のバリヤ一層、を内蔵することも望まし
い。これらの種々の具体例は本発明の範囲を逸脱するこ
となく、すべて本発明の概念に含昧れる。
本発明のバリヤ一層28を含む光起電力デバイスの改良
された機能は、欠陥領域によって広げらすため、欠陥場
所を6マスキングすることから得られることを前提とし
ている。従って、本発明の実施においてバリヤ一層とし
て使用されるのに適した材料は、(1)比較的均一の、
実質的に連続した層としてデポジットでき、(2)半導
体ボディ26を害しない方法によってデポジットがおこ
なわれ、(3)適正な抵抗率(電極の抵抗率より大)を
もち、(4)適度に透明(すなわち帯域ギャップがおよ
そ2eV)でなければならず、従って下側にある半導体
ボディによる光の吸収または下側の基板による光の反射
を妨害してはならない。
バリヤ一層の厚さは好ましくは200−1500オング
ストロームの範囲に含まれる。厚さ200オングストロ
一ム未満のバリヤ一層は均一にデポジットするのが困難
であり、表面の不規則性(たとえば電流の分流不良と結
びつく不規則性)を回復することができない。1500
オングストロ一ム以上のノミリヤ一層は、この厚さで適
正な材料をデポジットすることは困難であるため、好ま
しくない。
ノミリヤ一層のために適正な抵抗値を得ることが、本発
明の実施に不可欠である、バリヤ一層のもつ抵抗があま
り1すぎると、ここを通過する電流は限定され、この層
を内蔵する電池の光起電力効果は害されるだろう。バリ
ヤーj〜の抵抗が低すぎると、ノ?IJヤ一層は、小抵
抗欠陥領域を通過する電流を制限するという所期の機能
を果さなくなるだろう。同様に、抵抗値の選択は、これ
を含む光起電力デバイスの適用方法に左右される。たと
えば、室内光のような低い光条件で作rjrbする電池
は、単位面積当り比較的少量の光電流を生じ、従って大
抵抗ノUヤ一層(たとえば10’オーム/cf/lの抵
抗をもつ/? IJヤ一層)が存在しても有効に作動す
ることができる。たとえば明るい太陽光線のような強度
の照明下での機能を予定された電池は単位面積当り比較
的大量の光電流を生じる。同じ大抵抗のバリヤ一層がこ
のような高い光電流と共に用いられた場合、!!R損失
は許容できないだろう。
従って、強度の照明下では、光起電力デノZイスは小抵
抗バリヤ一層(たとえばおよそ10’オーム/cr!0
)h4)を必要とする。ノζリヤ一層の厚さも、電流に
対するバリヤ一層の抵抗がバリヤ一層を形成する材料の
厚さと固有抵抗率に左右されることから、同様に重要で
ある。本発明の実施に有利な羽沼の固有抵抗率は10”
 −10’ ohm−cmの範囲に含すれる。10’オ
ーム/cr!の好ましい抵抗率を示す材料でつくられた
バリヤ一層は、1平方ミクロンの欠陥に対し100メガ
オームの抵抗を提供し、従って電流を数アンはア/cI
Itに制限する。従って修復不能の故障は避けられる。
前記の基準にかなう材料は種々ある。無機材料のr投化
物、窒化物及び炭化物はふつう、(1)所望の範囲に含
まれる抵抗率をもち、(2)容易にデポジットしてバリ
ヤ一層を形成する。すす、ゲルマニウム、シリコン、チ
タン、ジルコン、インジウム、アルミニウム、クロムの
酸素、窒素及び炭素化合物は特に有用である。酸化す4
″は半導体ボディの上に容、易にデポジットされて、”
J睨光糾に対する容認しつる透過性をもち、化学JfL
論、i・°−パントの含有等に従って10’ −10’
 obm−cmの範囲の許容しつる抵抗率を有する+1
lil久力のあるバリヤ一層を形成する。
ノミリヤ一層は任童の方法、たとえばプラズマデyl)
ジョン、蒸着、化学蒸発デポジション、電気メッキ等に
よりデポジットされ・うるが、ただしこの場合のデポジ
ション法は光層?lfカデバイスにあらかじめデポジッ
トされた成分と両立しうるものでなければならない。
ノ2リヤ一層と透明電極とをワン・ステップ法で1度に
デポジットすることができる。た七えば、高温るつぼ中
のインジウム・ずず酸化物から同じインジウム−すず酸
化物をデポジションすることによって2n鷲性の層が得
られ、他方では室温デポジションによって同じ出発材料
のるつぼから電気抵抗性のP化ずず層が得られる。この
ようにして、先ず室温下でデポジションをおこない、次
により1%いrl、1llfでデ)1ソジシヨンをおこ
なうことによって、透明な導電1性電極層を載置したノ
ζリヤ一層より成る二重層構造が形成される。同様に、
温度を徐々に上昇させることによって、絶縁領域と導電
領域とをもつ段階構造が形成される。
実施例1 光起電力デバイスの小抵抗欠陥領域に電流が分流するの
をふせぐバリヤ一層の効果を決定するためのテストをお
こなった。テストしたデバイスはステンレス鋼の基板電
極上にデポジットしたアモルファスシリコン層より成る
タンデム形p4−n m、池である。これらのデバイス
を真空室に配置し、2χ10−’ torr未満のパッ
クグラウンド9圧力まで排気し、この装置の気圧が、4
 x 10’−’ torrに上昇するまで酸素を導入
し、次にテストデノZイスから18インチ離して配置し
た抵抗加熱磁製るつぼを用いてデバイスの上面に酸化す
ずのコーティングを蒸着する。蒸着速度は4−5オング
ストロ一ム/秒で、1000オングストロームの酸化す
ずの層が半導体ボディにデポジットされるまで蒸着を続
行した。次にデバイス列をデポジション装置から取外し
、酸化すず層の上にインジウム、・すず酸化物の電極を
デポジットして)′0起電力デ、5イスを完成させる。
第1のデバイス列と同様の、ただし200オングストロ
ームの厚さのすず酸化/iをもつ第2のデバイス列を同
様の方法でつくる。
次にこれら2つのテストデ、6イス列を、酸化すずバリ
ヤ一層を含まない第3の光起電力デバイス列と比較する
以上のテストから、光起電力デバイスに対してバリヤ一
層がデポジットされると有意義な改良が生じることが確
認された。200オングストロームの層は1000オン
グストロームの層と同様、短絡防止には多少効果がある
が欠陥を防ぐ役には立たない。本山属人の考えでは、こ
れは200オングストロームの層が(1)不連続的であ
るため、あるいは(2)欠陥を覆うには薄すぎるため、
のどちらかであろう。結論としては、このように特定さ
れたノ51Jヤ一層の材料と電池の型式では、欠陥領域
にit流が分流されるのを完全にふせぐためには、20
0オングストロームより厚い層を用いなければならない
。あるいは、もし層の厚さが200オングストロームに
等しいかまたはそれに達しないレイルのままである場合
には、より高い比抵抗率をもつ別のバリヤ一層材料を用
いなければならない。
実施例2 少くとも室内光を適用する場合に、ノjjlJヤ一層と
してフッ化マグネシウムが開発されている。フッ化マグ
ネシウムの被膜は、10sオ一ムセンチメートルの良好
な電気抵抗率と95%以上の良好な光透過率を示した。
さらに11ケ定的には200Aの厚さのフッ化マグネシ
ウムの層を、ガラスアモルファスシリコン合金かまたは
ステンレス鋼アモルファスシリコン合金かの基板に対し
てMgF2の電子ビーム蒸着により、およそ2 x 1
0”−’ torrの圧力、およそ170℃の基板温度
、3−4A/秒のデポジション速度でアン1ヒジツトす
る。
次表は、太陽電池の対応するザンゾルについての室内光
収量を、本発明のフッ化マグネシウムのバリヤ一層があ
る場合とない場合について要約して示す。
室内光収量 室内光収量 (バリヤ一層なし) (Mgp2層あり)構造ニステン
レス鋼゛工程#122.2%工程*1 36.1%廓I
 N/Mg F2(200大) 225.0% 79.
2%/ITgsooX) 329.9% 56.0%4
61゜1% 73.3% 以上のテストの結果から、光起電力デバイスの上方電極
と半導体ボディとの間にデポジットされた、厚さ200
Aのフッ化マグネシウムのノ2リヤ一層は、電流分路不
良と作動モーPの故障とを効果的に減少させ、従って室
内光収量を著るしく増加させることが容易に判明するは
ずである。さらに、フッ化マグネシウムは、デポジット
された。2リヤ一層の電気抵抗率を104オームセンチ
メートルまで下げるため、インジウム・すず酸化物ある
いは酸化インジウムのどちらかと混合することができ、
それによって高強度照明下(AM1条件)でも使用しう
るノ薯すヤ一層を提供することができることも明らかで
ある。
以上の具体例と説明は光起電力デバイスを中心にしてい
るが、本発明はもちろん、2電極間に半導体材料の層を
挿入した任意の半導体ジノ2イスと結合して使用される
こともできる。たとえば光放射ダイオード、トランジス
タ、集積回路等も、この内部短絡形欠陥の除去刃1kか
ら利益を得ることができよう。
本発明は以上の説明に照らして修正及び変形をおこなう
ことができる。従って本発明のflli)囲は、すべて
の同等物を含めて、特許請求の範囲に従う。
【図面の簡単な説明】
第1図は、複数のp−1−n形電池より成る公知の6バ
リヤ一層を有さない”タンデム形光起電力デバイスにお
いて電池の各層が半導体合金で形成されているデノZイ
スの部分断面図、1T21図は、本発明のノZリヤ一層
を内蔵する半導体デバイスの第一の好ましい具体例をあ
られず断面図、第2B図は、第1のバリヤ一層の具体例
を実線であられし、第2の具体例を架空線であられした
改良された半導体デバイスの分解透視図、第3A図は、
先行技術の半導体デバイスで、いくつかの欠陥領域が内
部に形成されている具体例の断面図、第3B図は、本発
明のバリヤ一層を有する半導体デバイスで、第3A図の
小抵抗欠陥領域を通る電流の分路を実質的に除去するた
め、このバリヤ一層が単導体ボディの上に作動的に配置
されている具体例の断面図である。 10・・・・・・光電池、12a−c・・・・・・PL
n型電池、25・・・・・・光起電力デバイス、11・
・・・・・基板電極、22・・・・・・上方?lE′J
IA、2a・・・・・・半導体ボディ、28・・・・・
・バリヤ一層、30・・・・・・突起、32・・・・・
・クレータ。 代理人弁理士今 村 元 千糸売ン山i[、占 昭和59イ11月1611 、発明の名称 バリA7一層を有Jる≧1勾9休γバイ
ス及び該デバイスの製造hv1 3、補正をづる者 =J+ flどの関係 特11出願人 名 称 1′)−−ジー・コンバージョン・デバイセス
・イン]−ボレージッド 4、代 理 人 東東部新宿区新宿11’l]1香14
号 Ll、l li’lビル(郵便番f′31iiO)
電話(03) 3!I4−8(i237、1+li+1
−の対9 願書中、出願人の代表者の欄、図面及び委1
f状 8、補i+−の内容 (1) ffi円中、出願人の代表者を別紙の通C〕ン
市充する。 (2) if一式図面を別紙の通り涌fj ;Jる。 (内容に変更なし) (3)委イ「状及びj1j訳文を別紙の通り捕fcする
。 尚、同日付にて本願のIQ先権中、アメリッツ百y?コ
11.1983年12月23[:l、第 5(i4,8
(i2>>” +(二閏(Jる優先411−1−張、・
1[明占差出轡を提出致しよした、。

Claims (1)

  1. 【特許請求の範囲】 (1)第一の電極と、該第−の成極上に位置しておシ入
    射する光エネルギに応答して電流を生起させるべく構成
    された能動半導体ボディと、該半導体ボディ上に位置す
    る第二の磁極と、iiJ記画電画電極間れる′電流の小
    抵抗分路になシ1静る少なくとも1個の欠陥領域とを有
    する半導体デバイスであって、 一ロ己牛尋体ボディと一力の1極との間に作動的に11
    己1度されておシ半4本デバイスの11Li己少なくと
    も1個の欠+1IllfA域中を流れる電流を減少させ
    る連続的透明バリヤーノーを史に有している半導体デバ
    イス。 −2)バリヤ一層が実貝的にノツ化マグネシワムペース
    の材料、インジウム、スズ、カドミウム、亜鉛、アンチ
    モン、シリコン、クロムの酸化物、窒化物及び炭化物、
    並ひにこれらのiJR計物とから成るグループ〃)も選
    択されfcN科によって形成されている11″M請求の
    !IQ l用第五項に++[E ’戒のデバイス。 (3)バリヤ一層が半導体ボディと、治二の電極との間
    に作動的に配置されている特許請求の範囲j:i41項
    に一己1或のデバイス。 (4) 半導体ボディが廉数組のアモルファスp−1−
    n層を含み、第一の磁極は厚い高導屯性金AH7J為ら
    成る特8f請求の+l’a i用第3項に11己・(戊
    のデバイス。 d′f請求の軛四第1項に記載のデバイス。 (6) 裁板電極と、該基板成極上に位置しており入射
    する光にj、6谷してαυにを生起させるべくfh成さ
    扛た能動半導体ボディと、該半導体ボテイ上に位置する
    透明な4に注It憾と、前Her両亀也間に流れるKt
    fLの小抵抗分路に/iシ得る少なくともlI園の欠陥
    領域とt有する光起電カデノくイスでめって、前記の半
    導体ボディと透明電極との間に作動的に配置さnておシ
    光起′成カデバイスの前記少なくともl +lil!の
    欠陥領域中を流扛る1流を減少させる連続的透明バリヤ
    一層を更に有している光起電力デバイス。 (7)バリヤ一層がフッ化マグネシウムペースの材料、
    インジウム、スズ、カドミウム、亜鉛、アくH ンチモン、シリコン戚化物、窒化物及び炭化物、並ひに
    これらの混合物桑とから成るグループ7)hら選択さく
    L fc材料によって形成されている時計請求の1記聞
    第6項に記載のデバイス。 田) 第一の電極と、該第−の4極上に位置して29人
    入射る光に応答して電流を生起させるべく構成されfc
    能動半導体ボディと、該半導体ボディ上に位置する第二
    の4億と、削i己両電極間に流れる螺諏の小抵抗分路に
    なり得る少なくとも11固の欠陥領域とt−汀する4j
    ii類の牛4体デバイスを製造する方法でのって、 実質的にフッ化マグネシウムペースの材料と、インジウ
    ム、スズ、カドミウム、亜鉛、アンチモン、シリコン、
    クロムのは化物、窒化物及び炭化物、並びにこ扛もの混
    合物とかり成るグループから材料を選択する工程、及び 選択された材料に工って形成される連続的透明バリヤ一
    層t、半導体デバイスのFJI記少なくとも1個の欠陥
    領域中kmれる1流を減少させるべく半導体ボディと一
    力の電極との間にf’t=mob的に配置する工程 を言む’J!1造力法。 (9) 第一の141極と、該第−の14 i諷上に位
    置してお9入射する光に応答して&kLv′ttt生起
    させるべく構成された能動手導体ボディと、該半導体ボ
    ディ上に位置する第二の″に極と、前記両′鴫極間に流
    れる鴫訛の小抵抗分路になり侍る少なくとも11161
    のln在欠陥偵域tVする光起電力デバイスの動作モー
    ド故障を実質的に防止する方法であって、実質的にフッ
    化マグネシウムペースの材料、インジウム、スズ、カド
    ミウム、亜鉛、アンチモン、シリコン、クロムの酸化物
    、窒化物及び炭化物、並びにこれらの混合物とかり成る
    グループから材料を選択する工程、及び 選択された材料に裏って形成される連続的透明バリヤ一
    層t、光起電力デバイスの前記少なくとも1個の1u在
    欠陥領域中を流れる電流音減少させるべく半導体ボディ
    と一方の′成極との間に作動的に配置する工程 ケきむ方法。
JP59106337A 1983-07-28 1984-05-25 半導体デバイス Expired - Lifetime JPH065767B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US518184 1983-05-28
US06/518,184 US4598306A (en) 1983-07-28 1983-07-28 Barrier layer for photovoltaic devices
US564862 1983-12-23
US06/564,862 US4532372A (en) 1983-12-23 1983-12-23 Barrier layer for photovoltaic devices

Publications (2)

Publication Number Publication Date
JPS6084888A true JPS6084888A (ja) 1985-05-14
JPH065767B2 JPH065767B2 (ja) 1994-01-19

Family

ID=27059374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59106337A Expired - Lifetime JPH065767B2 (ja) 1983-07-28 1984-05-25 半導体デバイス

Country Status (8)

Country Link
EP (1) EP0132924A3 (ja)
JP (1) JPH065767B2 (ja)
KR (1) KR850000801A (ja)
AU (1) AU560950B2 (ja)
BR (1) BR8402521A (ja)
ES (1) ES8601565A1 (ja)
IN (1) IN165761B (ja)
MX (1) MX154938A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244509A (en) * 1990-08-09 1993-09-14 Canon Kabushiki Kaisha Substrate having an uneven surface for solar cell and a solar cell provided with said substrate
US5981934A (en) * 1996-09-12 1999-11-09 Canon Kabushiki Kaisha Photovoltaic element having a transparent conductive layer with specified fractal dimension and fractal property
US6072117A (en) * 1996-02-27 2000-06-06 Canon Kabushiki Kaisha Photovoltaic device provided with an opaque substrate having a specific irregular surface structure
US6184456B1 (en) 1996-12-06 2001-02-06 Canon Kabushiki Kaisha Photovoltaic device
US6331672B1 (en) 1996-03-01 2001-12-18 Canon Kabushiki Kaisha Photovoltaic cell and method for manufacturing the same
US6346184B1 (en) 1997-05-13 2002-02-12 Canon Kabushiki Kaisha Method of producing zinc oxide thin film, method of producing photovoltaic device and method of producing semiconductor device
US6613603B1 (en) 1997-07-25 2003-09-02 Canon Kabushiki Kaisha Photovoltaic device, process for production thereof, and zinc oxide thin film
US6951689B1 (en) 1998-01-21 2005-10-04 Canon Kabushiki Kaisha Substrate with transparent conductive layer, and photovoltaic element

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0190855A3 (en) * 1985-02-08 1986-12-30 Energy Conversion Devices, Inc. Improved photovoltaic device tolerant of low resistance defects
EP0236938A3 (de) * 1986-03-11 1989-11-15 Siemens Aktiengesellschaft Verfahren zur Vermeidung von Kurzschlüssen bei der Herstellung von Dünnschichtsolarzellen aus amorphem Silizium
US5181968A (en) * 1991-06-24 1993-01-26 United Solar Systems Corporation Photovoltaic device having an improved collector grid
AU650782B2 (en) * 1991-09-24 1994-06-30 Canon Kabushiki Kaisha Solar cell
JP2994812B2 (ja) * 1991-09-26 1999-12-27 キヤノン株式会社 太陽電池
AU662360B2 (en) * 1991-10-22 1995-08-31 Canon Kabushiki Kaisha Photovoltaic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160080A (en) * 1980-05-15 1981-12-09 Shunpei Yamazaki Photoelectric conversion unit
JPS5814582A (ja) * 1981-07-17 1983-01-27 Kanegafuchi Chem Ind Co Ltd 高効率のアモルフアスシリコン系太陽電池
JPS5878474A (ja) * 1981-11-05 1983-05-12 Seiko Epson Corp 薄膜太陽電池

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4318938A (en) * 1979-05-29 1982-03-09 The University Of Delaware Method for the continuous manufacture of thin film solar cells
US4251286A (en) * 1979-09-18 1981-02-17 The University Of Delaware Thin film photovoltaic cells having blocking layers
US4571448A (en) * 1981-11-16 1986-02-18 University Of Delaware Thin film photovoltaic solar cell and method of making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160080A (en) * 1980-05-15 1981-12-09 Shunpei Yamazaki Photoelectric conversion unit
JPS5814582A (ja) * 1981-07-17 1983-01-27 Kanegafuchi Chem Ind Co Ltd 高効率のアモルフアスシリコン系太陽電池
JPS5878474A (ja) * 1981-11-05 1983-05-12 Seiko Epson Corp 薄膜太陽電池

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244509A (en) * 1990-08-09 1993-09-14 Canon Kabushiki Kaisha Substrate having an uneven surface for solar cell and a solar cell provided with said substrate
US6072117A (en) * 1996-02-27 2000-06-06 Canon Kabushiki Kaisha Photovoltaic device provided with an opaque substrate having a specific irregular surface structure
US6331672B1 (en) 1996-03-01 2001-12-18 Canon Kabushiki Kaisha Photovoltaic cell and method for manufacturing the same
US5981934A (en) * 1996-09-12 1999-11-09 Canon Kabushiki Kaisha Photovoltaic element having a transparent conductive layer with specified fractal dimension and fractal property
US6184456B1 (en) 1996-12-06 2001-02-06 Canon Kabushiki Kaisha Photovoltaic device
US6346184B1 (en) 1997-05-13 2002-02-12 Canon Kabushiki Kaisha Method of producing zinc oxide thin film, method of producing photovoltaic device and method of producing semiconductor device
US6613603B1 (en) 1997-07-25 2003-09-02 Canon Kabushiki Kaisha Photovoltaic device, process for production thereof, and zinc oxide thin film
US6951689B1 (en) 1998-01-21 2005-10-04 Canon Kabushiki Kaisha Substrate with transparent conductive layer, and photovoltaic element

Also Published As

Publication number Publication date
IN165761B (ja) 1990-01-06
AU560950B2 (en) 1987-04-30
BR8402521A (pt) 1985-04-02
ES532821A0 (es) 1985-10-16
ES8601565A1 (es) 1985-10-16
EP0132924A3 (en) 1986-06-18
AU2858684A (en) 1985-01-31
MX154938A (es) 1988-01-08
JPH065767B2 (ja) 1994-01-19
EP0132924A2 (en) 1985-02-13
KR850000801A (ko) 1985-03-09

Similar Documents

Publication Publication Date Title
US4532372A (en) Barrier layer for photovoltaic devices
US4598306A (en) Barrier layer for photovoltaic devices
KR101503557B1 (ko) 계면 층을 포함한 광기전 장치
US8187434B1 (en) Method and system for large scale manufacture of thin film photovoltaic devices using single-chamber configuration
US7141863B1 (en) Method of making diode structures
US5181968A (en) Photovoltaic device having an improved collector grid
US4633034A (en) Photovoltaic device and method
JPS6084888A (ja) 半導体デバイス
US8017861B2 (en) Substrate preparation for thin film solar cell manufacturing
JP2754248B2 (ja) 光起電力装置及びその製法
JP2009033208A (ja) 積層型光起電力素子の製造方法
CN116646408A (zh) 具有透明隧道结的光伏器件
US20130174895A1 (en) Back Contact Buffer Layer for Thin-Film Solar Cells
JP2004103959A (ja) 太陽電池およびその製造方法
US20140000690A1 (en) Intrinsically Semitransparent Solar Cell and Method of Making Same
KR20100080601A (ko) 헤테로접합을 포함하는 광기전 장치
JP4975528B2 (ja) 集積形太陽電池
JPH06318723A (ja) 光起電力素子およびその作製方法
JP4574709B2 (ja) 積層型光起電力素子の製造方法
JPH08107225A (ja) 薄膜太陽電池の製造方法
US20140060608A1 (en) Photovoltaic device and method of making
JPH0137860B2 (ja)
JP2004311970A (ja) 積層型光起電力素子
Il’chuk et al. Electrochemical synthesis of thin CdS films
JP2023548537A (ja) 導電層相互接続を備える光起電デバイス

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term