JPS6084870A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS6084870A JPS6084870A JP58192878A JP19287883A JPS6084870A JP S6084870 A JPS6084870 A JP S6084870A JP 58192878 A JP58192878 A JP 58192878A JP 19287883 A JP19287883 A JP 19287883A JP S6084870 A JPS6084870 A JP S6084870A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- section
- source
- pixel
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000003384 imaging method Methods 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 14
- 238000009825 accumulation Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- 238000005224 laser annealing Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 230000005684 electric field Effects 0.000 abstract description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 2
- 229920006395 saturated elastomer Polymers 0.000 abstract 1
- 238000001228 spectrum Methods 0.000 abstract 1
- 239000000969 carrier Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001443 photoexcitation Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、積層型固体撮像装置の構造に関するもので
ある。
ある。
４来、この種の装置として第１図に示すものがあった。
図において、ｌはｐ型半導体基板、２はＭＯＳ）ランジ
スタ１４のソース、３，４．７は上記ＭＯ３）ランジス
タ１４のドレイン、チャネル、ゲートである。５はフィ
ールド酸化膜、６は垂直信号線、８は透明絶縁膜である
。また９は平坦化膜、１０は色フィルタ、１１は保護膜
、１２は遮光膜である。なお本装置ではＭＯＳ）ランジ
スタ１４のソース２が光電変換部、ソース２と基板１と
の接合面１３が信号電荷蓄積部、となっており、スイッ
チング機能を有する該トランジスタ１４全体及び垂直信
号線６の当該画素部分が当該画素の走査回路部になって
いる。
スタ１４のソース、３，４．７は上記ＭＯ３）ランジス
タ１４のドレイン、チャネル、ゲートである。５はフィ
ールド酸化膜、６は垂直信号線、８は透明絶縁膜である
。また９は平坦化膜、１０は色フィルタ、１１は保護膜
、１２は遮光膜である。なお本装置ではＭＯＳ）ランジ
スタ１４のソース２が光電変換部、ソース２と基板１と
の接合面１３が信号電荷蓄積部、となっており、スイッ
チング機能を有する該トランジスタ１４全体及び垂直信
号線６の当該画素部分が当該画素の走査回路部になって
いる。
第１図は固体撮像装置の１画素内の断面構造を示すもの
であるが、これを配列した装置全体の回路図を第２図に
示す。第２図において、２１は水平走査回路、２２は垂
直走査回路、２３は垂直信号線、２４は水平信号線であ
り、また上記トランジスタ１４を含む破線で囲まれた部
分２５が、第１図で断面を示した１画素部位に相当する
。
であるが、これを配列した装置全体の回路図を第２図に
示す。第２図において、２１は水平走査回路、２２は垂
直走査回路、２３は垂直信号線、２４は水平信号線であ
り、また上記トランジスタ１４を含む破線で囲まれた部
分２５が、第１図で断面を示した１画素部位に相当する
。
次に動作について説明する。第１図において、色フィル
タ１０で分光されてＭＯＳ）ランジスタ１４のソース２
に達した光はここで吸収され、電子正孔対を発生する。
タ１０で分光されてＭＯＳ）ランジスタ１４のソース２
に達した光はここで吸収され、電子正孔対を発生する。
ソース部２にはあらかじめ前回の信号読み出し時に、チ
ャネル４が導通しｐ型基板１との間で逆バイアスがかか
るように垂直信号線６．ドレイン３から定電圧が供給さ
れており、これによりソース部２と基板１との間の接合
部１３にキャリアが蓄積され、ソース部２の電位はフロ
ーティング状態になっている。このような状態でこのソ
ース部２に光励起によって電子正孔対が供給されると、
接合部１３のドリフト電界によって電子と正孔は分離さ
れ、この分離された電子及び正孔はあらかじめ蓄積され
ていたキャリアと再結合し、ソース部２の電位は、光強
度に応して基板ｌ電位に近づいてくる。そして信号読み
出し時にドレイン３からソース部２に流れ込んでくるキ
ャリアの量、即ちゲート７にあるしきい値以上の電圧が
かかった時に垂直信号線６を流れる電流の大きさが、当
該画素内に入射した光の強度に対応している。
ャネル４が導通しｐ型基板１との間で逆バイアスがかか
るように垂直信号線６．ドレイン３から定電圧が供給さ
れており、これによりソース部２と基板１との間の接合
部１３にキャリアが蓄積され、ソース部２の電位はフロ
ーティング状態になっている。このような状態でこのソ
ース部２に光励起によって電子正孔対が供給されると、
接合部１３のドリフト電界によって電子と正孔は分離さ
れ、この分離された電子及び正孔はあらかじめ蓄積され
ていたキャリアと再結合し、ソース部２の電位は、光強
度に応して基板ｌ電位に近づいてくる。そして信号読み
出し時にドレイン３からソース部２に流れ込んでくるキ
ャリアの量、即ちゲート７にあるしきい値以上の電圧が
かかった時に垂直信号線６を流れる電流の大きさが、当
該画素内に入射した光の強度に対応している。
従来の固体撮像装置は以上のように構成されているので
、読み出し時以外にドレインに流れ込んでくるキャリア
をなくするために、光のあたる開口領域をソース部のみ
に限る必要があった。このため、有効に光電変換される
光量の割合を示す開口率が２０〜３０％と大変低いとい
う欠点があった。
、読み出し時以外にドレインに流れ込んでくるキャリア
をなくするために、光のあたる開口領域をソース部のみ
に限る必要があった。このため、有効に光電変換される
光量の割合を示す開口率が２０〜３０％と大変低いとい
う欠点があった。
またキャリアの蓄積部がソース部の下のｐｎ接合容晋だ
けであるので、飽和信号量が低いという欠点があった。
けであるので、飽和信号量が低いという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、画素毎に形成される光感度を持つ
領域、即ち光電変換領域及びキャリア蓄積領域を、隣接
する画素の走査回路部の上にも形成して上記両頭域をで
きるだけ広くとることにより、開口率及びキャリアの蓄
積能力、即ち飽和光量を大幅に向上できる固体撮像装置
を提供することを目的としている。
めになされたもので、画素毎に形成される光感度を持つ
領域、即ち光電変換領域及びキャリア蓄積領域を、隣接
する画素の走査回路部の上にも形成して上記両頭域をで
きるだけ広くとることにより、開口率及びキャリアの蓄
積能力、即ち飽和光量を大幅に向上できる固体撮像装置
を提供することを目的としている。
以下、この発明の一実施例を図について説明する。第３
図に゛おいて、３１はｐ型半導体基板、３２はＭＯＳト
ランジスタ５ｏのソース、３３は同じくドレイン、３４
．３’５は同じくチャネル、ゲートである。３６は垂直
信号線、３７はトランジスタ５０及び垂直信号線３６を
覆う絶縁膜であり、本装置ではＭＯＳ）ランジスタ５ｏ
のソース３２が第１の光電変換部、ソース３２と基板３
１との接合面５１が第１の信号電荷蓄積領−とな７てお
り、またスイッチング機能を有する該トランジスタ５０
全体及び垂直信号ｉ当該画素部分が当該画素の走査回路
部となっている。また３８．３９は上記走査回路部上に
絶縁膜３７を介して形成されたｐ型半導体層、及びｎ型
半導体層で１．ｎ型半導体層３９は第２の光電変換部を
、両半導体層３８．３９の接合面５２は第２の信号電荷
蓄積領域を形成している。また４ｏはフィールド酸化膜
、４１は絶縁膜、４２は平坦化膜、４３は色フィルタ、
４４は保護膜である。
図に゛おいて、３１はｐ型半導体基板、３２はＭＯＳト
ランジスタ５ｏのソース、３３は同じくドレイン、３４
．３’５は同じくチャネル、ゲートである。３６は垂直
信号線、３７はトランジスタ５０及び垂直信号線３６を
覆う絶縁膜であり、本装置ではＭＯＳ）ランジスタ５ｏ
のソース３２が第１の光電変換部、ソース３２と基板３
１との接合面５１が第１の信号電荷蓄積領−とな７てお
り、またスイッチング機能を有する該トランジスタ５０
全体及び垂直信号ｉ当該画素部分が当該画素の走査回路
部となっている。また３８．３９は上記走査回路部上に
絶縁膜３７を介して形成されたｐ型半導体層、及びｎ型
半導体層で１．ｎ型半導体層３９は第２の光電変換部を
、両半導体層３８．３９の接合面５２は第２の信号電荷
蓄積領域を形成している。また４ｏはフィールド酸化膜
、４１は絶縁膜、４２は平坦化膜、４３は色フィルタ、
４４は保護膜である。
次にレーザアニールによる再結晶化層を第２の光電変換
部として用いる場合のプロセスフローの一例を第４図（
ａｌ〜（ｈｌに示す。第４図（ａｌではＭＯＳトランジ
スタ５０のゲート３５．ソースミ２．ドレイン３３が形
成されており、同図（ｂ−１で第一層配線、即ち垂直走
査線３６の形成をドレイン３３側に行なう。次に絶縁膜
（例えば５ｉ０２ ） ３７を基板３１上全面に形成し
、そののちＭＯＳ）ランジスタ５０のソース３２上部の
絶縁膜をエツチングにより除去した時の断面図が同図（
Ｃ）である。この同図（Ｃ）において、ソース３２と基
板３１間のｐ−ｎ接合はこのエツチングによって外表面
に露出している必要がある。これにｐ型のポリシリコン
４５を積むと同図＋ｄｌに示したような構造になり、更
にポリシリコン４５のエツチングにより同図（ｅ）に示
すような構造にする。なおこのときｐ型ポリシリコン４
５とｎ型のソース３２とが接触したままであってはなら
ない。同図（ｅ）の状態でレーザアニールにより、ｐ型
ポリシリコン４５をｐ型車結晶シリコンに再結晶化し、
再結晶化層３８．３９を形成する。この際の結晶の種類
は基板３１と同じｐ型シリコンである。更にＡｓなどの
ｎ型不純物の注入及び熱アニールを行ない、当該画素の
ｎ型ソース部３２とこれに隣接する画素の再結晶化層の
表面のｎ型層３９とを電気的に接続させる。この時の断
面図が同図（ｆ）である。これにバンシベーション膜４
１を形成したものが同図（ｇ）であり、平均化膜４２１
色フィルタ４３．保護１５１ｉ４４を形成すると、同図
（ｈｌに示す完成した構造となる。
部として用いる場合のプロセスフローの一例を第４図（
ａｌ〜（ｈｌに示す。第４図（ａｌではＭＯＳトランジ
スタ５０のゲート３５．ソースミ２．ドレイン３３が形
成されており、同図（ｂ−１で第一層配線、即ち垂直走
査線３６の形成をドレイン３３側に行なう。次に絶縁膜
（例えば５ｉ０２ ） ３７を基板３１上全面に形成し
、そののちＭＯＳ）ランジスタ５０のソース３２上部の
絶縁膜をエツチングにより除去した時の断面図が同図（
Ｃ）である。この同図（Ｃ）において、ソース３２と基
板３１間のｐ−ｎ接合はこのエツチングによって外表面
に露出している必要がある。これにｐ型のポリシリコン
４５を積むと同図＋ｄｌに示したような構造になり、更
にポリシリコン４５のエツチングにより同図（ｅ）に示
すような構造にする。なおこのときｐ型ポリシリコン４
５とｎ型のソース３２とが接触したままであってはなら
ない。同図（ｅ）の状態でレーザアニールにより、ｐ型
ポリシリコン４５をｐ型車結晶シリコンに再結晶化し、
再結晶化層３８．３９を形成する。この際の結晶の種類
は基板３１と同じｐ型シリコンである。更にＡｓなどの
ｎ型不純物の注入及び熱アニールを行ない、当該画素の
ｎ型ソース部３２とこれに隣接する画素の再結晶化層の
表面のｎ型層３９とを電気的に接続させる。この時の断
面図が同図（ｆ）である。これにバンシベーション膜４
１を形成したものが同図（ｇ）であり、平均化膜４２１
色フィルタ４３．保護１５１ｉ４４を形成すると、同図
（ｈｌに示す完成した構造となる。
次に動作について説明する。第３図において、色フィル
タ４３によって分光された入射光は、透明な平坦化膜４
２．絶縁膜４１を経て第１及び第２の光電変換部、即ち
ソース３２及びｎ型半導体層３９に達する。基板３１と
ソース３２との接合部５１にはドリフト電界が存在し、
上記ソース３２において光によって励起された電子正孔
対はこのドリフト電界によって分離される。他方上記第
２の光電変換部であるｎ型半導体層３９は、単結晶シリ
コン又は多結晶シリコン又は非晶質シリコンで形成され
、この光電変換部で発生した電子正孔対は、ｎ型半導体
層３９と同様にして形成されたｐ型半導体層３８との接
合面５２に存在するドリフト電界により分離される。
タ４３によって分光された入射光は、透明な平坦化膜４
２．絶縁膜４１を経て第１及び第２の光電変換部、即ち
ソース３２及びｎ型半導体層３９に達する。基板３１と
ソース３２との接合部５１にはドリフト電界が存在し、
上記ソース３２において光によって励起された電子正孔
対はこのドリフト電界によって分離される。他方上記第
２の光電変換部であるｎ型半導体層３９は、単結晶シリ
コン又は多結晶シリコン又は非晶質シリコンで形成され
、この光電変換部で発生した電子正孔対は、ｎ型半導体
層３９と同様にして形成されたｐ型半導体層３８との接
合面５２に存在するドリフト電界により分離される。
ここで上記ＭＯ３）ランジスタ５０のゲート３５、ドレ
イン３３、フィールド４０の上層部に絶縁膜３７を介し
て形成されている第２の光電変換部、即ち光電変換膜３
９は、十分可視光を吸収するべく厚くつくられている必
要がある。光電変換膜３９の材料が単結晶又は多結晶シ
リコンの場合、その禁制帯幅以上のエネルギーの光に対
する吸収係数が１０ ｃｓ 以上であるので、２μｍ以
上の膜厚であれば、９０％以上の光を吸収する。また非
晶質シリコンの場合、その禁制帯幅以上のエネルギーの
光に対する吸収係数が１０ ａｍ 程度であるので、光
電変換膜の厚みは０．２μｍ以上あればその禁制帯幅以
上のエネルギーの入射光を９０％以上吸収できる。これ
に対しこの部分の膜厚が不充分であると、透過光がＭｏ
３）ランジスタ５ｏのチャネル３４やドレイン３３まで
達し、そこで発生したキャリアが、ドレイン３３を通じ
て垂直信号線３６に流れだし、疑信号となる可能性があ
る。
イン３３、フィールド４０の上層部に絶縁膜３７を介し
て形成されている第２の光電変換部、即ち光電変換膜３
９は、十分可視光を吸収するべく厚くつくられている必
要がある。光電変換膜３９の材料が単結晶又は多結晶シ
リコンの場合、その禁制帯幅以上のエネルギーの光に対
する吸収係数が１０ ｃｓ 以上であるので、２μｍ以
上の膜厚であれば、９０％以上の光を吸収する。また非
晶質シリコンの場合、その禁制帯幅以上のエネルギーの
光に対する吸収係数が１０ ａｍ 程度であるので、光
電変換膜の厚みは０．２μｍ以上あればその禁制帯幅以
上のエネルギーの入射光を９０％以上吸収できる。これ
に対しこの部分の膜厚が不充分であると、透過光がＭｏ
３）ランジスタ５ｏのチャネル３４やドレイン３３まで
達し、そこで発生したキャリアが、ドレイン３３を通じ
て垂直信号線３６に流れだし、疑信号となる可能性があ
る。
信号読み出し時には、第１図で説明したのと同じく、ｎ
型半導体３２及び３９には、ｐ型半導体３１及び３８に
対して充分逆バイアスになるよう高電位が与えられ、次
にチャネル３４を非導通状態にすることによって、ｎ型
半導体部３２及び３９の電位はフローティング状態にな
る。この状態に対して光励起によって接合部５１．５２
に電子正孔対が発生すると、接合容量に逆バイアスによ
って蓄積されているキャリアは再結合によって減少する
。これによりｎ型半導体部３２及び３９の電位はしだい
に下がり、ｐ型半導体部３１及び３８の電位に接近する
。この時の電位低下分が、入射光量に対応している。従
って次の信号読み出し時にドレイン３３からソース３２
へ流れ込む電荷量が、入射光量の大きさとなる。
型半導体３２及び３９には、ｐ型半導体３１及び３８に
対して充分逆バイアスになるよう高電位が与えられ、次
にチャネル３４を非導通状態にすることによって、ｎ型
半導体部３２及び３９の電位はフローティング状態にな
る。この状態に対して光励起によって接合部５１．５２
に電子正孔対が発生すると、接合容量に逆バイアスによ
って蓄積されているキャリアは再結合によって減少する
。これによりｎ型半導体部３２及び３９の電位はしだい
に下がり、ｐ型半導体部３１及び３８の電位に接近する
。この時の電位低下分が、入射光量に対応している。従
って次の信号読み出し時にドレイン３３からソース３２
へ流れ込む電荷量が、入射光量の大きさとなる。
このように、本実施例では画素毎に形成される光電変換
部及び信号電荷蓄積部を当該画素に隣接する画素の走査
回路部の上にも形成したので、有効に光電変換される光
量の割合を示す開口率及び信号電荷蓄積領域によるキャ
リアのＭ積能カが大幅に向上した。
部及び信号電荷蓄積部を当該画素に隣接する画素の走査
回路部の上にも形成したので、有効に光電変換される光
量の割合を示す開口率及び信号電荷蓄積領域によるキャ
リアのＭ積能カが大幅に向上した。
なお、上記実施例では、基板をｐ型とし、この上にｎチ
ャネルＭｏ３）ランジスタを形成したがこれは、ｎ型基
板上にｐ型の層をイオン注入等によって形成したものに
ｎチャネルＭｏｓトランジスタを形成してもよく、また
、上記実施例と導電型がすべて逆であってもよく、同様
の効果を奏する。
ャネルＭｏ３）ランジスタを形成したがこれは、ｎ型基
板上にｐ型の層をイオン注入等によって形成したものに
ｎチャネルＭｏｓトランジスタを形成してもよく、また
、上記実施例と導電型がすべて逆であってもよく、同様
の効果を奏する。
また、上記実施例では、可視域に感度をもっ撮像素子を
想定して光電変換材料にシリコン系材料を用いているが
、用途に応じ他の大きさのバンドギャップを持つ材料を
用いてもよく、上記実施例と同様の効果を奏する。
想定して光電変換材料にシリコン系材料を用いているが
、用途に応じ他の大きさのバンドギャップを持つ材料を
用いてもよく、上記実施例と同様の効果を奏する。
以上のように、この発明に係る固体撮像装置によれば、
画素毎に形成される光電変換部及び信号電荷蓄積部を、
当該画素に隣接する画素の走査回路部の上にも形成する
ようにしたので、開口率及び飽和信号量を大幅に向上で
きる効果がある。
画素毎に形成される光電変換部及び信号電荷蓄積部を、
当該画素に隣接する画素の走査回路部の上にも形成する
ようにしたので、開口率及び飽和信号量を大幅に向上で
きる効果がある。
第１図は従来の固体撮像装置を示す断面図、第２図は第
１図の装置の動作を示すための電気的な回路構成図、第
３図はこの発明の一実施例による固体撮像装置を示す断
面図、第４図（ａｌ〜（ｈｌは第３図の装置の製造工程
の流れの一例を示す図である。 ３１・・・ｐ型半導体基板、３２・・・ソース（第１の
光電変換部）５１・・・接合面（第１の信号電荷蓄積部
）、３３・・・ドレイン、３４・・・チャネル、３５・
・・ゲート、３６・・・垂直信号線（走査回路部）、３
７・・・絶縁膜、３８・・・ｐ型半導体層、３９・・・
ｎ型半導体層（第２の光電変換部）、５２・・・接合面
（第２の信号電荷蓄積部）、５０・・・ＭＯ３Ｉ−ラン
ジスタ（走査回路部）。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 第４図 第４図 手続補正書（自発） ２１発明の名称 固体撮像装置 ３、補正をする者 代表者片山仁へ部 ４、代理人 ／６ｏ’〜」−７゛＼ ５、補正の対象 明細書全文及び図面（第１図、第２図、第３図）６、補
正の内容 （１） 明細書全文を別紙の通り訂正する。 （２） 第１図、第２図、及び第３図を別紙の通り訂正
する。 以 上 明 細 書 １、発明の名称 固体撮像装置 ２、特許請求の範囲 ４す期間１の ３、発明の詳細な説明 〔発明の技術分野〕 この発明ば、稍屓型固体撮像装置の構造に関するもので
ある。 〔従来技術〕 従来、この種の装置として第１図に示すものがあった。 図において、ｌはｐ型半導体基板、２はＭＯＳ＋−ラン
ジスタ１４のソース、３，４．７は上記ＭＯ３Ｉ−ラン
ジスタ１４のドレイン、チャネル、ゲートである。５は
フィールド酸化膜、６は垂直信号線、８は透明絶縁膜で
ある。また９は平坦化膜、１０は色フィルタ、１１は保
護膜、１２ば遮光膜である。なお本装置ではＭＯＳ）ラ
ンジスタ１４のソース２が光電変換部、ソース２と基板
ｌとの接合面１３に形成されたキャパシタンスが信号電
荷蓄積部となっており、以下、光電変換部２及び信号電
荷蓄積部１３を合わ−Ｖ・て単に光電変換部６０と呼称
する。そしてスイッチング機能を有する該トランジスタ
１４及び垂直信号線６によって画素の蓄積電荷量を外部
に読み出すようになっている。 第１図は固体撮像装置の１画素内の断面構造を示すもの
であるが、これを配列した装置全体の回路図を第２図に
示す。第２図において、２１は水平走査回路、２２は垂
直走査回路、２３は垂直信号線、２４は水平信号線であ
り、これは各ＭＯＳトランジスタのゲートに接続されて
いる。また上記トランジスタ１４を含む破線で囲まれた
部分２５が、第１図でその断面を示した１画素単位に相
当する。 次に動作について説明する。第１図において、ソース部
２にはあらかじめ前回の信号読み出し時に、チャネル４
が導通しｐ型基板１との間で逆バイアスがかかるように
垂直信号線６．ドレイン３から定電圧が供給されており
、これにより該ソース部２と基板１との間の接合部１３
にキャリアがＷｆ １１され、ソース部２の電位はフロ
ーティング状態になっている。このような状態で色フィ
ルタｌＯで分光されてＭＯ３Ｉ−ランジスタ１４のソー
ス２に達した光はここで吸収され、このとき発生した電
子正孔対は接合部１３のドリフト電界によって電子と正
孔とに分離され、この分離された電子及び正孔はあらか
じめ蓄積されていたキャリアと再結合し逆バイアス電圧
の大きさを減少さセる結果、ソース部２の電位は光強度
に応じて基板ｌ電位に近づいてくる。そして信号読み出
し時にドレイン３からソース部２に流れ込んでくるキャ
リアの量、即ちゲート７にあるしきい値以上の電圧がか
かった時に垂直信号線６を流れる電流の大きさが、当該
画素内に入射した光の強度に対応している。即ち、光信
号が蓄積される時間はＭＯ３Ｉ−ランジスタ１４が非導
通状態にある時間であり、基板ｌの一定電位に対してフ
ローティング状態のソース２の電位が変化した大きさが
蓄積時間内の入射総光量に相当する。 従来の固体撮像装置は以上のように構成されているので
、読み出し時以外にドレインに流れ込んでくるキャリア
をなくすために、光のあたる開口領域をソース部のみに
限る必要があった。このため、有効に光電変換される光
量の割合を示す開口率が２０〜３０％と大変低いという
欠点があった。 また゛キャリアの蓄積部がソース部の下のｐｎ接合容量
だけであるので、飽和信号量が低いという欠点があった
。 （発明の概要〕 この発明は上記のような従来のものの欠点を除去するた
めになされたもので、画素毎に形成される光感度を持つ
光電変換部を、隣接する画素の読み出しスイッチング素
子上にも形成することにより、光電変換部を従来に比し
著しく参参舎＃替広くすることができ、開口率及びキャ
リアの蓄積能力、即ち飽和光量を大幅に向上できる固体
撮像装置を提供することを目的としている。 〔発明の実施例〕 以下、この発明の一実施例を図について説明する。第３
図は本発明の一実施例による固体撮像装置を示し、図に
おいて、３１はｐ型半導体基板、３２ばＭＯＳトランジ
スタ５０のソース、３３は同じくドレイン、３４．３５
は同じくチャネル。 ゲートである。３６は垂直信号線、３７はトランジスタ
５０及び垂直信号線３６を覆う絶縁膜である。そして本
装置ではＭＯ３Ｉ−ランジスタ５ｏのソース３２が第１
の光電変換部、ソース３２と基板３１との接合面５１が
第１の信号電荷蓄積領域となっており、以下光電変換部
３２及び信号電荷蓄積領域５１を合せて単に第１の光電
変換部６゜と呼称する。またスイッチング機能を有する
トランジスタ５０全体が上記第１の光電変換部６ｏの電
荷を読み出すスイン）ング素子となっており、このスイ
ッチング素子と垂直信号線３６とにより走査回路部が構
成されている。 また３８．３９は上記走査回路部上に絶縁膜３７を介し
て形成されたｐ型半導体層、及びｎ型半導体層で、ｎ型
半導体［３９は第２の光電変換部を、両生導体Ｊｆ＃３
Ｂ、３９の接合面５２は第２の信号電荷蓄積領域を形成
している。以下光電変換部３９及び信号電荷Ｍ積領域５
２を合−Ｕて単に第２の光電変換部７０と呼称する。ま
た４０はフィールド酸化膜、４１は絶縁膜、４２は平用
化膜、４３は色フィルタ、４４は保護膜である。 このように、本実施例装置における１画素は、各色フイ
ルタ下方のＭＯＳ）ランジスタ５０及び第１の光電変換
部６０と、その隣の色フイルタ下方の第２の光電変換部
７０により構成されており、またｆａｔ図に示した従来
装置の遮光膜は形成されていない。 次にレーザアニールによる再結晶化層を第２の光電変換
部として用いる場合のプロセスフローの一例を第４図（
ａ） 〜（Ｉｌｌに示す。第４図＋ａ）ではＭＯ３！−
ランジヌ、り５０のゲート３５．ソース３２．ドレイン
３３が形成されており、同図（ｂ）で第一層配線、即ち
垂ｊｈ走査線３６の形成をドレイン３３側に行う。次に
絶縁膜（例えば５ｉＯ２）３７を基板３１上全面に形成
し、そののちＭＯ３Ｌランジスタ５０のソース３２上部
の絶縁Ｎ＊３７をエツチングにより除去する。この時の
断面図が同図（Ｃ３であり、この図に示すように、絶縁
膜３７をエツチングした時点で、ソース３２と基板３１
間のｐ−ｎ接合は外表面に露出している必要がある。こ
れにｐ型のポリシリコン４５を堆積すると同図＋ｄ）に
示したような構造になり、更にポリシリコン４５のエツ
チングにより同図（ｅｌに示すような構造にする。なお
このときｐ型ポリシリコン４５とｎ型のソース３２とが
接触したままであっζはならない。 同図（ｅ）の状態でレーザアニールにより、ｐ型ポリシ
リコン４５をｐ型車結晶シリコンに再結晶化し、再結晶
化層３Ｂを形成する。この際の結晶の種類は基板３１と
同じｐ型シリコンである。更にＡ９等のｎ型不純物の注
入及び熱アニールを行うことにより、再結晶化したシリ
コン層４５０表面及び。 表面に露出しているｐ型半導体部３１の表面をｎ型半導
体に変化させる。この時の断面図が同図（ｆｌである。 同図（ｆｌでは、ｎ型半導体Ｉ′Ｆｊ３２とｎ型半導体
層３９とが電気的に接続され、またｐ型半導体層３８は
、再結晶化によって基板３１のｐ型半導体と電気的に接
続される。従ってそれらの昇面であるｐ ｎ接合面５１
及び５２は連続して形成されている。これにパッシベー
ション膜４１を形成したものが同図（［１であり、平坦
化膜４２１色フィルタ４３．保護膜４４を形成すると、
同図（１＋）に示す完成した構造となる。 次に動作について説明する。第３図において、色フィル
タ４３によって分光された入射光は、透明な平坦化膜４
２．絶縁１！！４１を経て第１及び第゛２の光電変換部
、即ぢソース３２及びｎ型半導体層３９に達する。基板
３１とソース３２との接合０１Ｓ５１にはドリフ１−Ｉ
ＬＬＳ界が存在し、上記ソース３２において光によって
励起された電子正孔対はこのドリフ！・電界によって分
子ｉｌｌされる。他方上記第２の光電変換部であるｎ型
半導体層３９は、単結晶シリコン又は多結晶シリコン又
は非晶質シリコンで形成され、この光電変換部で発生し
た電子正孔対は、ｎ型半導体層３９と同様にして形成さ
れたｐ型半導体層３８との接合面５２に存在するドリフ
ト電界により分離される。 ここで」二記ＭＯＳトランジスタ５０のゲート３５、ド
Ｌ・イン３３、フィールド酸化膜４０の上層部に絶縁膜
３７を介して形成されている光電変換膜３９は、十分可
視光を吸収するべく厚くつくられている必要がある。光
電変換膜３９の材料が単結晶又は多結晶シリコンの場合
、その禁制帯幅以上のエネルギーの光に対する吸収係数
がｌ Ｑ ４ ｃｍ−以上であるので、２μｍ以上の１
！厚であれば、９０％以上の光を吸収する。また非晶質
シリコンの場合、その禁制帯幅以上のエネルギーの光に
対する吸収係数がｌ Ｑ ５ ｃｍ−’程度であるので
、光電変換膜の厚めは０．２μＩＩＩ以上あればその禁
制帯幅以上のエネルギーの入射光を９”０％以上吸収で
きる。 これに対しこの部分の膜厚が不充分であると、透過光が
ＭＯＳ）ランジスタ５０のチャネル３４やドレイン３３
まで達し、そこで発生したキャリアが、ドレイン３３を
通じて垂直信号線３６に流れだし、擬信号となる可能性
がある。 信号読み出し時の動作は第１図で説明したのと同様であ
り、ｎ型半導体部３２及び３９には、ｐ型半導体部３１
及び３８に対して充分逆バイアスになるよう高電位が与
えられ、次にチャネル３４を非導通状態にすることによ
って、ｆｌ型半導体部３２及び３９の電位はフローティ
ング状態になる。 この状態に対して光励起によって接合部５１，５２に電
子正孔対が発生ずると、接合容量に逆バイアスによって
ＭＭされているキャリアは再結合によって減少する。こ
れによりｎ型半導体部３２及び３９の電位はしだいに下
がり、ｐ型半導体部３１及び３８の電位に接近する。こ
の時の電位低下分が、入射光量に対応している。従って
次の信号読み出し時にドレイン３３からソース３２へ流
れ込む電荷けが、入射光量の大きさとなる。 このように、本実施例では画素毎に形成される充電変換
部を当該画素に隣接する画素の読み出しスイッチング素
子上にも形成したので、有効に光重変換される光ｑの割
合を示す開口率及びキャリアのＷＨＲ能力を大幅に向上
できる。 なお、」二記実施例では、基板をｐ型とし、この十に１
１チャネルＭＯ３＋・ランジスタを形成したがこれは、
１１型基板上にｐ型の府をイオン注入等によって形成し
たものにｎチャネルＭＯ３）ランジスタを形成してもよ
く、また、上記実施例と導電型がすべて逆であってもよ
く、上記実施例と同様のすＪ果を奏する。 また、上記実施例では、可視域に感度をもつ撮像素子を
想定して光重変換材料にシリコン系材料を用いているが
、用途に応じ他の大きさのバンドギャツプを持つ材料を
用いてもよく、上記実施例と同様の効果を奏する。 〔発明の効果〕 以上のように、この発明に係る固体撮像装置によれば、
画素毎に形成される光電変換部を、当該画素に隣接する
画素の読み出しスイッチング素子上にも形成するように
したので、開口率及び飽和信号ｍを大幅に向上できる効
果がある。 ４、図面の簡単な説明 第１図は従来の固体撮像装置を示す断面図、第２図は第
１図の装置の動作を示すだめの電気的な回路構成図、第
３図はこの発明の一実施例による固体撮像装置を示す断
面図、第４図＋ａｌ〜０１）は第３図の装置の製造工程
の流れの一例を示す図である。 ３１・・・ｐ型半導体基板、３２・・・ソース、３３・
・・１ルイン、３４・・・チャネル、３５・・・ゲーＩ
・、３６・・・垂直信号線、３７・・・絶縁膜、３８・
・・ｐ型半導体層、３９・・・ｎ型半導体層、５１．．
５２・・・接合面、５０・・・Ｍｏ５ｆ−ランジスタ（
続々出しスイッチング素子）、６０・・・第１の光電変
換部、７０・・・第２の光電変換部。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図
１図の装置の動作を示すための電気的な回路構成図、第
３図はこの発明の一実施例による固体撮像装置を示す断
面図、第４図（ａｌ〜（ｈｌは第３図の装置の製造工程
の流れの一例を示す図である。 ３１・・・ｐ型半導体基板、３２・・・ソース（第１の
光電変換部）５１・・・接合面（第１の信号電荷蓄積部
）、３３・・・ドレイン、３４・・・チャネル、３５・
・・ゲート、３６・・・垂直信号線（走査回路部）、３
７・・・絶縁膜、３８・・・ｐ型半導体層、３９・・・
ｎ型半導体層（第２の光電変換部）、５２・・・接合面
（第２の信号電荷蓄積部）、５０・・・ＭＯ３Ｉ−ラン
ジスタ（走査回路部）。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 第４図 第４図 手続補正書（自発） ２１発明の名称 固体撮像装置 ３、補正をする者 代表者片山仁へ部 ４、代理人 ／６ｏ’〜」−７゛＼ ５、補正の対象 明細書全文及び図面（第１図、第２図、第３図）６、補
正の内容 （１） 明細書全文を別紙の通り訂正する。 （２） 第１図、第２図、及び第３図を別紙の通り訂正
する。 以 上 明 細 書 １、発明の名称 固体撮像装置 ２、特許請求の範囲 ４す期間１の ３、発明の詳細な説明 〔発明の技術分野〕 この発明ば、稍屓型固体撮像装置の構造に関するもので
ある。 〔従来技術〕 従来、この種の装置として第１図に示すものがあった。 図において、ｌはｐ型半導体基板、２はＭＯＳ＋−ラン
ジスタ１４のソース、３，４．７は上記ＭＯ３Ｉ−ラン
ジスタ１４のドレイン、チャネル、ゲートである。５は
フィールド酸化膜、６は垂直信号線、８は透明絶縁膜で
ある。また９は平坦化膜、１０は色フィルタ、１１は保
護膜、１２ば遮光膜である。なお本装置ではＭＯＳ）ラ
ンジスタ１４のソース２が光電変換部、ソース２と基板
ｌとの接合面１３に形成されたキャパシタンスが信号電
荷蓄積部となっており、以下、光電変換部２及び信号電
荷蓄積部１３を合わ−Ｖ・て単に光電変換部６０と呼称
する。そしてスイッチング機能を有する該トランジスタ
１４及び垂直信号線６によって画素の蓄積電荷量を外部
に読み出すようになっている。 第１図は固体撮像装置の１画素内の断面構造を示すもの
であるが、これを配列した装置全体の回路図を第２図に
示す。第２図において、２１は水平走査回路、２２は垂
直走査回路、２３は垂直信号線、２４は水平信号線であ
り、これは各ＭＯＳトランジスタのゲートに接続されて
いる。また上記トランジスタ１４を含む破線で囲まれた
部分２５が、第１図でその断面を示した１画素単位に相
当する。 次に動作について説明する。第１図において、ソース部
２にはあらかじめ前回の信号読み出し時に、チャネル４
が導通しｐ型基板１との間で逆バイアスがかかるように
垂直信号線６．ドレイン３から定電圧が供給されており
、これにより該ソース部２と基板１との間の接合部１３
にキャリアがＷｆ １１され、ソース部２の電位はフロ
ーティング状態になっている。このような状態で色フィ
ルタｌＯで分光されてＭＯ３Ｉ−ランジスタ１４のソー
ス２に達した光はここで吸収され、このとき発生した電
子正孔対は接合部１３のドリフト電界によって電子と正
孔とに分離され、この分離された電子及び正孔はあらか
じめ蓄積されていたキャリアと再結合し逆バイアス電圧
の大きさを減少さセる結果、ソース部２の電位は光強度
に応じて基板ｌ電位に近づいてくる。そして信号読み出
し時にドレイン３からソース部２に流れ込んでくるキャ
リアの量、即ちゲート７にあるしきい値以上の電圧がか
かった時に垂直信号線６を流れる電流の大きさが、当該
画素内に入射した光の強度に対応している。即ち、光信
号が蓄積される時間はＭＯ３Ｉ−ランジスタ１４が非導
通状態にある時間であり、基板ｌの一定電位に対してフ
ローティング状態のソース２の電位が変化した大きさが
蓄積時間内の入射総光量に相当する。 従来の固体撮像装置は以上のように構成されているので
、読み出し時以外にドレインに流れ込んでくるキャリア
をなくすために、光のあたる開口領域をソース部のみに
限る必要があった。このため、有効に光電変換される光
量の割合を示す開口率が２０〜３０％と大変低いという
欠点があった。 また゛キャリアの蓄積部がソース部の下のｐｎ接合容量
だけであるので、飽和信号量が低いという欠点があった
。 （発明の概要〕 この発明は上記のような従来のものの欠点を除去するた
めになされたもので、画素毎に形成される光感度を持つ
光電変換部を、隣接する画素の読み出しスイッチング素
子上にも形成することにより、光電変換部を従来に比し
著しく参参舎＃替広くすることができ、開口率及びキャ
リアの蓄積能力、即ち飽和光量を大幅に向上できる固体
撮像装置を提供することを目的としている。 〔発明の実施例〕 以下、この発明の一実施例を図について説明する。第３
図は本発明の一実施例による固体撮像装置を示し、図に
おいて、３１はｐ型半導体基板、３２ばＭＯＳトランジ
スタ５０のソース、３３は同じくドレイン、３４．３５
は同じくチャネル。 ゲートである。３６は垂直信号線、３７はトランジスタ
５０及び垂直信号線３６を覆う絶縁膜である。そして本
装置ではＭＯ３Ｉ−ランジスタ５ｏのソース３２が第１
の光電変換部、ソース３２と基板３１との接合面５１が
第１の信号電荷蓄積領域となっており、以下光電変換部
３２及び信号電荷蓄積領域５１を合せて単に第１の光電
変換部６゜と呼称する。またスイッチング機能を有する
トランジスタ５０全体が上記第１の光電変換部６ｏの電
荷を読み出すスイン）ング素子となっており、このスイ
ッチング素子と垂直信号線３６とにより走査回路部が構
成されている。 また３８．３９は上記走査回路部上に絶縁膜３７を介し
て形成されたｐ型半導体層、及びｎ型半導体層で、ｎ型
半導体［３９は第２の光電変換部を、両生導体Ｊｆ＃３
Ｂ、３９の接合面５２は第２の信号電荷蓄積領域を形成
している。以下光電変換部３９及び信号電荷Ｍ積領域５
２を合−Ｕて単に第２の光電変換部７０と呼称する。ま
た４０はフィールド酸化膜、４１は絶縁膜、４２は平用
化膜、４３は色フィルタ、４４は保護膜である。 このように、本実施例装置における１画素は、各色フイ
ルタ下方のＭＯＳ）ランジスタ５０及び第１の光電変換
部６０と、その隣の色フイルタ下方の第２の光電変換部
７０により構成されており、またｆａｔ図に示した従来
装置の遮光膜は形成されていない。 次にレーザアニールによる再結晶化層を第２の光電変換
部として用いる場合のプロセスフローの一例を第４図（
ａ） 〜（Ｉｌｌに示す。第４図＋ａ）ではＭＯ３！−
ランジヌ、り５０のゲート３５．ソース３２．ドレイン
３３が形成されており、同図（ｂ）で第一層配線、即ち
垂ｊｈ走査線３６の形成をドレイン３３側に行う。次に
絶縁膜（例えば５ｉＯ２）３７を基板３１上全面に形成
し、そののちＭＯ３Ｌランジスタ５０のソース３２上部
の絶縁Ｎ＊３７をエツチングにより除去する。この時の
断面図が同図（Ｃ３であり、この図に示すように、絶縁
膜３７をエツチングした時点で、ソース３２と基板３１
間のｐ−ｎ接合は外表面に露出している必要がある。こ
れにｐ型のポリシリコン４５を堆積すると同図＋ｄ）に
示したような構造になり、更にポリシリコン４５のエツ
チングにより同図（ｅｌに示すような構造にする。なお
このときｐ型ポリシリコン４５とｎ型のソース３２とが
接触したままであっζはならない。 同図（ｅ）の状態でレーザアニールにより、ｐ型ポリシ
リコン４５をｐ型車結晶シリコンに再結晶化し、再結晶
化層３Ｂを形成する。この際の結晶の種類は基板３１と
同じｐ型シリコンである。更にＡ９等のｎ型不純物の注
入及び熱アニールを行うことにより、再結晶化したシリ
コン層４５０表面及び。 表面に露出しているｐ型半導体部３１の表面をｎ型半導
体に変化させる。この時の断面図が同図（ｆｌである。 同図（ｆｌでは、ｎ型半導体Ｉ′Ｆｊ３２とｎ型半導体
層３９とが電気的に接続され、またｐ型半導体層３８は
、再結晶化によって基板３１のｐ型半導体と電気的に接
続される。従ってそれらの昇面であるｐ ｎ接合面５１
及び５２は連続して形成されている。これにパッシベー
ション膜４１を形成したものが同図（［１であり、平坦
化膜４２１色フィルタ４３．保護膜４４を形成すると、
同図（１＋）に示す完成した構造となる。 次に動作について説明する。第３図において、色フィル
タ４３によって分光された入射光は、透明な平坦化膜４
２．絶縁１！！４１を経て第１及び第゛２の光電変換部
、即ぢソース３２及びｎ型半導体層３９に達する。基板
３１とソース３２との接合０１Ｓ５１にはドリフ１−Ｉ
ＬＬＳ界が存在し、上記ソース３２において光によって
励起された電子正孔対はこのドリフ！・電界によって分
子ｉｌｌされる。他方上記第２の光電変換部であるｎ型
半導体層３９は、単結晶シリコン又は多結晶シリコン又
は非晶質シリコンで形成され、この光電変換部で発生し
た電子正孔対は、ｎ型半導体層３９と同様にして形成さ
れたｐ型半導体層３８との接合面５２に存在するドリフ
ト電界により分離される。 ここで」二記ＭＯＳトランジスタ５０のゲート３５、ド
Ｌ・イン３３、フィールド酸化膜４０の上層部に絶縁膜
３７を介して形成されている光電変換膜３９は、十分可
視光を吸収するべく厚くつくられている必要がある。光
電変換膜３９の材料が単結晶又は多結晶シリコンの場合
、その禁制帯幅以上のエネルギーの光に対する吸収係数
がｌ Ｑ ４ ｃｍ−以上であるので、２μｍ以上の１
！厚であれば、９０％以上の光を吸収する。また非晶質
シリコンの場合、その禁制帯幅以上のエネルギーの光に
対する吸収係数がｌ Ｑ ５ ｃｍ−’程度であるので
、光電変換膜の厚めは０．２μＩＩＩ以上あればその禁
制帯幅以上のエネルギーの入射光を９”０％以上吸収で
きる。 これに対しこの部分の膜厚が不充分であると、透過光が
ＭＯＳ）ランジスタ５０のチャネル３４やドレイン３３
まで達し、そこで発生したキャリアが、ドレイン３３を
通じて垂直信号線３６に流れだし、擬信号となる可能性
がある。 信号読み出し時の動作は第１図で説明したのと同様であ
り、ｎ型半導体部３２及び３９には、ｐ型半導体部３１
及び３８に対して充分逆バイアスになるよう高電位が与
えられ、次にチャネル３４を非導通状態にすることによ
って、ｆｌ型半導体部３２及び３９の電位はフローティ
ング状態になる。 この状態に対して光励起によって接合部５１，５２に電
子正孔対が発生ずると、接合容量に逆バイアスによって
ＭＭされているキャリアは再結合によって減少する。こ
れによりｎ型半導体部３２及び３９の電位はしだいに下
がり、ｐ型半導体部３１及び３８の電位に接近する。こ
の時の電位低下分が、入射光量に対応している。従って
次の信号読み出し時にドレイン３３からソース３２へ流
れ込む電荷けが、入射光量の大きさとなる。 このように、本実施例では画素毎に形成される充電変換
部を当該画素に隣接する画素の読み出しスイッチング素
子上にも形成したので、有効に光重変換される光ｑの割
合を示す開口率及びキャリアのＷＨＲ能力を大幅に向上
できる。 なお、」二記実施例では、基板をｐ型とし、この十に１
１チャネルＭＯ３＋・ランジスタを形成したがこれは、
１１型基板上にｐ型の府をイオン注入等によって形成し
たものにｎチャネルＭＯ３）ランジスタを形成してもよ
く、また、上記実施例と導電型がすべて逆であってもよ
く、上記実施例と同様のすＪ果を奏する。 また、上記実施例では、可視域に感度をもつ撮像素子を
想定して光重変換材料にシリコン系材料を用いているが
、用途に応じ他の大きさのバンドギャツプを持つ材料を
用いてもよく、上記実施例と同様の効果を奏する。 〔発明の効果〕 以上のように、この発明に係る固体撮像装置によれば、
画素毎に形成される光電変換部を、当該画素に隣接する
画素の読み出しスイッチング素子上にも形成するように
したので、開口率及び飽和信号ｍを大幅に向上できる効
果がある。 ４、図面の簡単な説明 第１図は従来の固体撮像装置を示す断面図、第２図は第
１図の装置の動作を示すだめの電気的な回路構成図、第
３図はこの発明の一実施例による固体撮像装置を示す断
面図、第４図＋ａｌ〜０１）は第３図の装置の製造工程
の流れの一例を示す図である。 ３１・・・ｐ型半導体基板、３２・・・ソース、３３・
・・１ルイン、３４・・・チャネル、３５・・・ゲーＩ
・、３６・・・垂直信号線、３７・・・絶縁膜、３８・
・・ｐ型半導体層、３９・・・ｎ型半導体層、５１．．
５２・・・接合面、５０・・・Ｍｏ５ｆ−ランジスタ（
続々出しスイッチング素子）、６０・・・第１の光電変
換部、７０・・・第２の光電変換部。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １１） 半導体基板内に画素毎に形成された信号電荷を
蓄積する第１の信号電荷蓄積部、及び光の照射により電
子正孔対を発生する第１の光電変換部と、上記半導体基
板内に画素毎に形成され上記第１の光電変換部で発生し
分離した電子又は正孔が上記第１の信号電荷蓄積部に蓄
積された信号電荷と再結合して生ずる電流を読出す走査
回路部と、上記半導体基板の当該画素に隣接する画素の
走査回路部上にこれと絶縁されかつ当該画素の上記第１
の光電変換部、第１の信号電荷蓄積部に電気的に接続さ
れて形成された第２の光電変換部及び第２の信号電荷蓄
積部とを備えたことを特徴とする固体撮像装置。 （２）上記第２の光電変換部及び第２の信号電荷蓄積部
を、レーザアニールによる再結晶化層により形成したこ
とを特徴とする特許請求の範囲第１項記載の固体撮像装
置。 （３）上記第２の光電変換部及び第２の信号電荷蓄積部
を、非晶質材料により形成したことを特徴とする特許請
求の範囲第１項記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192878A JPS6084870A (ja) | 1983-10-14 | 1983-10-14 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192878A JPS6084870A (ja) | 1983-10-14 | 1983-10-14 | 固体撮像装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60001826A Division JPS60167366A (ja) | 1985-01-08 | 1985-01-08 | 固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084870A true JPS6084870A (ja) | 1985-05-14 |
Family
ID=16298475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192878A Pending JPS6084870A (ja) | 1983-10-14 | 1983-10-14 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084870A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274224A (en) * | 1991-07-26 | 1993-12-28 | Commissariat A L'energie Atomique | Apparatus for the detection of non-focusable radiation formed by joining a plurality of image displays or shooting matrixes in a side by side arrangement |
-
1983
- 1983-10-14 JP JP58192878A patent/JPS6084870A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274224A (en) * | 1991-07-26 | 1993-12-28 | Commissariat A L'energie Atomique | Apparatus for the detection of non-focusable radiation formed by joining a plurality of image displays or shooting matrixes in a side by side arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6552320B1 (en) | Image sensor structure | |
| US6169318B1 (en) | CMOS imager with improved sensitivity | |
| US6225670B1 (en) | Detector for electromagnetic radiation, pixel structure with high sensitivity using such detector and method of manufacturing such detector | |
| US5698874A (en) | Photoelectric cell having first and second insulated gates on first and second channel forming regions | |
| KR970007711B1 (ko) | 오버-플로우 드레인(ofd)구조를 가지는 전하결합소자형 고체촬상장치 | |
| JPS5917581B2 (ja) | 固体撮像装置 | |
| US6150704A (en) | Photoelectric conversion apparatus and image sensor | |
| US4589003A (en) | Solid state image sensor comprising photoelectric converting film and reading-out transistor | |
| JP5814818B2 (ja) | 固体撮像装置 | |
| KR100545801B1 (ko) | 전자기 복사 탐지기, 이러한 탐지기를 사용하는 고감도 픽셀구조 및 이러한 탐지기 제조방법. | |
| JPH01194353A (ja) | 光電変換装置 | |
| JP2858179B2 (ja) | Ｃｃｄ映像素子 | |
| JPH0964329A (ja) | 固体撮像素子 | |
| JPS6084870A (ja) | 固体撮像装置 | |
| JP3238160B2 (ja) | 積層形固体撮像装置 | |
| JPS6318387B2 (ja) | ||
| Kawahara et al. | Hybrid 256 x 256 LWIR FPA using MBE-grown HgCdTe on GaAs | |
| JPH08340099A (ja) | 固体撮像装置 | |
| JPS6134263B2 (ja) | ||
| JPS6143909B2 (ja) | ||
| US5665998A (en) | Geometric enhancement of photodiodes for low dark current operation | |
| JPS60167366A (ja) | 固体撮像装置の製造方法 | |
| JPS5985188A (ja) | 固体撮像素子 | |
| JPS5870685A (ja) | 固体撮像装置 | |
| JPS6327057A (ja) | 固体撮像装置 |