JPS60804B2 - 電子時計 - Google Patents
電子時計Info
- Publication number
- JPS60804B2 JPS60804B2 JP50089908A JP8990875A JPS60804B2 JP S60804 B2 JPS60804 B2 JP S60804B2 JP 50089908 A JP50089908 A JP 50089908A JP 8990875 A JP8990875 A JP 8990875A JP S60804 B2 JPS60804 B2 JP S60804B2
- Authority
- JP
- Japan
- Prior art keywords
- mos inverter
- mos
- inverter
- shaver
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Logic Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
本発明は電子時計に関するものであり、特にその発振部
の改良構造を提供するものである。
の改良構造を提供するものである。
一般に電子腕時計では発振器として精度のよさと低消費
電力のため第１図の原理的な構成図に示すようなＣ−Ｍ
ＯＳィンバータを用いた水晶発振器が用いられている。
第１図において、１は水晶振動子、２は増幅器としての
Ｃ−ＭＯＳィンバータ、３および４は帰還回路を構成す
る入力側コンデンサおよび負荷コンデンサ、５は発振の
動作点が前記Ｃ−ＭＯＳィンバータ２のスイッチング特
性の中心にくるように帰還回路と並列に接続した抵抗で
ある。ここで、今、この発振器が周波数ｆで発振するも
のとすると、Ｃ−ＭＯＳィンバータ２で消費される電力
ｐはｐ＝Ｃ・Ｖ２．ｆ で表わされる。
電力のため第１図の原理的な構成図に示すようなＣ−Ｍ
ＯＳィンバータを用いた水晶発振器が用いられている。
第１図において、１は水晶振動子、２は増幅器としての
Ｃ−ＭＯＳィンバータ、３および４は帰還回路を構成す
る入力側コンデンサおよび負荷コンデンサ、５は発振の
動作点が前記Ｃ−ＭＯＳィンバータ２のスイッチング特
性の中心にくるように帰還回路と並列に接続した抵抗で
ある。ここで、今、この発振器が周波数ｆで発振するも
のとすると、Ｃ−ＭＯＳィンバータ２で消費される電力
ｐはｐ＝Ｃ・Ｖ２．ｆ で表わされる。
ただし、Ｃは負荷コンデンサ４の容量、ＶはＣ−ＭＯＳ
ィンバータ２の出力振幅である。電子時計においては、
発振器が最も高い周波数ｆで動作し、かつまた負荷コン
デンサ４の容量Ｃが比較的大きい。従って、上述した消
費電力ｐが電子時計において最も大きな割合し、を占め
る。こうしたところから発振器において更に低消費電力
化することが望まれ、従来からも種々の提案がなされて
いる。第２図は従来から提案された一例を示すものであ
る。
ィンバータ２の出力振幅である。電子時計においては、
発振器が最も高い周波数ｆで動作し、かつまた負荷コン
デンサ４の容量Ｃが比較的大きい。従って、上述した消
費電力ｐが電子時計において最も大きな割合し、を占め
る。こうしたところから発振器において更に低消費電力
化することが望まれ、従来からも種々の提案がなされて
いる。第２図は従来から提案された一例を示すものであ
る。
第２図において、６は第１図で説明したものと同様の発
振器、７はシェーバー用Ｃ−ＭＯＳィンバータ、８は適
数個のＴ型フリップフロップで構成された分周器である
。この分周器８は周波数ｆ，までの部分８−１と周波数
ｆ，以下の部分８一２に分割され「 この間をレベルシ
フター９により接続している。１川まカウンター、１１
は表示駆動回路である。
振器、７はシェーバー用Ｃ−ＭＯＳィンバータ、８は適
数個のＴ型フリップフロップで構成された分周器である
。この分周器８は周波数ｆ，までの部分８−１と周波数
ｆ，以下の部分８一２に分割され「 この間をレベルシ
フター９により接続している。１川まカウンター、１１
は表示駆動回路である。
ここで、発振器６、シェーバー用Ｃ−ＭＯＳィンバータ
７および周波数ｆ．・までの分周器８−１は比較的低い
電圧ＶＤＤが印加され「 レベルシフタ−９、周波数ｆ
，以下の分周器８−２、カウンター１０および表示駆動
回路１１は表示装置を駆動するに充分な比較的高い電圧
ＶＯＤ′が印加される。これは、周波数の比較的高い分
周器８一１を含め発振器６を低電圧ＶＤＤで動作させる
ので、発振器６においてその発振出力振幅Ｖを小さくし
消費電力を減少させる。第３図も従来の他の一例を示す
ものである。
７および周波数ｆ．・までの分周器８−１は比較的低い
電圧ＶＤＤが印加され「 レベルシフタ−９、周波数ｆ
，以下の分周器８−２、カウンター１０および表示駆動
回路１１は表示装置を駆動するに充分な比較的高い電圧
ＶＯＤ′が印加される。これは、周波数の比較的高い分
周器８一１を含め発振器６を低電圧ＶＤＤで動作させる
ので、発振器６においてその発振出力振幅Ｖを小さくし
消費電力を減少させる。第３図も従来の他の一例を示す
ものである。
６′は第１図のものに若干の変更を加えた発振器、７は
シェーバー用Ｃ−ＭＯＳインバータ、８は分周器である
。
シェーバー用Ｃ−ＭＯＳインバータ、８は分周器である
。
発振器６′は第１図におけるＣ一ＭＯＳインバータ２の
ＮチヤンネルＭＯＳトランジスタのソースに抵抗１２を
接続して構成している。なお、この場合、第２図のよう
なレベルシフター９は不要で、図示しない回路を含めす
べて表示装置を駆動するに充分な比較的高い電圧ＶＤＤ
′が印加されている。
ＮチヤンネルＭＯＳトランジスタのソースに抵抗１２を
接続して構成している。なお、この場合、第２図のよう
なレベルシフター９は不要で、図示しない回路を含めす
べて表示装置を駆動するに充分な比較的高い電圧ＶＤＤ
′が印加されている。
ところで、Ｃ−ＭＯＳインバータ２はそのスイッチング
時においてＰチャンネルおよびＮチャンネルの両ＭＯＳ
トランジスタがオン状態となりショート電流を流す。こ
のショート電流は無駄な消費電力となり、印加される電
圧が大きくなればその消費電力も増加するが、第３図の
一例ではＣ−ＭＯＳィンバータ２におけるＮチャンネル
ＭＯＳトランジスタのソースに抵抗１２を接続しており
、この抵抗１２によってショート電流を制限し無駄な消
費電力を減少させている。また、ショート電流により生
じる抵抗１２両端の電圧降下はＣ−ＭＯＳィンバータ２
に印加される電圧値を減少させ発振出力振幅Ｖを小さく
抑える。このようにして第３図のものでも発振器の消費
電力を減少できる。しかし、これらのものにも以下に示
すような欠点がある。
時においてＰチャンネルおよびＮチャンネルの両ＭＯＳ
トランジスタがオン状態となりショート電流を流す。こ
のショート電流は無駄な消費電力となり、印加される電
圧が大きくなればその消費電力も増加するが、第３図の
一例ではＣ−ＭＯＳィンバータ２におけるＮチャンネル
ＭＯＳトランジスタのソースに抵抗１２を接続しており
、この抵抗１２によってショート電流を制限し無駄な消
費電力を減少させている。また、ショート電流により生
じる抵抗１２両端の電圧降下はＣ−ＭＯＳィンバータ２
に印加される電圧値を減少させ発振出力振幅Ｖを小さく
抑える。このようにして第３図のものでも発振器の消費
電力を減少できる。しかし、これらのものにも以下に示
すような欠点がある。
例えば、第２図のものでは発振器６にもともと低電圧Ｖ
ＤＤが印加され、この発振器６においてもそのＣ−ＭＯ
Ｓィンバータ２のショート電流を制限する目的で印加電
圧を充分低くする必要があり、実際にはＣ−ＭＯＳィン
バータ２のＰチャンネルおよびＮチャンネルＭＯＳトラ
ンジスタのしさい値電圧の和をわずかに上まわる電圧が
印加されているだけで、低電圧ＶＤＤ側の動作電圧範囲
がきわめて狭い。
ＤＤが印加され、この発振器６においてもそのＣ−ＭＯ
Ｓィンバータ２のショート電流を制限する目的で印加電
圧を充分低くする必要があり、実際にはＣ−ＭＯＳィン
バータ２のＰチャンネルおよびＮチャンネルＭＯＳトラ
ンジスタのしさい値電圧の和をわずかに上まわる電圧が
印加されているだけで、低電圧ＶＤＤ側の動作電圧範囲
がきわめて狭い。
ＬＥＤ表示時計等においては、ＬＥＤを駆動するときこ
のＬＥＤの大負荷のため印加される電圧ＶＤＤが減少す
ることがあり、このように動作電圧範囲が狭いと発振停
止等の不都合が生じ好ましくない。また、第２図のよう
なものをＣ−ＭＯＳＬＳＩ、ＩＣチップ等で構成する場
合、低電圧ＶＤＤ側と高電圧ＶＤＤ′側でそれぞれしき
い値電圧の異なるＰチャンネルおよびＮチャンネルＭＯ
Ｓトランジスタを作成せねばならずプロセスが非常に複
雑になるという欠点がある。第３図の場合は発振器の電
圧が高く「全回路同一の電源が印加されるので第２図の
ようなことはないが、発振器６′のＣ−ＭＯＳィンバ−
夕２およびシェーバー用Ｃ−ＭＯＳインバータ７のスイ
ッチング特性の相違から、印加電圧が減少したとき等に
発振器６′と分周器８のマッチングがとれないという欠
点がある。
のＬＥＤの大負荷のため印加される電圧ＶＤＤが減少す
ることがあり、このように動作電圧範囲が狭いと発振停
止等の不都合が生じ好ましくない。また、第２図のよう
なものをＣ−ＭＯＳＬＳＩ、ＩＣチップ等で構成する場
合、低電圧ＶＤＤ側と高電圧ＶＤＤ′側でそれぞれしき
い値電圧の異なるＰチャンネルおよびＮチャンネルＭＯ
Ｓトランジスタを作成せねばならずプロセスが非常に複
雑になるという欠点がある。第３図の場合は発振器の電
圧が高く「全回路同一の電源が印加されるので第２図の
ようなことはないが、発振器６′のＣ−ＭＯＳィンバ−
夕２およびシェーバー用Ｃ−ＭＯＳインバータ７のスイ
ッチング特性の相違から、印加電圧が減少したとき等に
発振器６′と分周器８のマッチングがとれないという欠
点がある。
第４図はこれを説明するスイッチングの特性図と各部の
信号波形図である。発振器６′のＣ−ＭＯＳィンバータ
２はＮチャンネルＭＯＳトランジスタのソースに抵抗１
２を接続しており、そのスイッチング特性は第４図イ
のａに示すようにｂであったものが高電圧側にシフトさ
れ、出力の下限値も抵抗１２による電圧降下分Ｖｓだけ
上昇する。従って、発振の動作点は高電圧側にずれ、発
振振幅も高電圧側にずれて出力する。シェーバー用Ｃ−
ＭＯＳインバータ７のスイッチング特性は第４図口に示
すように、抵抗！２を後続しないＣ−ＭＯＳィンバータ
２のスイッチング特性、第４図イのｂと同様である。こ
こで、第４図ハに示すように発振出力振幅が大きいもの
とすると、発振出力振幅がシェーバー用Ｃ−ＭＯＳィン
バータ７のトランスフア領域（第４図口のＣ）を完全に
横切ることができるため「 シェーバー用Ｃ−ＭＯＳイ
ンバータ７の出力としても第４図二に示すように充分振
幅の大きい出力が得られる。しかし、上述のＬＥＤ表示
時計の場合のように回路に印加される電圧が減少して、
第４図ホに示すように発振出力振幅が小さくなってくる
と、発振出力振幅がシェーバー用Ｃ−ＭＯＳィンバータ
７のトランスフア領域を完全に横切れなくなり、シェー
バー用Ｃ−ＭＯＳィンバータ７は第４図へに示すように
振幅の小さい低電圧側に寄った出力しか得られなくなる
。このような場合「シェーバー用Ｃ−ＭＯＳインバータ
７の出力は分周器８に信号を伝達することができず、以
降の回路の動作を停止させてしまう。なお回路に印如さ
れる電圧が減少してくると、シェーバー用Ｃ−ＭＯＳィ
ンバータ７のスイッチング特性においてもこの減少した
電圧に従って出力の上限が制限されるが、発振出力振幅
は印加される電圧とＣ−ＭＯＳィンバータ２の両トラン
ジスタのしきい値電圧の和の差の２乗に比例しているの
で発振出力振幅の小さくなる度合の方が大きくなる。従
って印加される電圧が減少してくると、上述したように
シェーバー用Ｃ−ＭＯＳインバータ７のトランスフア領
域を横切れなくなる。本発明はこのような従来の欠点を
除去するものであり、低消費電力で動作電圧範囲の広い
発振器を有し、かつ発振器と分周器のマッチングが完全
にとれるようにした電子時計を提供する。以下、第５図
および第６図に従って本発明の一実施例を説明する。
信号波形図である。発振器６′のＣ−ＭＯＳィンバータ
２はＮチャンネルＭＯＳトランジスタのソースに抵抗１
２を接続しており、そのスイッチング特性は第４図イ
のａに示すようにｂであったものが高電圧側にシフトさ
れ、出力の下限値も抵抗１２による電圧降下分Ｖｓだけ
上昇する。従って、発振の動作点は高電圧側にずれ、発
振振幅も高電圧側にずれて出力する。シェーバー用Ｃ−
ＭＯＳインバータ７のスイッチング特性は第４図口に示
すように、抵抗！２を後続しないＣ−ＭＯＳィンバータ
２のスイッチング特性、第４図イのｂと同様である。こ
こで、第４図ハに示すように発振出力振幅が大きいもの
とすると、発振出力振幅がシェーバー用Ｃ−ＭＯＳィン
バータ７のトランスフア領域（第４図口のＣ）を完全に
横切ることができるため「 シェーバー用Ｃ−ＭＯＳイ
ンバータ７の出力としても第４図二に示すように充分振
幅の大きい出力が得られる。しかし、上述のＬＥＤ表示
時計の場合のように回路に印加される電圧が減少して、
第４図ホに示すように発振出力振幅が小さくなってくる
と、発振出力振幅がシェーバー用Ｃ−ＭＯＳィンバータ
７のトランスフア領域を完全に横切れなくなり、シェー
バー用Ｃ−ＭＯＳィンバータ７は第４図へに示すように
振幅の小さい低電圧側に寄った出力しか得られなくなる
。このような場合「シェーバー用Ｃ−ＭＯＳインバータ
７の出力は分周器８に信号を伝達することができず、以
降の回路の動作を停止させてしまう。なお回路に印如さ
れる電圧が減少してくると、シェーバー用Ｃ−ＭＯＳィ
ンバータ７のスイッチング特性においてもこの減少した
電圧に従って出力の上限が制限されるが、発振出力振幅
は印加される電圧とＣ−ＭＯＳィンバータ２の両トラン
ジスタのしきい値電圧の和の差の２乗に比例しているの
で発振出力振幅の小さくなる度合の方が大きくなる。従
って印加される電圧が減少してくると、上述したように
シェーバー用Ｃ−ＭＯＳインバータ７のトランスフア領
域を横切れなくなる。本発明はこのような従来の欠点を
除去するものであり、低消費電力で動作電圧範囲の広い
発振器を有し、かつ発振器と分周器のマッチングが完全
にとれるようにした電子時計を提供する。以下、第５図
および第６図に従って本発明の一実施例を説明する。
第５図は本発明の一実施例を示す電子時計の要部ブロッ
クダイアグラム、第６図は本実施例の動作説明に供する
要部特性図および要部信号波形図である。第５図におい
て、６′は第３図と同機Ｃ−ＭＯＳインバ−夕２のＮチ
ヤンネルＭＯＳトランジスタのソースに抵抗１２′を接
続した発振器、７−１および７−２は２段のシェーバー
用Ｃ−ＭＯＳインバータ「 ８は分周器である。
クダイアグラム、第６図は本実施例の動作説明に供する
要部特性図および要部信号波形図である。第５図におい
て、６′は第３図と同機Ｃ−ＭＯＳインバ−夕２のＮチ
ヤンネルＭＯＳトランジスタのソースに抵抗１２′を接
続した発振器、７−１および７−２は２段のシェーバー
用Ｃ−ＭＯＳインバータ「 ８は分周器である。
ここで、第１段目のシェーバー用Ｃ−ＭＯＳインバータ
７一１はそのＮチャンネルＭＯＳトランジスタのソース
に前記抵抗１２′を共通に接続しており、第２段目のシ
ェーバー用Ｃ−ＭＯＳインバータ７一２はそのスイッチ
ング特性が第１段目のシェーバー用Ｃ−ＭＯＳィンバー
タ７−１のスイッチング特性と同一方向にずらすような
利得の異なるＰチャンネルおよびＮチャンネルＭＯＳト
ランジスタを用いて構成している。なお、本実施例にお
いても、第３図の従来例と同様、レベルシフターを不要
として全回路に表示装置の駆動に必要な比較的高い電圧
ＶＤＤ′を印加している。さて、発振器６′におけるＣ
−ＭＯＳインバータ２および第１段目のシェーバー用Ｃ
−ＭＯＳィンバータ７−１の各ＮチャンネルＭＯＳトラ
ンジスタのソースには共通に抵抗１２′を接続しており
その各スイッチング特性は第６図イおよび口に示すよう
にそれぞれ同様に高圧側にシフトし、出力の下限値は抵
抗１２′による電圧降下分Ｖｓだけ上昇している。
７一１はそのＮチャンネルＭＯＳトランジスタのソース
に前記抵抗１２′を共通に接続しており、第２段目のシ
ェーバー用Ｃ−ＭＯＳインバータ７一２はそのスイッチ
ング特性が第１段目のシェーバー用Ｃ−ＭＯＳィンバー
タ７−１のスイッチング特性と同一方向にずらすような
利得の異なるＰチャンネルおよびＮチャンネルＭＯＳト
ランジスタを用いて構成している。なお、本実施例にお
いても、第３図の従来例と同様、レベルシフターを不要
として全回路に表示装置の駆動に必要な比較的高い電圧
ＶＤＤ′を印加している。さて、発振器６′におけるＣ
−ＭＯＳインバータ２および第１段目のシェーバー用Ｃ
−ＭＯＳィンバータ７−１の各ＮチャンネルＭＯＳトラ
ンジスタのソースには共通に抵抗１２′を接続しており
その各スイッチング特性は第６図イおよび口に示すよう
にそれぞれ同様に高圧側にシフトし、出力の下限値は抵
抗１２′による電圧降下分Ｖｓだけ上昇している。
第２段目のシェーバー用Ｃ−ＭＯＳインバ”夕７一２は
ＰチヤンネルＭ○Ｓトランジスタの利得の方を大きくし
ており、両ＭＯＳトランジスタともに利得が等しい場合
より高電圧側にシフトした第６図ハのようなスイッチン
グ特性を得ている。この場合スイッチング特性は、高電
圧側にずれるだけで、出力の下限値が上昇するというよ
うなことはない。今、第６図二のように発振出力振幅が
大きい湯合は問題なく第１段目のシェーバー用Ｃ−ＭＯ
Ｓインバータ７一１のスイッチング特性口のトランスフ
ア領域を横切ることができる。
ＰチヤンネルＭ○Ｓトランジスタの利得の方を大きくし
ており、両ＭＯＳトランジスタともに利得が等しい場合
より高電圧側にシフトした第６図ハのようなスイッチン
グ特性を得ている。この場合スイッチング特性は、高電
圧側にずれるだけで、出力の下限値が上昇するというよ
うなことはない。今、第６図二のように発振出力振幅が
大きい湯合は問題なく第１段目のシェーバー用Ｃ−ＭＯ
Ｓインバータ７一１のスイッチング特性口のトランスフ
ア領域を横切ることができる。
また、印加される電圧が減少して第６図ホに示すように
発振出力振幅が４・さくなっても、第１段目のシェーバ
ー用Ｃ−ＭＯＳィンバータ７−１のスイッチング特性は
発振器６′のＣ−ＭＯＳィンバータ２のスイッチング特
性に合わせて高電圧側にシフトされているので、そのト
ランスフア領域を完全に横切ることができる。第１段目
のシェーバー用Ｃ−ＭＯＳィンバータ７一１の出力は第
６図二およびホの場合共に第６図へに明らかなように動
作点が高電圧側にずれ、かつ出力の下限が電圧降下分Ｖ
ｓまで制限された比較的大きな振幅を有している。なお
、発振出力振幅が小さくなると、発振出力が第１段目の
シェーバー用Ｃ−ＭＯＳインバータ７−１のトランスフ
ァ領域を通過する時間が長くなるが、このときショート
電流は抵抗１２′によって制限するので消費電力の増加
を効果的に防止する。第２段目のシェーバー用Ｃ−ＭＯ
Ｓィンバータ７一２ではスイッチング特性が第１段目の
シェ−パ一用Ｃ−ＭＯＳィンバータ７−１と同様高電圧
側にずれており、かつ出力の下限値が制限されていない
ので、第１段目のシェーバー用Ｃ−ＭＯＳィンバータ７
−１の出力が第２段目のシェーバー用Ｃ−ＭＯＳィンバ
ータ７−２のトランスフア領域を完全に横切ることがで
き、出力としては第６図トに示すように印加した全電圧
範囲内の大きな振幅のものが得られる。
発振出力振幅が４・さくなっても、第１段目のシェーバ
ー用Ｃ−ＭＯＳィンバータ７−１のスイッチング特性は
発振器６′のＣ−ＭＯＳィンバータ２のスイッチング特
性に合わせて高電圧側にシフトされているので、そのト
ランスフア領域を完全に横切ることができる。第１段目
のシェーバー用Ｃ−ＭＯＳィンバータ７一１の出力は第
６図二およびホの場合共に第６図へに明らかなように動
作点が高電圧側にずれ、かつ出力の下限が電圧降下分Ｖ
ｓまで制限された比較的大きな振幅を有している。なお
、発振出力振幅が小さくなると、発振出力が第１段目の
シェーバー用Ｃ−ＭＯＳインバータ７−１のトランスフ
ァ領域を通過する時間が長くなるが、このときショート
電流は抵抗１２′によって制限するので消費電力の増加
を効果的に防止する。第２段目のシェーバー用Ｃ−ＭＯ
Ｓィンバータ７一２ではスイッチング特性が第１段目の
シェ−パ一用Ｃ−ＭＯＳィンバータ７−１と同様高電圧
側にずれており、かつ出力の下限値が制限されていない
ので、第１段目のシェーバー用Ｃ−ＭＯＳィンバータ７
−１の出力が第２段目のシェーバー用Ｃ−ＭＯＳィンバ
ータ７−２のトランスフア領域を完全に横切ることがで
き、出力としては第６図トに示すように印加した全電圧
範囲内の大きな振幅のものが得られる。
ここにおいて、発振出力振幅が第６図ホに示すように小
さくなっても前述したように第１段目のシェーバー用Ｃ
−ＭＯＳィンバータ７一１の出力は比較的大きなもので
あるから、第２段目のシェーバー用Ｃ−ＭＯＳィンバー
タ７一２のトランスフア領域を完全に横切って、印加し
た全電圧範囲内の大きな振幅のものを出力し、次段の分
周器８に確実に信号を伝える。また、この際において、
入力信号は波形成形された比較的大きな振幅であるため
、トランスフア領域を通過する時間がきわめて鎧かくへ
消費電力を増加させることはない。なお、本実施例では
発振器６′のＣ−ＭＯＳィンバータ２および第１段目の
シェーバー用Ｃ−ＭＯＳィンバータ７一１の各Ｎチャン
ネルＭＯＳトランジスタのソースに共通に抵抗１２′を
接続し「第２段目のシェーバー用Ｃ−ＭＯＳインバータ
７一２にＰチヤンネルＭＯＳトランジスタの利得を大き
くしたものを使用したが、発振器６′のＣ−ＭＯＳィン
バー夕２および第１段目のシェーバー用Ｃ−ＭＯＳィン
バータ７−１の各ＰチャンネルＭＯＳトランジスタのソ
ースに抵抗１２′を接続し、第２段目のシェーバー用Ｃ
−ＭＯＳィンバータ７−２のＮチヤンネルＭＯＳトラン
ジスタの利得の方を大きくしてもよい。
さくなっても前述したように第１段目のシェーバー用Ｃ
−ＭＯＳィンバータ７一１の出力は比較的大きなもので
あるから、第２段目のシェーバー用Ｃ−ＭＯＳィンバー
タ７一２のトランスフア領域を完全に横切って、印加し
た全電圧範囲内の大きな振幅のものを出力し、次段の分
周器８に確実に信号を伝える。また、この際において、
入力信号は波形成形された比較的大きな振幅であるため
、トランスフア領域を通過する時間がきわめて鎧かくへ
消費電力を増加させることはない。なお、本実施例では
発振器６′のＣ−ＭＯＳィンバータ２および第１段目の
シェーバー用Ｃ−ＭＯＳィンバータ７一１の各Ｎチャン
ネルＭＯＳトランジスタのソースに共通に抵抗１２′を
接続し「第２段目のシェーバー用Ｃ−ＭＯＳインバータ
７一２にＰチヤンネルＭＯＳトランジスタの利得を大き
くしたものを使用したが、発振器６′のＣ−ＭＯＳィン
バー夕２および第１段目のシェーバー用Ｃ−ＭＯＳィン
バータ７−１の各ＰチャンネルＭＯＳトランジスタのソ
ースに抵抗１２′を接続し、第２段目のシェーバー用Ｃ
−ＭＯＳィンバータ７−２のＮチヤンネルＭＯＳトラン
ジスタの利得の方を大きくしてもよい。
この場合、それぞれのスイッチング特性は低電圧側にず
れ、抵抗１２′を接続したものはその上限値が制限され
る。また、利得を大きくするＰまたはＮチャンネルＭＯ
Ｓトランジスタは該当素子部の面積（又はパターン）を
他より大きくするだけでよく、プロセス上は、全回路同
一電源が印加されるＣ−ＭＯＳＬＳＩ、ＩＣチップを作
成する場合と何ら変わりがなく、簡単である。以上のと
おりで、本発明によればレベルシフターを不要として全
回路同一の電圧を印加して動作させることができ、Ｃ−
ＭＯＳＬＳＩ「ＩＣチップ等を非常に簡単に構成できる
ようにするとともに発振器の動作電圧範囲を広くでき、
かつまた、印加される電圧が減少しても発振部と分周器
のマッチングを充分にとることができ、有益な低消費電
力の電子時計を提供する。
れ、抵抗１２′を接続したものはその上限値が制限され
る。また、利得を大きくするＰまたはＮチャンネルＭＯ
Ｓトランジスタは該当素子部の面積（又はパターン）を
他より大きくするだけでよく、プロセス上は、全回路同
一電源が印加されるＣ−ＭＯＳＬＳＩ、ＩＣチップを作
成する場合と何ら変わりがなく、簡単である。以上のと
おりで、本発明によればレベルシフターを不要として全
回路同一の電圧を印加して動作させることができ、Ｃ−
ＭＯＳＬＳＩ「ＩＣチップ等を非常に簡単に構成できる
ようにするとともに発振器の動作電圧範囲を広くでき、
かつまた、印加される電圧が減少しても発振部と分周器
のマッチングを充分にとることができ、有益な低消費電
力の電子時計を提供する。
【図面の簡単な説明】
第１図は発振器の原理的構成を示す電気回路図、第２図
は従釆例を示す姿部ブロックダイアグラム、第３図は他
の従来例を示す要部ブロックダイアグラム、第４図は第
３図の動作説明に供する菱部特性図および要部信号波形
図、第５図は本発明の一実施例を示す要部ブロックダイ
アグラム、第６図は第５図の動作説明に供する要部特性
および要部信号波形図である。 １・・・・・・水晶振動子、２・・・・・・Ｃ−ＭＯＳ
ィンバータ、６′・・・・・・発振器、７−１・・・・
・０第１段シェーバー用Ｃ−ＭＯＳィンバータ、７一２
・・…・第２段シェーバー用Ｃ−ＭＯＳインバータ「
８……分周器、１２′・・・…抵抗。 第１図 第２図 第３図 第４図 第５図 第６図
は従釆例を示す姿部ブロックダイアグラム、第３図は他
の従来例を示す要部ブロックダイアグラム、第４図は第
３図の動作説明に供する菱部特性図および要部信号波形
図、第５図は本発明の一実施例を示す要部ブロックダイ
アグラム、第６図は第５図の動作説明に供する要部特性
および要部信号波形図である。 １・・・・・・水晶振動子、２・・・・・・Ｃ−ＭＯＳ
ィンバータ、６′・・・・・・発振器、７−１・・・・
・０第１段シェーバー用Ｃ−ＭＯＳィンバータ、７一２
・・…・第２段シェーバー用Ｃ−ＭＯＳインバータ「
８……分周器、１２′・・・…抵抗。 第１図 第２図 第３図 第４図 第５図 第６図
Claims (1)
- １ 増幅器としてＣ−ＭＯＳインバータを用いた水晶発
振器に２段のシエーパー用Ｃ−ＭＯＳインバータを設け
、前記水晶発振器のＣ−ＭＯＳインバータと前記第１段
目のシエーパー用Ｃ−ＭＯＳインバータの各一方の同チ
ヤンネルＭＯＳトランジスタのソースに共通の抵抗を接
続し、前記第２段目のシエーパー用Ｃ−ＭＯＳインバー
タには、前記抵抗を接続した側と異なるチヤンネルのＭ
ＯＳトランジスタを高利得とした、相互に利得の異なる
両チヤンネルＭＯＳトランジスタからなるＣ−ＭＯＳイ
ンバータを用いていることを特徴とする電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50089908A JPS60804B2 (ja) | 1975-07-22 | 1975-07-22 | 電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50089908A JPS60804B2 (ja) | 1975-07-22 | 1975-07-22 | 電子時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5213367A JPS5213367A (en) | 1977-02-01 |
| JPS60804B2 true JPS60804B2 (ja) | 1985-01-10 |
Family
ID=13983805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50089908A Expired JPS60804B2 (ja) | 1975-07-22 | 1975-07-22 | 電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60804B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210005220A (ko) | 2018-05-30 | 2021-01-13 | 닛폰세이테츠 가부시키가이샤 | Zn-Al-Mg계 용융 도금 강판 및 그 제조 방법 |
| KR20220084134A (ko) | 2019-11-29 | 2022-06-21 | 닛폰세이테츠 가부시키가이샤 | 용융 도금 강판 |
| KR20220084142A (ko) | 2019-11-29 | 2022-06-21 | 닛폰세이테츠 가부시키가이샤 | Zn-Al-Mg계 용융 도금 강판 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59230348A (ja) * | 1983-06-13 | 1984-12-24 | Nissan Motor Co Ltd | ネットワ−クシステム |
| JPS6124347A (ja) * | 1984-07-12 | 1986-02-03 | Nissan Motor Co Ltd | ネツトワ−クシステム |
| JPS6184138A (ja) * | 1984-10-01 | 1986-04-28 | Nissan Motor Co Ltd | ネツトワ−クシステム |
| JP4241272B2 (ja) | 2003-08-29 | 2009-03-18 | 沖電気工業株式会社 | 送信タイミング制御システム及びノード装置 |
-
1975
- 1975-07-22 JP JP50089908A patent/JPS60804B2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210005220A (ko) | 2018-05-30 | 2021-01-13 | 닛폰세이테츠 가부시키가이샤 | Zn-Al-Mg계 용융 도금 강판 및 그 제조 방법 |
| KR20220084134A (ko) | 2019-11-29 | 2022-06-21 | 닛폰세이테츠 가부시키가이샤 | 용융 도금 강판 |
| KR20220084142A (ko) | 2019-11-29 | 2022-06-21 | 닛폰세이테츠 가부시키가이샤 | Zn-Al-Mg계 용융 도금 강판 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5213367A (en) | 1977-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556094B2 (en) | Oscillator circuit and integrated circuit for oscillation | |
| TW490932B (en) | Frequency multiplication circuit | |
| US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
| US3889211A (en) | MOS field effect transistor crystal oscillator | |
| JPS60804B2 (ja) | 電子時計 | |
| US4146849A (en) | Voltage controlled oscillator | |
| JPS586606A (ja) | 低電力基準パルス発生回路 | |
| JPH07202646A (ja) | 電圧制御発振回路 | |
| JPS593897B2 (ja) | ブンシユウカイロ | |
| JP3171963B2 (ja) | 半導体集積回路 | |
| JP3332940B2 (ja) | 電圧制御発振回路 | |
| US5675294A (en) | Single pin crystal oscillator circuit | |
| US4095407A (en) | Oscillating and dividing circuit having level shifter for electronic timepiece | |
| JPH04117716A (ja) | 出力回路 | |
| JP3370256B2 (ja) | 分周器およびクロック生成回路 | |
| JP2731057B2 (ja) | コンパレータ | |
| JPH04273602A (ja) | 発振制御回路 | |
| JPS62107A (ja) | 半導体装置 | |
| JPH07202131A (ja) | 半導体集積回路 | |
| JPS63185108A (ja) | 高周波発振回路 | |
| JP4149634B2 (ja) | 分周回路 | |
| JPH07170167A (ja) | 交流信号用レベルシフタ | |
| JP2581851B2 (ja) | ヒューズ検出回路 | |
| JPH07154146A (ja) | 発振用集積回路および発振回路 | |
| JPS63219208A (ja) | 発振回路 |