JPS60804B2 - 電子時計 - Google Patents
電子時計Info
- Publication number
- JPS60804B2 JPS60804B2 JP50089908A JP8990875A JPS60804B2 JP S60804 B2 JPS60804 B2 JP S60804B2 JP 50089908 A JP50089908 A JP 50089908A JP 8990875 A JP8990875 A JP 8990875A JP S60804 B2 JPS60804 B2 JP S60804B2
- Authority
- JP
- Japan
- Prior art keywords
- mos inverter
- mos
- inverter
- shaver
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Logic Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
本発明は電子時計に関するものであり、特にその発振部
の改良構造を提供するものである。
の改良構造を提供するものである。
一般に電子腕時計では発振器として精度のよさと低消費
電力のため第1図の原理的な構成図に示すようなC−M
OSィンバータを用いた水晶発振器が用いられている。
第1図において、1は水晶振動子、2は増幅器としての
C−MOSィンバータ、3および4は帰還回路を構成す
る入力側コンデンサおよび負荷コンデンサ、5は発振の
動作点が前記C−MOSィンバータ2のスイッチング特
性の中心にくるように帰還回路と並列に接続した抵抗で
ある。ここで、今、この発振器が周波数fで発振するも
のとすると、C−MOSィンバータ2で消費される電力
pはp=C・V2.f で表わされる。
電力のため第1図の原理的な構成図に示すようなC−M
OSィンバータを用いた水晶発振器が用いられている。
第1図において、1は水晶振動子、2は増幅器としての
C−MOSィンバータ、3および4は帰還回路を構成す
る入力側コンデンサおよび負荷コンデンサ、5は発振の
動作点が前記C−MOSィンバータ2のスイッチング特
性の中心にくるように帰還回路と並列に接続した抵抗で
ある。ここで、今、この発振器が周波数fで発振するも
のとすると、C−MOSィンバータ2で消費される電力
pはp=C・V2.f で表わされる。
ただし、Cは負荷コンデンサ4の容量、VはC−MOS
ィンバータ2の出力振幅である。電子時計においては、
発振器が最も高い周波数fで動作し、かつまた負荷コン
デンサ4の容量Cが比較的大きい。従って、上述した消
費電力pが電子時計において最も大きな割合し、を占め
る。こうしたところから発振器において更に低消費電力
化することが望まれ、従来からも種々の提案がなされて
いる。第2図は従来から提案された一例を示すものであ
る。
ィンバータ2の出力振幅である。電子時計においては、
発振器が最も高い周波数fで動作し、かつまた負荷コン
デンサ4の容量Cが比較的大きい。従って、上述した消
費電力pが電子時計において最も大きな割合し、を占め
る。こうしたところから発振器において更に低消費電力
化することが望まれ、従来からも種々の提案がなされて
いる。第2図は従来から提案された一例を示すものであ
る。
第2図において、6は第1図で説明したものと同様の発
振器、7はシェーバー用C−MOSィンバータ、8は適
数個のT型フリップフロップで構成された分周器である
。この分周器8は周波数f,までの部分8−1と周波数
f,以下の部分8一2に分割され「 この間をレベルシ
フター9により接続している。1川まカウンター、11
は表示駆動回路である。
振器、7はシェーバー用C−MOSィンバータ、8は適
数個のT型フリップフロップで構成された分周器である
。この分周器8は周波数f,までの部分8−1と周波数
f,以下の部分8一2に分割され「 この間をレベルシ
フター9により接続している。1川まカウンター、11
は表示駆動回路である。
ここで、発振器6、シェーバー用C−MOSィンバータ
7および周波数f.・までの分周器8−1は比較的低い
電圧VDDが印加され「 レベルシフタ−9、周波数f
,以下の分周器8−2、カウンター10および表示駆動
回路11は表示装置を駆動するに充分な比較的高い電圧
VOD′が印加される。これは、周波数の比較的高い分
周器8一1を含め発振器6を低電圧VDDで動作させる
ので、発振器6においてその発振出力振幅Vを小さくし
消費電力を減少させる。第3図も従来の他の一例を示す
ものである。
7および周波数f.・までの分周器8−1は比較的低い
電圧VDDが印加され「 レベルシフタ−9、周波数f
,以下の分周器8−2、カウンター10および表示駆動
回路11は表示装置を駆動するに充分な比較的高い電圧
VOD′が印加される。これは、周波数の比較的高い分
周器8一1を含め発振器6を低電圧VDDで動作させる
ので、発振器6においてその発振出力振幅Vを小さくし
消費電力を減少させる。第3図も従来の他の一例を示す
ものである。
6′は第1図のものに若干の変更を加えた発振器、7は
シェーバー用C−MOSインバータ、8は分周器である
。
シェーバー用C−MOSインバータ、8は分周器である
。
発振器6′は第1図におけるC一MOSインバータ2の
NチヤンネルMOSトランジスタのソースに抵抗12を
接続して構成している。なお、この場合、第2図のよう
なレベルシフター9は不要で、図示しない回路を含めす
べて表示装置を駆動するに充分な比較的高い電圧VDD
′が印加されている。
NチヤンネルMOSトランジスタのソースに抵抗12を
接続して構成している。なお、この場合、第2図のよう
なレベルシフター9は不要で、図示しない回路を含めす
べて表示装置を駆動するに充分な比較的高い電圧VDD
′が印加されている。
ところで、C−MOSインバータ2はそのスイッチング
時においてPチャンネルおよびNチャンネルの両MOS
トランジスタがオン状態となりショート電流を流す。こ
のショート電流は無駄な消費電力となり、印加される電
圧が大きくなればその消費電力も増加するが、第3図の
一例ではC−MOSィンバータ2におけるNチャンネル
MOSトランジスタのソースに抵抗12を接続しており
、この抵抗12によってショート電流を制限し無駄な消
費電力を減少させている。また、ショート電流により生
じる抵抗12両端の電圧降下はC−MOSィンバータ2
に印加される電圧値を減少させ発振出力振幅Vを小さく
抑える。このようにして第3図のものでも発振器の消費
電力を減少できる。しかし、これらのものにも以下に示
すような欠点がある。
時においてPチャンネルおよびNチャンネルの両MOS
トランジスタがオン状態となりショート電流を流す。こ
のショート電流は無駄な消費電力となり、印加される電
圧が大きくなればその消費電力も増加するが、第3図の
一例ではC−MOSィンバータ2におけるNチャンネル
MOSトランジスタのソースに抵抗12を接続しており
、この抵抗12によってショート電流を制限し無駄な消
費電力を減少させている。また、ショート電流により生
じる抵抗12両端の電圧降下はC−MOSィンバータ2
に印加される電圧値を減少させ発振出力振幅Vを小さく
抑える。このようにして第3図のものでも発振器の消費
電力を減少できる。しかし、これらのものにも以下に示
すような欠点がある。
例えば、第2図のものでは発振器6にもともと低電圧V
DDが印加され、この発振器6においてもそのC−MO
Sィンバータ2のショート電流を制限する目的で印加電
圧を充分低くする必要があり、実際にはC−MOSィン
バータ2のPチャンネルおよびNチャンネルMOSトラ
ンジスタのしさい値電圧の和をわずかに上まわる電圧が
印加されているだけで、低電圧VDD側の動作電圧範囲
がきわめて狭い。
DDが印加され、この発振器6においてもそのC−MO
Sィンバータ2のショート電流を制限する目的で印加電
圧を充分低くする必要があり、実際にはC−MOSィン
バータ2のPチャンネルおよびNチャンネルMOSトラ
ンジスタのしさい値電圧の和をわずかに上まわる電圧が
印加されているだけで、低電圧VDD側の動作電圧範囲
がきわめて狭い。
LED表示時計等においては、LEDを駆動するときこ
のLEDの大負荷のため印加される電圧VDDが減少す
ることがあり、このように動作電圧範囲が狭いと発振停
止等の不都合が生じ好ましくない。また、第2図のよう
なものをC−MOSLSI、ICチップ等で構成する場
合、低電圧VDD側と高電圧VDD′側でそれぞれしき
い値電圧の異なるPチャンネルおよびNチャンネルMO
Sトランジスタを作成せねばならずプロセスが非常に複
雑になるという欠点がある。第3図の場合は発振器の電
圧が高く「全回路同一の電源が印加されるので第2図の
ようなことはないが、発振器6′のC−MOSィンバ−
夕2およびシェーバー用C−MOSインバータ7のスイ
ッチング特性の相違から、印加電圧が減少したとき等に
発振器6′と分周器8のマッチングがとれないという欠
点がある。
のLEDの大負荷のため印加される電圧VDDが減少す
ることがあり、このように動作電圧範囲が狭いと発振停
止等の不都合が生じ好ましくない。また、第2図のよう
なものをC−MOSLSI、ICチップ等で構成する場
合、低電圧VDD側と高電圧VDD′側でそれぞれしき
い値電圧の異なるPチャンネルおよびNチャンネルMO
Sトランジスタを作成せねばならずプロセスが非常に複
雑になるという欠点がある。第3図の場合は発振器の電
圧が高く「全回路同一の電源が印加されるので第2図の
ようなことはないが、発振器6′のC−MOSィンバ−
夕2およびシェーバー用C−MOSインバータ7のスイ
ッチング特性の相違から、印加電圧が減少したとき等に
発振器6′と分周器8のマッチングがとれないという欠
点がある。
第4図はこれを説明するスイッチングの特性図と各部の
信号波形図である。発振器6′のC−MOSィンバータ
2はNチャンネルMOSトランジスタのソースに抵抗1
2を接続しており、そのスイッチング特性は第4図イ
のaに示すようにbであったものが高電圧側にシフトさ
れ、出力の下限値も抵抗12による電圧降下分Vsだけ
上昇する。従って、発振の動作点は高電圧側にずれ、発
振振幅も高電圧側にずれて出力する。シェーバー用C−
MOSインバータ7のスイッチング特性は第4図口に示
すように、抵抗!2を後続しないC−MOSィンバータ
2のスイッチング特性、第4図イのbと同様である。こ
こで、第4図ハに示すように発振出力振幅が大きいもの
とすると、発振出力振幅がシェーバー用C−MOSィン
バータ7のトランスフア領域(第4図口のC)を完全に
横切ることができるため「 シェーバー用C−MOSイ
ンバータ7の出力としても第4図二に示すように充分振
幅の大きい出力が得られる。しかし、上述のLED表示
時計の場合のように回路に印加される電圧が減少して、
第4図ホに示すように発振出力振幅が小さくなってくる
と、発振出力振幅がシェーバー用C−MOSィンバータ
7のトランスフア領域を完全に横切れなくなり、シェー
バー用C−MOSィンバータ7は第4図へに示すように
振幅の小さい低電圧側に寄った出力しか得られなくなる
。このような場合「シェーバー用C−MOSインバータ
7の出力は分周器8に信号を伝達することができず、以
降の回路の動作を停止させてしまう。なお回路に印如さ
れる電圧が減少してくると、シェーバー用C−MOSィ
ンバータ7のスイッチング特性においてもこの減少した
電圧に従って出力の上限が制限されるが、発振出力振幅
は印加される電圧とC−MOSィンバータ2の両トラン
ジスタのしきい値電圧の和の差の2乗に比例しているの
で発振出力振幅の小さくなる度合の方が大きくなる。従
って印加される電圧が減少してくると、上述したように
シェーバー用C−MOSインバータ7のトランスフア領
域を横切れなくなる。本発明はこのような従来の欠点を
除去するものであり、低消費電力で動作電圧範囲の広い
発振器を有し、かつ発振器と分周器のマッチングが完全
にとれるようにした電子時計を提供する。以下、第5図
および第6図に従って本発明の一実施例を説明する。
信号波形図である。発振器6′のC−MOSィンバータ
2はNチャンネルMOSトランジスタのソースに抵抗1
2を接続しており、そのスイッチング特性は第4図イ
のaに示すようにbであったものが高電圧側にシフトさ
れ、出力の下限値も抵抗12による電圧降下分Vsだけ
上昇する。従って、発振の動作点は高電圧側にずれ、発
振振幅も高電圧側にずれて出力する。シェーバー用C−
MOSインバータ7のスイッチング特性は第4図口に示
すように、抵抗!2を後続しないC−MOSィンバータ
2のスイッチング特性、第4図イのbと同様である。こ
こで、第4図ハに示すように発振出力振幅が大きいもの
とすると、発振出力振幅がシェーバー用C−MOSィン
バータ7のトランスフア領域(第4図口のC)を完全に
横切ることができるため「 シェーバー用C−MOSイ
ンバータ7の出力としても第4図二に示すように充分振
幅の大きい出力が得られる。しかし、上述のLED表示
時計の場合のように回路に印加される電圧が減少して、
第4図ホに示すように発振出力振幅が小さくなってくる
と、発振出力振幅がシェーバー用C−MOSィンバータ
7のトランスフア領域を完全に横切れなくなり、シェー
バー用C−MOSィンバータ7は第4図へに示すように
振幅の小さい低電圧側に寄った出力しか得られなくなる
。このような場合「シェーバー用C−MOSインバータ
7の出力は分周器8に信号を伝達することができず、以
降の回路の動作を停止させてしまう。なお回路に印如さ
れる電圧が減少してくると、シェーバー用C−MOSィ
ンバータ7のスイッチング特性においてもこの減少した
電圧に従って出力の上限が制限されるが、発振出力振幅
は印加される電圧とC−MOSィンバータ2の両トラン
ジスタのしきい値電圧の和の差の2乗に比例しているの
で発振出力振幅の小さくなる度合の方が大きくなる。従
って印加される電圧が減少してくると、上述したように
シェーバー用C−MOSインバータ7のトランスフア領
域を横切れなくなる。本発明はこのような従来の欠点を
除去するものであり、低消費電力で動作電圧範囲の広い
発振器を有し、かつ発振器と分周器のマッチングが完全
にとれるようにした電子時計を提供する。以下、第5図
および第6図に従って本発明の一実施例を説明する。
第5図は本発明の一実施例を示す電子時計の要部ブロッ
クダイアグラム、第6図は本実施例の動作説明に供する
要部特性図および要部信号波形図である。第5図におい
て、6′は第3図と同機C−MOSインバ−夕2のNチ
ヤンネルMOSトランジスタのソースに抵抗12′を接
続した発振器、7−1および7−2は2段のシェーバー
用C−MOSインバータ「 8は分周器である。
クダイアグラム、第6図は本実施例の動作説明に供する
要部特性図および要部信号波形図である。第5図におい
て、6′は第3図と同機C−MOSインバ−夕2のNチ
ヤンネルMOSトランジスタのソースに抵抗12′を接
続した発振器、7−1および7−2は2段のシェーバー
用C−MOSインバータ「 8は分周器である。
ここで、第1段目のシェーバー用C−MOSインバータ
7一1はそのNチャンネルMOSトランジスタのソース
に前記抵抗12′を共通に接続しており、第2段目のシ
ェーバー用C−MOSインバータ7一2はそのスイッチ
ング特性が第1段目のシェーバー用C−MOSィンバー
タ7−1のスイッチング特性と同一方向にずらすような
利得の異なるPチャンネルおよびNチャンネルMOSト
ランジスタを用いて構成している。なお、本実施例にお
いても、第3図の従来例と同様、レベルシフターを不要
として全回路に表示装置の駆動に必要な比較的高い電圧
VDD′を印加している。さて、発振器6′におけるC
−MOSインバータ2および第1段目のシェーバー用C
−MOSィンバータ7−1の各NチャンネルMOSトラ
ンジスタのソースには共通に抵抗12′を接続しており
その各スイッチング特性は第6図イおよび口に示すよう
にそれぞれ同様に高圧側にシフトし、出力の下限値は抵
抗12′による電圧降下分Vsだけ上昇している。
7一1はそのNチャンネルMOSトランジスタのソース
に前記抵抗12′を共通に接続しており、第2段目のシ
ェーバー用C−MOSインバータ7一2はそのスイッチ
ング特性が第1段目のシェーバー用C−MOSィンバー
タ7−1のスイッチング特性と同一方向にずらすような
利得の異なるPチャンネルおよびNチャンネルMOSト
ランジスタを用いて構成している。なお、本実施例にお
いても、第3図の従来例と同様、レベルシフターを不要
として全回路に表示装置の駆動に必要な比較的高い電圧
VDD′を印加している。さて、発振器6′におけるC
−MOSインバータ2および第1段目のシェーバー用C
−MOSィンバータ7−1の各NチャンネルMOSトラ
ンジスタのソースには共通に抵抗12′を接続しており
その各スイッチング特性は第6図イおよび口に示すよう
にそれぞれ同様に高圧側にシフトし、出力の下限値は抵
抗12′による電圧降下分Vsだけ上昇している。
第2段目のシェーバー用C−MOSインバ”夕7一2は
PチヤンネルM○Sトランジスタの利得の方を大きくし
ており、両MOSトランジスタともに利得が等しい場合
より高電圧側にシフトした第6図ハのようなスイッチン
グ特性を得ている。この場合スイッチング特性は、高電
圧側にずれるだけで、出力の下限値が上昇するというよ
うなことはない。今、第6図二のように発振出力振幅が
大きい湯合は問題なく第1段目のシェーバー用C−MO
Sインバータ7一1のスイッチング特性口のトランスフ
ア領域を横切ることができる。
PチヤンネルM○Sトランジスタの利得の方を大きくし
ており、両MOSトランジスタともに利得が等しい場合
より高電圧側にシフトした第6図ハのようなスイッチン
グ特性を得ている。この場合スイッチング特性は、高電
圧側にずれるだけで、出力の下限値が上昇するというよ
うなことはない。今、第6図二のように発振出力振幅が
大きい湯合は問題なく第1段目のシェーバー用C−MO
Sインバータ7一1のスイッチング特性口のトランスフ
ア領域を横切ることができる。
また、印加される電圧が減少して第6図ホに示すように
発振出力振幅が4・さくなっても、第1段目のシェーバ
ー用C−MOSィンバータ7−1のスイッチング特性は
発振器6′のC−MOSィンバータ2のスイッチング特
性に合わせて高電圧側にシフトされているので、そのト
ランスフア領域を完全に横切ることができる。第1段目
のシェーバー用C−MOSィンバータ7一1の出力は第
6図二およびホの場合共に第6図へに明らかなように動
作点が高電圧側にずれ、かつ出力の下限が電圧降下分V
sまで制限された比較的大きな振幅を有している。なお
、発振出力振幅が小さくなると、発振出力が第1段目の
シェーバー用C−MOSインバータ7−1のトランスフ
ァ領域を通過する時間が長くなるが、このときショート
電流は抵抗12′によって制限するので消費電力の増加
を効果的に防止する。第2段目のシェーバー用C−MO
Sィンバータ7一2ではスイッチング特性が第1段目の
シェ−パ一用C−MOSィンバータ7−1と同様高電圧
側にずれており、かつ出力の下限値が制限されていない
ので、第1段目のシェーバー用C−MOSィンバータ7
−1の出力が第2段目のシェーバー用C−MOSィンバ
ータ7−2のトランスフア領域を完全に横切ることがで
き、出力としては第6図トに示すように印加した全電圧
範囲内の大きな振幅のものが得られる。
発振出力振幅が4・さくなっても、第1段目のシェーバ
ー用C−MOSィンバータ7−1のスイッチング特性は
発振器6′のC−MOSィンバータ2のスイッチング特
性に合わせて高電圧側にシフトされているので、そのト
ランスフア領域を完全に横切ることができる。第1段目
のシェーバー用C−MOSィンバータ7一1の出力は第
6図二およびホの場合共に第6図へに明らかなように動
作点が高電圧側にずれ、かつ出力の下限が電圧降下分V
sまで制限された比較的大きな振幅を有している。なお
、発振出力振幅が小さくなると、発振出力が第1段目の
シェーバー用C−MOSインバータ7−1のトランスフ
ァ領域を通過する時間が長くなるが、このときショート
電流は抵抗12′によって制限するので消費電力の増加
を効果的に防止する。第2段目のシェーバー用C−MO
Sィンバータ7一2ではスイッチング特性が第1段目の
シェ−パ一用C−MOSィンバータ7−1と同様高電圧
側にずれており、かつ出力の下限値が制限されていない
ので、第1段目のシェーバー用C−MOSィンバータ7
−1の出力が第2段目のシェーバー用C−MOSィンバ
ータ7−2のトランスフア領域を完全に横切ることがで
き、出力としては第6図トに示すように印加した全電圧
範囲内の大きな振幅のものが得られる。
ここにおいて、発振出力振幅が第6図ホに示すように小
さくなっても前述したように第1段目のシェーバー用C
−MOSィンバータ7一1の出力は比較的大きなもので
あるから、第2段目のシェーバー用C−MOSィンバー
タ7一2のトランスフア領域を完全に横切って、印加し
た全電圧範囲内の大きな振幅のものを出力し、次段の分
周器8に確実に信号を伝える。また、この際において、
入力信号は波形成形された比較的大きな振幅であるため
、トランスフア領域を通過する時間がきわめて鎧かくへ
消費電力を増加させることはない。なお、本実施例では
発振器6′のC−MOSィンバータ2および第1段目の
シェーバー用C−MOSィンバータ7一1の各Nチャン
ネルMOSトランジスタのソースに共通に抵抗12′を
接続し「第2段目のシェーバー用C−MOSインバータ
7一2にPチヤンネルMOSトランジスタの利得を大き
くしたものを使用したが、発振器6′のC−MOSィン
バー夕2および第1段目のシェーバー用C−MOSィン
バータ7−1の各PチャンネルMOSトランジスタのソ
ースに抵抗12′を接続し、第2段目のシェーバー用C
−MOSィンバータ7−2のNチヤンネルMOSトラン
ジスタの利得の方を大きくしてもよい。
さくなっても前述したように第1段目のシェーバー用C
−MOSィンバータ7一1の出力は比較的大きなもので
あるから、第2段目のシェーバー用C−MOSィンバー
タ7一2のトランスフア領域を完全に横切って、印加し
た全電圧範囲内の大きな振幅のものを出力し、次段の分
周器8に確実に信号を伝える。また、この際において、
入力信号は波形成形された比較的大きな振幅であるため
、トランスフア領域を通過する時間がきわめて鎧かくへ
消費電力を増加させることはない。なお、本実施例では
発振器6′のC−MOSィンバータ2および第1段目の
シェーバー用C−MOSィンバータ7一1の各Nチャン
ネルMOSトランジスタのソースに共通に抵抗12′を
接続し「第2段目のシェーバー用C−MOSインバータ
7一2にPチヤンネルMOSトランジスタの利得を大き
くしたものを使用したが、発振器6′のC−MOSィン
バー夕2および第1段目のシェーバー用C−MOSィン
バータ7−1の各PチャンネルMOSトランジスタのソ
ースに抵抗12′を接続し、第2段目のシェーバー用C
−MOSィンバータ7−2のNチヤンネルMOSトラン
ジスタの利得の方を大きくしてもよい。
この場合、それぞれのスイッチング特性は低電圧側にず
れ、抵抗12′を接続したものはその上限値が制限され
る。また、利得を大きくするPまたはNチャンネルMO
Sトランジスタは該当素子部の面積(又はパターン)を
他より大きくするだけでよく、プロセス上は、全回路同
一電源が印加されるC−MOSLSI、ICチップを作
成する場合と何ら変わりがなく、簡単である。以上のと
おりで、本発明によればレベルシフターを不要として全
回路同一の電圧を印加して動作させることができ、C−
MOSLSI「ICチップ等を非常に簡単に構成できる
ようにするとともに発振器の動作電圧範囲を広くでき、
かつまた、印加される電圧が減少しても発振部と分周器
のマッチングを充分にとることができ、有益な低消費電
力の電子時計を提供する。
れ、抵抗12′を接続したものはその上限値が制限され
る。また、利得を大きくするPまたはNチャンネルMO
Sトランジスタは該当素子部の面積(又はパターン)を
他より大きくするだけでよく、プロセス上は、全回路同
一電源が印加されるC−MOSLSI、ICチップを作
成する場合と何ら変わりがなく、簡単である。以上のと
おりで、本発明によればレベルシフターを不要として全
回路同一の電圧を印加して動作させることができ、C−
MOSLSI「ICチップ等を非常に簡単に構成できる
ようにするとともに発振器の動作電圧範囲を広くでき、
かつまた、印加される電圧が減少しても発振部と分周器
のマッチングを充分にとることができ、有益な低消費電
力の電子時計を提供する。
【図面の簡単な説明】
第1図は発振器の原理的構成を示す電気回路図、第2図
は従釆例を示す姿部ブロックダイアグラム、第3図は他
の従来例を示す要部ブロックダイアグラム、第4図は第
3図の動作説明に供する菱部特性図および要部信号波形
図、第5図は本発明の一実施例を示す要部ブロックダイ
アグラム、第6図は第5図の動作説明に供する要部特性
および要部信号波形図である。 1・・・・・・水晶振動子、2・・・・・・C−MOS
ィンバータ、6′・・・・・・発振器、7−1・・・・
・0第1段シェーバー用C−MOSィンバータ、7一2
・・…・第2段シェーバー用C−MOSインバータ「
8……分周器、12′・・・…抵抗。 第1図 第2図 第3図 第4図 第5図 第6図
は従釆例を示す姿部ブロックダイアグラム、第3図は他
の従来例を示す要部ブロックダイアグラム、第4図は第
3図の動作説明に供する菱部特性図および要部信号波形
図、第5図は本発明の一実施例を示す要部ブロックダイ
アグラム、第6図は第5図の動作説明に供する要部特性
および要部信号波形図である。 1・・・・・・水晶振動子、2・・・・・・C−MOS
ィンバータ、6′・・・・・・発振器、7−1・・・・
・0第1段シェーバー用C−MOSィンバータ、7一2
・・…・第2段シェーバー用C−MOSインバータ「
8……分周器、12′・・・…抵抗。 第1図 第2図 第3図 第4図 第5図 第6図
Claims (1)
- 1 増幅器としてC−MOSインバータを用いた水晶発
振器に2段のシエーパー用C−MOSインバータを設け
、前記水晶発振器のC−MOSインバータと前記第1段
目のシエーパー用C−MOSインバータの各一方の同チ
ヤンネルMOSトランジスタのソースに共通の抵抗を接
続し、前記第2段目のシエーパー用C−MOSインバー
タには、前記抵抗を接続した側と異なるチヤンネルのM
OSトランジスタを高利得とした、相互に利得の異なる
両チヤンネルMOSトランジスタからなるC−MOSイ
ンバータを用いていることを特徴とする電子時計。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50089908A JPS60804B2 (ja) | 1975-07-22 | 1975-07-22 | 電子時計 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50089908A JPS60804B2 (ja) | 1975-07-22 | 1975-07-22 | 電子時計 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5213367A JPS5213367A (en) | 1977-02-01 |
JPS60804B2 true JPS60804B2 (ja) | 1985-01-10 |
Family
ID=13983805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50089908A Expired JPS60804B2 (ja) | 1975-07-22 | 1975-07-22 | 電子時計 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60804B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210005220A (ko) | 2018-05-30 | 2021-01-13 | 닛폰세이테츠 가부시키가이샤 | Zn-Al-Mg계 용융 도금 강판 및 그 제조 방법 |
KR20220084134A (ko) | 2019-11-29 | 2022-06-21 | 닛폰세이테츠 가부시키가이샤 | 용융 도금 강판 |
KR20220084142A (ko) | 2019-11-29 | 2022-06-21 | 닛폰세이테츠 가부시키가이샤 | Zn-Al-Mg계 용융 도금 강판 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59230348A (ja) * | 1983-06-13 | 1984-12-24 | Nissan Motor Co Ltd | ネットワ−クシステム |
JPS6124347A (ja) * | 1984-07-12 | 1986-02-03 | Nissan Motor Co Ltd | ネツトワ−クシステム |
JPS6184138A (ja) * | 1984-10-01 | 1986-04-28 | Nissan Motor Co Ltd | ネツトワ−クシステム |
JP4241272B2 (ja) | 2003-08-29 | 2009-03-18 | 沖電気工業株式会社 | 送信タイミング制御システム及びノード装置 |
-
1975
- 1975-07-22 JP JP50089908A patent/JPS60804B2/ja not_active Expired
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210005220A (ko) | 2018-05-30 | 2021-01-13 | 닛폰세이테츠 가부시키가이샤 | Zn-Al-Mg계 용융 도금 강판 및 그 제조 방법 |
KR20220084134A (ko) | 2019-11-29 | 2022-06-21 | 닛폰세이테츠 가부시키가이샤 | 용융 도금 강판 |
KR20220084142A (ko) | 2019-11-29 | 2022-06-21 | 닛폰세이테츠 가부시키가이샤 | Zn-Al-Mg계 용융 도금 강판 |
Also Published As
Publication number | Publication date |
---|---|
JPS5213367A (en) | 1977-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6556094B2 (en) | Oscillator circuit and integrated circuit for oscillation | |
TW490932B (en) | Frequency multiplication circuit | |
US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
US3889211A (en) | MOS field effect transistor crystal oscillator | |
JPS60804B2 (ja) | 電子時計 | |
US4146849A (en) | Voltage controlled oscillator | |
JPS586606A (ja) | 低電力基準パルス発生回路 | |
JPH07202646A (ja) | 電圧制御発振回路 | |
JPS593897B2 (ja) | ブンシユウカイロ | |
JP3171963B2 (ja) | 半導体集積回路 | |
JP3332940B2 (ja) | 電圧制御発振回路 | |
US5675294A (en) | Single pin crystal oscillator circuit | |
US4095407A (en) | Oscillating and dividing circuit having level shifter for electronic timepiece | |
JPH04117716A (ja) | 出力回路 | |
JP3370256B2 (ja) | 分周器およびクロック生成回路 | |
JP2731057B2 (ja) | コンパレータ | |
JPH04273602A (ja) | 発振制御回路 | |
JPS62107A (ja) | 半導体装置 | |
JPH07202131A (ja) | 半導体集積回路 | |
JPS63185108A (ja) | 高周波発振回路 | |
JP4149634B2 (ja) | 分周回路 | |
JPH07170167A (ja) | 交流信号用レベルシフタ | |
JP2581851B2 (ja) | ヒューズ検出回路 | |
JPH07154146A (ja) | 発振用集積回路および発振回路 | |
JPS63219208A (ja) | 発振回路 |