JPS6079404A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPS6079404A JPS6079404A JP18817083A JP18817083A JPS6079404A JP S6079404 A JPS6079404 A JP S6079404A JP 18817083 A JP18817083 A JP 18817083A JP 18817083 A JP18817083 A JP 18817083A JP S6079404 A JPS6079404 A JP S6079404A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pulse
- sends
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B11/00—Automatic controllers
- G05B11/01—Automatic controllers electric
- G05B11/36—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔光例の侯術分野〕
この発明は構成要素に計数回踏を含む制御装−に関する
ものでりる０ 〔匝米孜術〕 純米この１這の製置として第１図に示すものがめった。
ものでりる０ 〔匝米孜術〕 純米この１這の製置として第１図に示すものがめった。
図において、ｆｌｌｒｉ、計数回踏、（２）は計数回路
ｆｉｌからの出力で１ｌｉｌＪ御される制御対象、（３
Ｊは１Ｕ１１両対象（２）からの市＋１＠Ｊ栢呆の出力
を基準値と比戟判足した栢未を出力する比較判別回路、
（４Ｊは比較判別回路＋３１からの出刃にｋｂじてカウ
ントアツプまたはカクントダクン用パ６ルスｋＷ、生す
るパルス発生回路である〇 次に動作ｔこついて置引する。１４ｔ、ｋｉ回路Ｉｌ＋
は１ず初期胆に、に足され、制一対象、２１は計数回唄
ＩＩＩからの出刃に応じた出力を比較中」差回路ｔ３１
へ送出する０比Ｊ収モ」逆回路（３１＃ユ、呵−別家（
２−為らの出力がａ ＬＨ協より大さいか、小びいか、
またはりしわかを区別しうる１−号を出力し、パルス発
生回路（４）は比較判別回路（３１からの出方にｋひじ
てカウントアツプ用パルス−まン°こば、カクントダク
ン用パルスを莞生じ、計数回踏］１１へ送出すり。
ｆｉｌからの出力で１ｌｉｌＪ御される制御対象、（３
Ｊは１Ｕ１１両対象（２）からの市＋１＠Ｊ栢呆の出力
を基準値と比戟判足した栢未を出力する比較判別回路、
（４Ｊは比較判別回路＋３１からの出刃にｋｂじてカウ
ントアツプまたはカクントダクン用パ６ルスｋＷ、生す
るパルス発生回路である〇 次に動作ｔこついて置引する。１４ｔ、ｋｉ回路Ｉｌ＋
は１ず初期胆に、に足され、制一対象、２１は計数回唄
ＩＩＩからの出刃に応じた出力を比較中」差回路ｔ３１
へ送出する０比Ｊ収モ」逆回路（３１＃ユ、呵−別家（
２−為らの出力がａ ＬＨ協より大さいか、小びいか、
またはりしわかを区別しうる１−号を出力し、パルス発
生回路（４）は比較判別回路（３１からの出方にｋひじ
てカウントアツプ用パルス−まン°こば、カクントダク
ン用パルスを莞生じ、計数回踏］１１へ送出すり。
制御対象（２）からの出力が泰阜１直に等しい一台はパ
ルス発生回路（４）からは、カクント用パルスは発生さ
れない。計数回踏＋１１はパルス発生回ＩＩ！ｒから送
出されてきたパルス畝τ、七のパルスの４頌に応じてカ
ウントアツプまたはカクントダクンし、その計銀紹呆を
制御対象（２）に送出し、制御対象＋２１辺らの出力が
基４１直と１≠シくなるようにｈｉ制御する。
ルス発生回路（４）からは、カクント用パルスは発生さ
れない。計数回踏＋１１はパルス発生回ＩＩ！ｒから送
出されてきたパルス畝τ、七のパルスの４頌に応じてカ
ウントアツプまたはカクントダクンし、その計銀紹呆を
制御対象（２）に送出し、制御対象＋２１辺らの出力が
基４１直と１≠シくなるようにｈｉ制御する。
従来の計認回ｗ！１は以上のような動作をおこなうので
、ある既知の初期値に設定しておけは、その近辺の、５
１１個のみに眠られている揚台はよいが、ある一定の１
Ｂの近辺のみの市り御ではあるが、その−足の１直が本
川である動台は、一つの汲められた初期鴫からカウント
アツプま、こはカウントアツプしてその一尼１直に遅す
るまでに多くのカウント用パルス金元生する吻合が起り
、当然、所要時同が多くなる欠点がめった。
、ある既知の初期値に設定しておけは、その近辺の、５
１１個のみに眠られている揚台はよいが、ある一定の１
Ｂの近辺のみの市り御ではあるが、その−足の１直が本
川である動台は、一つの汲められた初期鴫からカウント
アツプま、こはカウントアツプしてその一尼１直に遅す
るまでに多くのカウント用パルス金元生する吻合が起り
、当然、所要時同が多くなる欠点がめった。
この完明は、上記のような匠本のものの欠点（Ｃｌボ去
丁７Ｄためになされたもので、−疋の初ノリ」１県のか
わりに、覇１卸対象のＩＩＩＪ−条件がλ化し）乞とい
う１１報ケ鋳ることにより、そのｌＩｌ制御対尿に１有
のある本川の１日ｃ以下標準１回と称するｊの近辺に、
６１数回路の出力１白す本畝以１りのパルス畝で到赳す
ることかできる計歓回路ｒ提供することτ目的としてい
る。
丁７Ｄためになされたもので、−疋の初ノリ」１県のか
わりに、覇１卸対象のＩＩＩＪ−条件がλ化し）乞とい
う１１報ケ鋳ることにより、そのｌＩｌ制御対尿に１有
のある本川の１日ｃ以下標準１回と称するｊの近辺に、
６１数回路の出力１白す本畝以１りのパルス畝で到赳す
ることかできる計歓回路ｒ提供することτ目的としてい
る。
〔先１男の天施例〕
以下この元側の一六ｈＭ を図についてωｔ、例する。
第２図において、）ｌ）は計数回路、（２）は計戯回路
＋ｌ＋からの出力で制御される制御対象、（３ｊは制御
対象（２１からの制％１４１結果の出力τ基準値と比１
１ス判足した結果を出力する比較’ｌ’ｌＪ尼回路、（
４）は比較判別回路（３）からの出力に応じて、カウン
トアツプまたはカウントダウン用パルスを発生するパル
ス発生回路、（５）は制御対象の１１１１−条件がλ史
した情報を得て、標！＄値を発生するＣ；！、準値発生
回路である。
＋ｌ＋からの出力で制御される制御対象、（３ｊは制御
対象（２１からの制％１４１結果の出力τ基準値と比１
１ス判足した結果を出力する比較’ｌ’ｌＪ尼回路、（
４）は比較判別回路（３）からの出力に応じて、カウン
トアツプまたはカウントダウン用パルスを発生するパル
ス発生回路、（５）は制御対象の１１１１−条件がλ史
した情報を得て、標！＄値を発生するＣ；！、準値発生
回路である。
次に動作について記明する。ｉｔｉ制御対象の；ｔｅ制
御条件が父更になったというｂｄ号が入力すると、＃、
キ値設定回路（５）は動作囲如の状忌になるとともに、
１３ｊ数回路ｉｌｌへ送出し、計飲回路Ｉｌｌμ梃米の
装ＭＶこおける初期値設定と向様すこ、標準値ソロ生回
路からの出力（Ｎ号をそのまま出力信号として＞ｇ出す
る。仄」どになる。
御条件が父更になったというｂｄ号が入力すると、＃、
キ値設定回路（５）は動作囲如の状忌になるとともに、
１３ｊ数回路ｉｌｌへ送出し、計飲回路Ｉｌｌμ梃米の
装ＭＶこおける初期値設定と向様すこ、標準値ソロ生回
路からの出力（Ｎ号をそのまま出力信号として＞ｇ出す
る。仄」どになる。
以下、動イ・「睨側の１１Ｊ単化の７ｔめ、祝（７）は
計数回路が２進数の８ビツト出力を送出するものに限定
し、ｌとはイｇ号め９．０とは１６号なしの状恋を意味
し、出力は２進数でぺ現する〇捷ず、標準値発生回路１
６１１ｉ１０００００００を出力し、計数回路（１）へ
送出し、ただちに、計数回路ｆｉ＋は１０００００００
の出力を制御対象（２１へ送出する。制御対象＋２１
ｔｒｉこの出力に応じた出力を比軟判定回路（３）へ出
力し、比較判別回路（３）は制御対象（２）からの出力
が基準値よシ大きいか、小さいか、または′苛しいかに
従って出力をバルスノ？＝年回路（４）へ送出する。パ
ルス発生回１洛（４）は比較ψり別回Ｗｒｔ３１からの
出力にシＤじてカウントアツプ用パルスまたはカウント
ダウン用パルス全標準値莞生回路（５）へ送出する。基
１＄１旧とｉｌｉ制御対象（２）からの出力が咎しい時
は、カウント用パルスは発生されない。また、比軟判別
回路（３）は消準値と制御対象（２）からの出力が等し
い時に一致１６号を標準値発生回路（５）へ送出する。
計数回路が２進数の８ビツト出力を送出するものに限定
し、ｌとはイｇ号め９．０とは１６号なしの状恋を意味
し、出力は２進数でぺ現する〇捷ず、標準値発生回路１
６１１ｉ１０００００００を出力し、計数回路（１）へ
送出し、ただちに、計数回路ｆｉ＋は１０００００００
の出力を制御対象（２１へ送出する。制御対象＋２１
ｔｒｉこの出力に応じた出力を比軟判定回路（３）へ出
力し、比較判別回路（３）は制御対象（２）からの出力
が基準値よシ大きいか、小さいか、または′苛しいかに
従って出力をバルスノ？＝年回路（４）へ送出する。パ
ルス発生回１洛（４）は比較ψり別回Ｗｒｔ３１からの
出力にシＤじてカウントアツプ用パルスまたはカウント
ダウン用パルス全標準値莞生回路（５）へ送出する。基
１＄１旧とｉｌｉ制御対象（２）からの出力が咎しい時
は、カウント用パルスは発生されない。また、比軟判別
回路（３）は消準値と制御対象（２）からの出力が等し
い時に一致１６号を標準値発生回路（５）へ送出する。
比較判別回路（３）から一致情号を受口する１で、標準
値発生回路１５）は計数回路＋１１へ設定信号を送品し
、計数回路ｉｌｌは、標準−発生回路１５）の出力をそ
のまま出力として制御対象（２１へ送出し、標準１ｍ１
発生回路（う）は標準値を友史し続けろ。そして、比軟
判別回路＋３１刀・らの一致１１号τ父１ｄすＱことに
より、標ｌ＄−値発生回路５１は、ズ定ロ号の送出全停
止する０計数回路（１）は荊省の刀りント状ｊとにばい
９、パルス発生回路（４）からのカウントアツプ用パル
スまたはカウントダウン用パルスをカウントし、係１＄
１直元生回路ｔｔ＋Ｉは標準１面の又史をやめ１０００
００００の初Ｊν］出刃の状Ｉ亦に以ツＩＩ）する。
値発生回路１５）は計数回路＋１１へ設定信号を送品し
、計数回路ｉｌｌは、標準−発生回路１５）の出力をそ
のまま出力として制御対象（２１へ送出し、標準１ｍ１
発生回路（う）は標準値を友史し続けろ。そして、比軟
判別回路＋３１刀・らの一致１１号τ父１ｄすＱことに
より、標ｌ＄−値発生回路５１は、ズ定ロ号の送出全停
止する０計数回路（１）は荊省の刀りント状ｊとにばい
９、パルス発生回路（４）からのカウントアツプ用パル
スまたはカウントダウン用パルスをカウントし、係１＄
１直元生回路ｔｔ＋Ｉは標準１面の又史をやめ１０００
００００の初Ｊν］出刃の状Ｉ亦に以ツＩＩ）する。
パルス９Ｂ生回１俗（４）小らカウントアツプ用パルス
が送出されたノ閉合Ｖま、物′４ｉｉ’； １は元生回
１洛（５）は１１００００００で出力する。すなわり、
／＋までの出力状ｊ詠ｖＬｕ」えて、θ（に大きい規み
Ｃもつ一゛ヒ、市の出力も五にして出力する。
が送出されたノ閉合Ｖま、物′４ｉｉ’； １は元生回
１洛（５）は１１００００００で出力する。すなわり、
／＋までの出力状ｊ詠ｖＬｕ」えて、θ（に大きい規み
Ｃもつ一゛ヒ、市の出力も五にして出力する。
反対１こ、パルス元王回、１０＋４１７Ｊｊらカウント
ダウン用パルスがい出された）閉合は、保４ｉ＝胆プｅ
王回路＋５１は０１００００００τ出カー′ｊ−ゐ。す
なわら、カウントダウン用パルスがＪ５出ｄれるＩＭ：
１ｊｉＪにｌτＩｆｌし７乞イげの出力ｔｏとし、仄
の里与を何つ４げの出力、（ｉとして出力する０ 上述の動作が一冒嵐みの大きい１１ｊから順次−誉重み
の小さい桁へ同って株シ返され、最終的には、比軟判別
回路（３）から制御対象＋２１の出力が基準値と等しく
なったというイｄ８が出力されて、計数回路１１．１は
通常のカクント動作状態にな口・当然計数回路Ｉｌ＋の
出力は、制御対象（２）を制御しうるに必要な出力４囲
を体保しているはずであるから、上記動作で明らかなよ
うに、８個以内のパルス数で動作は完了することになる
。
ダウン用パルスがい出された）閉合は、保４ｉ＝胆プｅ
王回路＋５１は０１００００００τ出カー′ｊ−ゐ。す
なわら、カウントダウン用パルスがＪ５出ｄれるＩＭ：
１ｊｉＪにｌτＩｆｌし７乞イげの出力ｔｏとし、仄
の里与を何つ４げの出力、（ｉとして出力する０ 上述の動作が一冒嵐みの大きい１１ｊから順次−誉重み
の小さい桁へ同って株シ返され、最終的には、比軟判別
回路（３）から制御対象＋２１の出力が基準値と等しく
なったというイｄ８が出力されて、計数回路１１．１は
通常のカクント動作状態にな口・当然計数回路Ｉｌ＋の
出力は、制御対象（２）を制御しうるに必要な出力４囲
を体保しているはずであるから、上記動作で明らかなよ
うに、８個以内のパルス数で動作は完了することになる
。
これを第１図の動作で考えた吻合、初期値が１００００
０００として動作完了が１１００００００であったと仮
定すると、６４個のパルスが必要となる。出力ピット数
が増加すると忽故に必要個数が増加することは明らかで
ある◎ 上記天施例は動作−明の１＾■単化のために８ビツト出
力を持つ計数回路を仮定したが、上記動作は出力ビツト
数に力暎関係である。
０００として動作完了が１１００００００であったと仮
定すると、６４個のパルスが必要となる。出力ピット数
が増加すると忽故に必要個数が増加することは明らかで
ある◎ 上記天施例は動作−明の１＾■単化のために８ビツト出
力を持つ計数回路を仮定したが、上記動作は出力ビツト
数に力暎関係である。
なお、上記医り也例では、パルス発生回路からのカウン
トアツプ用パルス、カウントアツプ用パルスが送出され
ることになっているが、第８図に示すように計数回路と
して比較判別回路の結果によシ、入力したパルスをカウ
ントアツプ。
トアツプ用パルス、カウントアツプ用パルスが送出され
ることになっているが、第８図に示すように計数回路と
して比較判別回路の結果によシ、入力したパルスをカウ
ントアツプ。
カウントアツプ、またはカウントレない伏縫となる計数
回路を使用し、パルス元生回路、よ一足向期のパルスを
送出し続けるものでもよい。筐た、第４図に示すように
、レリ御対象の４類によってはディジタル−アナログ）
こ換器（６）を追加しても動作は同じである。
回路を使用し、パルス元生回路、よ一足向期のパルスを
送出し続けるものでもよい。筐た、第４図に示すように
、レリ御対象の４類によってはディジタル−アナログ）
こ換器（６）を追加しても動作は同じである。
以上のように、この発明によれば上記に動作祝男した標
準−発生回路の砿能を通常の計数回路の動作〈加えたた
め、１ＩＩｅｊＪ対象のぶ準値金設定するまでの必要時
開ｔ−煙繍する効果がある。
準−発生回路の砿能を通常の計数回路の動作〈加えたた
め、１ＩＩｅｊＪ対象のぶ準値金設定するまでの必要時
開ｔ−煙繍する効果がある。
オｌ凶は純米の制御製置のイ再戚図、第２図はこの発明
の副−装禮の一夫施例の、１４成図、第８図および第４
図はこの元側の他の夫彪例図である０ １１１−−一計数回路、１２＋−−一制両対象、＋３１
−−一比軟判別回路、１４１−−−パルス発生回路、（
５）−ｍ−標準値設定回路、＋６１−−−ディジタル−
アナログ変侠器０ なお、各図中の同一４９号は同−又はｆ目当部分を示す
。 代理人 大暑 増雄 第１図 第２図 手 続 補 正 書 （自発） 特許庁長官殿 １、す【ｆ′１ノ表示ｆ表示順１°願昭５８８１７０号
２ 発明の名称 制御装置 ；３ 禎Ｉ正を−１−る占 代表者 片 １１１１ 八 部 ４、代理人 ５、 補正の対線 （１） 明細書をっぎのとおり訂正する。 以上
の副−装禮の一夫施例の、１４成図、第８図および第４
図はこの元側の他の夫彪例図である０ １１１−−一計数回路、１２＋−−一制両対象、＋３１
−−一比軟判別回路、１４１−−−パルス発生回路、（
５）−ｍ−標準値設定回路、＋６１−−−ディジタル−
アナログ変侠器０ なお、各図中の同一４９号は同−又はｆ目当部分を示す
。 代理人 大暑 増雄 第１図 第２図 手 続 補 正 書 （自発） 特許庁長官殿 １、す【ｆ′１ノ表示ｆ表示順１°願昭５８８１７０号
２ 発明の名称 制御装置 ；３ 禎Ｉ正を−１−る占 代表者 片 １１１１ 八 部 ４、代理人 ５、 補正の対線 （１） 明細書をっぎのとおり訂正する。 以上
Claims (1)
- １１ｉｌＩｉｉｌｌｌ対象の出力と示準咄全比較判別し
た結果を出力する手段と、カクント用パルスをカクント
する手段と、柩準値と制御対象の出力とを比軟判別した
相果とカクント用パルスの祖合せに応じてカウント結果
の上位桁から順次下侃桁へ出力を設定していく手段を軸
えた制御装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18817083A JPS6079404A (ja) | 1983-10-05 | 1983-10-05 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18817083A JPS6079404A (ja) | 1983-10-05 | 1983-10-05 | 制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6079404A true JPS6079404A (ja) | 1985-05-07 |
Family
ID=16218976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18817083A Pending JPS6079404A (ja) | 1983-10-05 | 1983-10-05 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6079404A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6311009U (ja) * | 1986-07-04 | 1988-01-25 |
-
1983
- 1983-10-05 JP JP18817083A patent/JPS6079404A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6311009U (ja) * | 1986-07-04 | 1988-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2964644B2 (ja) | 高速パターン発生器 | |
| KR910005064A (ko) | 제어신호 발생 방법 및 장치 | |
| US3992635A (en) | N scale counter | |
| JPS6079404A (ja) | 制御装置 | |
| US4331926A (en) | Programmable frequency divider | |
| EP0903650B1 (en) | Timer device comprising a timer counter, a register and a coincidence detecting circuit, and method for controlling an output terminal using such timer device | |
| JPS602639B2 (ja) | 時計の時限装置 | |
| KR960015194A (ko) | 절대값 계산 방법 및 회로 | |
| JPS58182924A (ja) | 信号発生回路 | |
| JPH01276496A (ja) | 冗長回路 | |
| JPS60114903A (ja) | パラメ−タの設定方法 | |
| JPH03134842A (ja) | 無音状態検出回路 | |
| JPH02178831A (ja) | ―１倍回路および方法 | |
| SU1348827A1 (ru) | Устройство дл вычислени значений полинома | |
| JP2880019B2 (ja) | パターン発生装置 | |
| SU798844A1 (ru) | Устройство дл контрол цифровыхОб'ЕКТОВ | |
| JPS58198787A (ja) | 設定時刻に負荷を制御する方法 | |
| JP2507999B2 (ja) | 制御機器のプログラム設定入力装置 | |
| JPS63241372A (ja) | 論理回路 | |
| SU1758611A1 (ru) | Устройство дл функционального контрол больших интегральных схем | |
| SU1492456A2 (ru) | Генератор импульсов с управл емой частотой | |
| JP2533946B2 (ja) | 集積回路 | |
| SU717801A1 (ru) | Устройство дл отображени информации | |
| JPH0898576A (ja) | 速度制御回路 | |
| JPH041438B2 (ja) |