JP2507999B2 - 制御機器のプログラム設定入力装置 - Google Patents

制御機器のプログラム設定入力装置

Info

Publication number
JP2507999B2
JP2507999B2 JP11682186A JP11682186A JP2507999B2 JP 2507999 B2 JP2507999 B2 JP 2507999B2 JP 11682186 A JP11682186 A JP 11682186A JP 11682186 A JP11682186 A JP 11682186A JP 2507999 B2 JP2507999 B2 JP 2507999B2
Authority
JP
Japan
Prior art keywords
setting
value
key
time
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11682186A
Other languages
English (en)
Other versions
JPS62272302A (ja
Inventor
秀明 田中
純一郎 福家
雅一 形山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP11682186A priority Critical patent/JP2507999B2/ja
Publication of JPS62272302A publication Critical patent/JPS62272302A/ja
Application granted granted Critical
Publication of JP2507999B2 publication Critical patent/JP2507999B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 (イ)発明の分野 この発明は、例えば、工作機械における位置決めカウ
ンタや多段タイマのようにユーザプログラムの設定部を
有し、複数の設定内容が設定可能な制御機器のプログラ
ム設定入力装置に関する。
(ロ)従来の技術 従来、上述例の制御機器のプログラム設定入力装置と
しては、例えば、次の如き構成の装置がある。
すなわち、ROMと、ユーザプログラムとして例えば出
力制御時間を記憶するRAMと、このRAMの各作業ステップ
毎に出力制御時間を設定入力するアップキー、ダウンキ
ー、エンタキー等の複数のキースイッチと、キー入力に
よる作業ステップ内容の表示を行なう表示器と、上述の
各キーからの入力に基づいてRAMの作業ステップに対応
した項目を表示制御するCPUとを備え、上述のプログラ
ムに従って設定内容を実行する装置である。
この従来装置の場合、例えば、工場出荷時にはRAMの
設定値エリアは全てイニシャル設定「0」にされてい
る。そのため、上述の従来装置を用いて、第6図、第7
図に示すような出力制御時間を設定入力させるには、第
8図のフロチャートに従って行なう。
つまり、第8図の第1ステップ81で、設定したい作業
ステップたとえば第7図の作業ステップ1をキーにより
セットする。
次に第2ステップ82で、CPUは設定作業域にRAMの設定
内容「ON」を読出し、この設定内容「ON」を表示器で表
示すると共に、初期値「0」を別の表示器で表示する。
次に第3ステップ83で、オペレータは既に表示されて
いる表示「0」と設定目標値「30」とが一致しているか
否かを判断し、この場合には不一致であるので、次の第
4ステップ84に移行し、この第4ステップ84でアップキ
ーを操作する。
アップキーが操作されると、CPUは設定作業域の値を
0,1,2,3,4…と順次変化させ、表示器による表示が「3
0」になった時、オペレータがアップキー操作を解除し
て次の第5ステップ85に移行する。
この第5ステップ85で、エンタキーをON操作すると、
CPUは上述のエンタキーによるON操作に基づいてRAMの設
定値エリアに設定作業域の値「30」を書込む。
次に第6ステップ86で、CPUは作業ステップを作業ス
テップ1から作業ステップ2に歩進処理した後に、次の
第7ステップ87で、CPUは設定終了か否かを判定し、こ
の場合は、上述の作業ステップ2の出力制御時間を設定
入力させる必要があるので前述の第2ステップ82にリタ
ーンし、上述と同様の操作により作業ステップ2に相当
するRAMの設定値エリアに設定作業域の値「40」を書込
む。
以下同様に、上述と同様の操作によって作業ステップ
3、作業ステップ4に相当する設定作業域の値「50」
「55」を書込んで一連の設定入力処理を終了する。
このように従来のプログラム設定入力装置において
は、各作業ステップ毎に初期値「0」を読出し、この初
期値「0」から設定目標値たとえば「30」「40」「50」
「55」までを、アップキーで歩進させる必要があるの
で、入力設定に多大な時間を要し、短時間で入力設定を
行なうことができない問題点を有していた。
このことは、作業ステップ数が多くなるほど顕著であ
り、作業ステップ数が多い場合および設定目標値の値が
大の場合には入力設定に特に長時間を要する問題点があ
った。
(ハ)発明の目的 この発明は、設定内容が無効設定の時にのみ、アップ
キー、ダウンキーの操作に基づいて1つ前の作業ステッ
プの設定内容を設定作業域にコピーすることで、入力設
定に要する時間の短縮を図ることができる制御機器のプ
ログラム設定入力装置の提供を目的とする。
(ニ)発明の構成 この発明は、プログラムの各作業ステップ毎に設定内
容をアップキー、ダウンキーにより変化させて設定を行
なう制御機器のプログラム設定入力装置であって、上記
設定内容が無効設定の時にのみ、上記アップキー、ダウ
ンキーの操作に基づいて1つ前の作業ステップの設定内
容を設定作業域にコピーする制御手段を備えた制御機器
のプログラム設定入力装置であることを特徴とする。
(ホ)発明の効果 この発明によれば、設定内容が無効設定の時、例えば
設定作業域における設定内容がイニシャル設定の「0」
の時にのみ、上述のアップキー、ダウンキーの操作によ
り制御手段が1つ前の作業ステップの設定内容を設定作
業域にコピーするので、例えば予め1つ前の作業ステッ
プに設定値「30」を書込み、次の作業ステップで設定値
「40」を書込む時には、上述の設定値「30」を一旦コピ
ーし、この「30」から歩進処理により「40」まで進める
とよいので、プログラム設定入力に要する時間を大幅に
短縮することができる効果がある。
(へ)実施例 この発明の一実施例を以下図面に基づいて詳述する。
図面は制御機器のプログラム設定入力装置の一例とし
てのロータリタイマを示し、第1図において、このロー
タリタイマ20は、操作部21と表示部22とを単一のハウジ
ング23の同一表面に配設すると共に、上述の操作部21の
表面を開閉可能に覆う蓋体24を取付けている。
上述の表示部22は、現在時間、設定時間等の時間値お
よびエラーメッセージを表示する3桁7セグメント型の
第1表示器としての時間値表示器25と、 時、分、秒の時間レンジを表示するレンジ表示器26
と、 ON、OFF、マルチ(ここにマルチとは制御出力を1周
期に2回以上動作させること)の各種設定内容を表示す
る設定表示器27と、 時間レンジ、周期時間、少数点位置、バッチカウント
値、オールクリア、タイムアジャスト等の共通項目をア
ルファベットで、またタイムチャート、各制御出力毎の
個別の動作パターン、その他の個別項目を0〜7までの
数字でそれぞれ表示する設定項目表示器28と、 上述の時間値表示器25が現在値を表示している時に点
灯する現在値表示器29と、 上述の時間値表示器25が設定値を表示している時に点
灯する設定値表示器30と、 後述する出力部49(第2図参照)の複数の出力端子数
たとえば16本に対応する1〜16の各表示セグメント31…
をもって、制御出力を点灯、消灯により表示する第2表
示器としての制御出力表示器32と、 設定項目表示器28と特定共通項目に0%以外の値が設
定されている時に点灯タイマアジャスト表示器33と、 タイマ動作中に出力モニタとして点灯する運転表示器
34と、 実行されているバンク(bank、メモリ・ブロックのこ
と)を点灯表示する3バンク構造のバンク表示器35とを
備えている。
また前述の操作部21は、実行モード(RUN)と設定モ
ード(PROG)とを切換える第1モード切換スイッチ36
と、 設定項目の共通項目(COM)と個別項目(SEP)とを切
換える第2モード切換スイッチ37と、 入力設定したプログラムに沿って実行するスタートモ
ード(START)とデバッグモード(DEBUG)とに切換える
モード手段としての第3モード切換スイッチ38と、 制御出力毎にプログラムされた個別項目設定内容、共
通項目設定内容を確認する時に用いるバックキー39と、 制御出力を1周期に2回以上動作させる時に用いるマ
ルチキー40と、 時間値表示器25による時間値を歩進させるアップキー
41と、 時間値表示器25による時間値を退歩させるダウンキー
42と、 設定値を登録する際に用いるエンタキー43とを備えて
いる。
第2図はロータリタイマ20(制御機器のプログラム設
定入力装置の一例としてのロータリタイマ)の制御回路
を示し、CPU50は、操作部21から入力インタフェース44
を介して入力された出力時刻ならびにオン出力、オフ出
力の出力プログラムをRAM45に書き込む機能を有する。
また、ROM46に書き込まれているプログラムに従っ
て、時計クロック発生部47から発生されたクロックを計
数することにより、現在時刻をつくり出す機能を有す
る。
CPU50は、現在時刻と、設定によってRAM45に記憶され
ているオン出力時刻あるいはオフ出力時刻とを比較し、
両時刻が一致した時に、オン出力あるいはオフ出力を出
力インタフェース48を介して出力部49の対応する出力端
子のリレーに出力すると共に表示部22の現在出力表示を
更新する機能を有する。
さらに、CPU50は、出力プログラムを操作部21から入
力する際に、設定しようとする時刻、現在時刻および出
力形態の表示を表示部22に指令する機能を有する。
RAM45は、少なくとも、オン出力およびオフ出力とそ
れらに対応した設定時刻の組み合わせを2つ以上記憶す
るのに必要な記憶容量を有している。詳しくはこの実施
例のロータリタイマ20は、その出力部49に16本の出力端
子を有し、各出力端子から出力する互いに別個の出力プ
ログラムをRAM45が記憶するようになっている。
しかも、上述のCPU50はRAM45の作業ステップにおける
設定内容(第4図のコピー値参照)が無効設定としての
「0」の時のみ、上述のアップキー41、ダウンキー42の
操作に基づいて1つ前の作業ステップの設定内容(第4
図の設定値参照)を設定作業域にコピーする。
なお、上述のRAM45におけるコピー値(第4図参照)
は初期状態においては全作業ステップ1〜4とも「0」
に設定されている制御手段を兼ねる。
図示実施例は上記の如く構成するものにして、以下作
用を説明する。
なお、以下の説明においては、説明の便宜上、第3
図、第4図に示すような出力制御時間を設定入力する場
合を例示的に説明する。
第5図のフローチャートにおいて、まず、第1ステッ
プ51で、設定したい作業ステップたとえば第4図の作業
ステップ1をキー入力によりセットする。
次に第2図ステップ52で、CPU50は設定作業域にRAM45
の設定内容「ON」を読出し、この設定内容「ON」を設定
表示器27で表示すると共に、コピー値(この場合は初期
値としての「0」)を時間値表示器25で表示する。
次に第3ステップ53で、CPU50は設定作業域の値が無
効設定の「0」であるか否かを判定する。この場合は初
期値「0」=「0」であるので、次の第4ステップ54を
介して、さらに次の第5ステップ55に移行する。
この第5ステップ55で、オペレータは前述の時間値表
示器25で表示された「0」が設定目標値としての「30」
に一致しているか否かを判断した後に、次の第6ステッ
プ56に移行する。
この第6ステップ56で、アップキー41を操作すると、
CPU50は設定作業域の値を0,1,2,3,4…と順次変化させ、
時間値表示器25による表示が「30」になった時、オペレ
ータがアップキー41のON操作を解除すると、ROM46のプ
ログラムに従って、上述の第5ステップ55を介して次の
第7ステップ57に移行処理される。
この第7ステップ57で、エンタキー43をON操作する
と、CPU50は上述のエンタキー43によるON操作に基づい
てRAM45の設定値エリアに設定作業域の値「30」を書込
む。
次に第8ステップ58で、CPU50は作業ステップを第4
図の作業ステップ1から次の作業ステップ2に歩進処理
した後に、次の第9ステップ59に移行し、この第9ステ
ップ59で、CPU50は設定終了か否かを判定し、この場合
は、上述の作業ステップ2の出力制御時間を設定入力す
る必要があるので、前述の第2ステップ52にリターンす
る。
この第2ステップ52で、CPU50は設定作業域にRAM45の
設定内容「OFF」を読出し、この設定内容「OFF」を設定
表示器27で表示すると共に、コピー値(この場合はイニ
シャル設定されている初期値としての「0」)を時間値
表示器25で表示する。
次に第3ステップ53で、CPU50は設定作業域の値が無
効設定の「0」であるか否かを判定する。この場合は初
期値「0」=「0」であるので、次の第4ステップ54に
移行する。
この第4ステップ54で、アップキー41を1回ON操作す
ると当該作業ステップ2の1つ前の作業ステップすなわ
ち第4図の作業ステップ1の設定内容としての設定値
「30」が、RAM45の当該作業ステップ2における設定作
業域、ここではコピー値エリアにコピーされ、このコピ
ーされた設定値「30」が時間表示器25に表示される。
次に第5ステップ55で、オペレータは前述の時間値表
示器25で表示された「30」が設定目標値としての「40」
に一致しているか否かを判断した後に、次の第6ステッ
プ56に移行する。
この第6ステップ56で、アップキー41を操作すると、
CPU50は設定作業域の値を30,31,32,33…と順次変化さ
せ、時間値表示器25による表示が「40」になった時、オ
ペレータがアップキー41のON操作を解除すると、ROM46
のプログラムに従って、上述の第5ステップ55を介して
次の第7ステップ57に移行処理される。
この第7ステップ57で、エンタキー43をON操作する
と、CPU50は上述のエンタキー43によるON操作に基づい
てRAM45の設定値エリアに設定作業域の値「40」を書込
む。
以下同様に、上述とほぼ同様の操作により作業ステッ
プ3、作業ステップ4(第4図参照)に相対して設定作
業域の値「50」,「55」を書込んで一連の設定入力処理
を終了する。
なお、第4図の作業ステップ2における設定値「40」
を「35」に修正する際には、作業ステップ1の設定内容
ONを呼び出す。
この場合は初期(無効)状態ではないため、第5図の
第6ステップ56でダウンキー42をON操作して時間値表示
器25の表示を39,38,37,36,35と順次退歩させた後に、第
7ステップ57でエンタキー43により登録処理すればよ
い。
以上要するに、設定内容が無効設定の時、例えば設定
作業域における設定内容がイニシャル設定の「0」の時
にのみ、上述のアップキー41、ダウンキー42の操作によ
る設定手段としてのCPU50が1つ前の作業ステップの設
定内容をコピーするので、例えば、予め1つ前の作業ス
テップに設定値「30」を書込み、次の作業ステップで設
定値「40」を書込む時には、上述の「30」を一旦コピー
し、この「30」から歩進処理により「40」まで進めると
よいので、プログラム設定入力に要する時間を大幅に短
縮することができる効果がある。
この発明の構成と、上述の実施例との対応において、 この発明の制御手段は、実施例のCPU50(特に第5図
のフローチャートにおける第4ステップS54参照)に対
応するも、 この発明は上述の実施例の構成のみに限定されるもの
ではない。
【図面の簡単な説明】
第1図は本発明の制御機器のプログラム設定入力装置の
一例としてのロータリタイマの正面図、 第2図は制御回路ブロック図、 第3図は出力制御タイムチャート、 第4図はRAMのプログラム構成図、 第5図はフローチャート、 第6図は従来の出力制御タイムチャート、 第7図は従来のRAMのプログラム構成図、 第8図は従来例のフローチャートである。 41…アップキー、42…ダウンキー 50…CPU

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】プログラムの各作業ステップ毎に設定内容
    をアップキー、ダウンキーにより変化させて設定を行な
    う制御機器のプログラム設定入力装置であって、上記設
    定内容が無効設定の時にのみ、上記アップキー、ダウン
    キーの操作に基づいて1つ前の作業ステップの設定内容
    を設定作業域にコピーする制御手段を備えた 制御機器のプログラム設定入力装置。
JP11682186A 1986-05-20 1986-05-20 制御機器のプログラム設定入力装置 Expired - Fee Related JP2507999B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11682186A JP2507999B2 (ja) 1986-05-20 1986-05-20 制御機器のプログラム設定入力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11682186A JP2507999B2 (ja) 1986-05-20 1986-05-20 制御機器のプログラム設定入力装置

Publications (2)

Publication Number Publication Date
JPS62272302A JPS62272302A (ja) 1987-11-26
JP2507999B2 true JP2507999B2 (ja) 1996-06-19

Family

ID=14696461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11682186A Expired - Fee Related JP2507999B2 (ja) 1986-05-20 1986-05-20 制御機器のプログラム設定入力装置

Country Status (1)

Country Link
JP (1) JP2507999B2 (ja)

Also Published As

Publication number Publication date
JPS62272302A (ja) 1987-11-26

Similar Documents

Publication Publication Date Title
JPS6120773B2 (ja)
JP2507999B2 (ja) 制御機器のプログラム設定入力装置
JPS5952303A (ja) 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ
JPS58181108A (ja) 数値制御装置
JPH02151908A (ja) シミュレーション機能付数値制御装置
JP2590820B2 (ja) タイマ装置
JPS6236563B2 (ja)
JPS635402A (ja) プログラマブル・コントロ−ラ
JPS6236569B2 (ja)
JPS62272303A (ja) 制御機器のプログラム設定入力装置
JPS5854404B2 (ja) シ−ケンス制御装置
JPS6236568B2 (ja)
JPS6295603A (ja) プログラマブル・コントロ−ラ
JPS58211213A (ja) シ−ケンサ
JPH07120181B2 (ja) 表示方式
JPH01244502A (ja) Pcのプログラム表示方式
JPH07253806A (ja) スケジューラ定義作成装置
JPS6236570B2 (ja)
JPS62224805A (ja) シ−ケンスプログラマブルコントロ−ラのプログラムのラダ−ダイヤグラム表示方式
JPS6236566B2 (ja)
JPH08328793A (ja) 機械制御装置
JPH01112403A (ja) プログラマブルコントローラにおけるシーケンスプログラムのデバッグ方法
JPH0377522B2 (ja)
JPH06210081A (ja) 電子サイクルミシン
JPS61180184A (ja) 電子式タイマーの表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees