JPS607751A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS607751A
JPS607751A JP58115565A JP11556583A JPS607751A JP S607751 A JPS607751 A JP S607751A JP 58115565 A JP58115565 A JP 58115565A JP 11556583 A JP11556583 A JP 11556583A JP S607751 A JPS607751 A JP S607751A
Authority
JP
Japan
Prior art keywords
glass
base
cap
sealed
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58115565A
Other languages
English (en)
Inventor
Isato Usami
宇佐美　勇人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58115565A priority Critical patent/JPS607751A/ja
Publication of JPS607751A publication Critical patent/JPS607751A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）発明の技術分野 本発明はガラス封止する密閉構造の半導体装置に係り、
特に気密性を高め、外部衝撃に耐えられるリードフレー
ム形状に関する。
（ｂ）　技術の背景 通常高信頼性を要求される半導体装置は外部豚囲気例え
ば化学的、機械的ストレスを受けない気密封止構造とす
るのが一般的である。半導体チップを収容したセラミッ
ク容器等の封正にガラスを用いたザーデイツプ（Ｃｅｒ
−Ｄｉｐ）ｍがあり、コスト面の有利性から多用される
。
一般に外部からの化学的、機械的ストレスを半導体パッ
ケージによって緩和することを前提に半導体素子のデバ
イスデザインがなされており半導体パッケージの気密不
良は素子表面の劣化や配線パターン不良の原因となる。
従って機械的ショック或いは熱ショックに対して十分耐
えられる構造とすることが望まれる。
（Ｃ）　従来技術と問題点 第１図はサーディッグ型半導体装置を示す断面図、第２
図は第１図の上面一部を切欠いた半導体装置を示す平面
図である。
第１図においてセラミック等の耐熱性絶縁相で形成され
るベース１の中火四部に半導体チップ２をマウントし半
導体チップ２の周辺に備えた信号線接続用パッドとリー
ドフレーム３をワイヤ４でボンデング接続する。ベース
１にセラミック又は金属のキャップ５をガラス封止して
カバーする。
予じめベース１及びキャップ５の制止部に低融点ガラス
６．７でコーテングを施し加熱によりぺ−ス１、リード
フレーム３、キャップ５を一体的に融着固定する。
半導体チップ２の高集積化に伴−収容する半導体パッケ
ージは大型化し接続用端子８のビン数が増大するにつれ
てガラス封止部の気泡の発生が問題となる。その具体例
を第２図に示す。
気泡８は外気と遮断され、その境界と十分間隔を保って
封止領域内部に閉じ込められるととが望ましい。近年半
導体パッケージの大型化が進むにつれて封止領域の広い
即ちリードフレーム３のリード長を長くした両端に顕著
に発生する。
このためリードフレーム３の終端に突起３ａを設は発生
する気泡８が外部に洩れないよう配慮しているが十分な
効果は期待できない。
か＼る気泡の発生はベース１とキャップ５の重ね合せ時
大気が閉じ込みられたり、又はベース１化した半導体パ
ッケージでは加熱時の温度分布が不均一となレガ２スの
融解が不規則に進行することも気泡発生の一因とさｆｌ
、ている。
気泡８はリードフレーム３のリード間に跨り外気との境
界に達するような大きな気泡となる場合即ち図示する外
気との間隔ｌが小ぢくなるにつれてリード端子に加わる
外部応力によりガラス封止部にクラックを止し半導体装
置の気密性が劣化し半浴体素子特性に影響を与え、また
外部＠撃により破損し易くなる。
（ｄ）　発明の目的 本発明は上記の点に鑑み、カラス封止時に発生する気泡
を封止域内に閉じ込め得るリードフレーム形状を提供［
２、気密性の向上を計ることを目的とする。
（ｅ〕　発明の構成 上記目的は本発明によれば半導体チップを搭載する基板
と蓋板との間に複数のリードを保持し１、該基板と該薔
板をガラスで接着して成り、ガラス封止の際に生ずる気
泡を勅ｊじ込め得るように、隣り合う該リードの間隔を
部分的に広けることにより達せられる。
（ｆ）　発明の実施例 以下本発明の実施例を図面により詳述する。
第３図は本発明の一実施例であるリードフレームのリー
ド間に気泡閉じ込め用空隙部を設けて構成する半導体装
置の平面図である。
図においてリードフレーム１１のリード形１湾曲させて
、外気との境界より十分な間隔を保った封止領域に円形
状の空隙部１２を形成する。
この空隙部１２け実装域を減少させない範囲で、大きく
とることが望ましい。この空隙部１２に前述したガラス
封止時に発生する気泡１３を強制的に閉じ込めるように
したものである。
空隙部１２は外気との境面より十分距離を保っているか
ら気泡１３の端面と外界との間隔ｌが大きくとれガラス
シール部を十分保つことができ所定の封止強度が維持で
きる。
このようなり−ド７レーム構造とすることにノこり半導
体パンケージの形状を変更することなくリードフレーム
形状を変更することにより対処でき気密性が向上する。
本実施例では略円形状の空隙部１２としたがこれに限ら
れるものではなく空隙面接が大きくとれしかも外界との
間隔ｌが確保できればよいっ（９）発明の効果 以上詳細に説明したように本発明のリードフレーム形状
とすることにより気密性（ケ回上し、外部応力に耐えら
れる半導体装置が得られる。
【図面の簡単な説明】
第１図はサーティップ型半導体装置を示す断面図、第２
図は第１図の上面一部を切欠いた半導体装置を示す平面
図、第３図は本発明の一実施例であるリードフレームの
リード間に気泡閉じ込め用空隙部を設けて構成する半導
体装置の平面図であるＯ 図中１・・・ベース、２・・・半導体チップ、３．１１
・・・リードフレーム、４・・・ワイヤ、５・・・キャ
ップ、６゜７・・・低融点ガラス、８．１３・気泡、１
２・・・空隙部。

Claims (1)

    【特許請求の範囲】
  1. 半導体チップを搭載する基板と蓋板との間に複数のリー
    ドを保持し、該基板と該蓋板をガラスで接着して成り、
    ガラス封止の際に生ずる気泡を閉じ込め得るように、隣
    り合う該リードの間隔を部分的に広げたことを特徴とす
    る半導体装置。
JP58115565A 1983-06-27 1983-06-27 半導体装置 Pending JPS607751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58115565A JPS607751A (ja) 1983-06-27 1983-06-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58115565A JPS607751A (ja) 1983-06-27 1983-06-27 半導体装置

Publications (1)

Publication Number Publication Date
JPS607751A true JPS607751A (ja) 1985-01-16

Family

ID=14665693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58115565A Pending JPS607751A (ja) 1983-06-27 1983-06-27 半導体装置

Country Status (1)

Country Link
JP (1) JPS607751A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62191528A (ja) * 1986-06-20 1987-08-21 中塚　善造 両面模様引箔原反の製造法
JPS62191527A (ja) * 1986-06-20 1987-08-21 中塚　善造 両面模様引箔原反
US5773879A (en) * 1992-02-13 1998-06-30 Mitsubishi Denki Kabushiki Kaisha Cu/Mo/Cu clad mounting for high frequency devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62191528A (ja) * 1986-06-20 1987-08-21 中塚　善造 両面模様引箔原反の製造法
JPS62191527A (ja) * 1986-06-20 1987-08-21 中塚　善造 両面模様引箔原反
JPH0252014B2 (ja) * 1986-06-20 1990-11-09 Zenzo Nakatsuka
JPH0314929B2 (ja) * 1986-06-20 1991-02-27 Zenzo Nakatsuka
US5773879A (en) * 1992-02-13 1998-06-30 Mitsubishi Denki Kabushiki Kaisha Cu/Mo/Cu clad mounting for high frequency devices

Similar Documents

Publication Publication Date Title
US6845664B1 (en) MEMS direct chip attach packaging methodologies and apparatuses for harsh environments
US5644163A (en) Semiconductor device
JPH07226459A (ja) 樹脂封止型半導体装置およびその製造方法
JPH1174440A (ja) 樹脂封止型半導体装置およびその製造方法
JPH01315166A (ja) プラスチック封入材を用いた集積回路パッケージ
JPS62149155A (ja) 封止電子装置
CN115377270A (zh) 一种led封装结构
JP2904141B2 (ja) 半導体装置
JPH0773117B2 (ja) 半導体パッケ−ジ
JPS607751A (ja) 半導体装置
JPS59136953A (ja) 複合素子
JPH05206307A (ja) 半導体装置
KR100373891B1 (ko) 반도체장치
JPS5998540A (ja) 半導体装置
JPS59117250A (ja) 半導体装置
JPS635251Y2 (ja)
JPS5892241A (ja) 半導体装置用容器
JPS60165742A (ja) 半導体装置
JPH07202055A (ja) 半導体装置及びその製造方法
JPS63122250A (ja) 半導体装置
JPH0786492A (ja) 半導体装置及びその製造方法
JPS59214244A (ja) 半導体装置
JPS60223142A (ja) 半導体装置
JPS634350B2 (ja)
JPS61142748A (ja) 半導体装置