JPS5892241A - 半導体装置用容器 - Google Patents
半導体装置用容器Info
- Publication number
- JPS5892241A JPS5892241A JP19352281A JP19352281A JPS5892241A JP S5892241 A JPS5892241 A JP S5892241A JP 19352281 A JP19352281 A JP 19352281A JP 19352281 A JP19352281 A JP 19352281A JP S5892241 A JPS5892241 A JP S5892241A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- bellows
- package
- semiconductor device
- held
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4332—Bellows
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体素子を気密封止し、しかもその半導
体素子から発生する熱を速やかに外気へ放熱することが
できるようにした半導体装置用容器に関するものである
。
体素子から発生する熱を速やかに外気へ放熱することが
できるようにした半導体装置用容器に関するものである
。
第1図は従来の半導体装置用容器の一例を示す断面図で
ある。この図で、1は基板で、セラミックなどからなり
内部に回路網を形成し、電気的。
ある。この図で、1は基板で、セラミックなどからなり
内部に回路網を形成し、電気的。
機械的に固着されている。4は内部に収納した半導体素
子2を外気から保−するための外囲器で、その表面に凹
凸ン設は表面積を大きくして、外気への熱放散を大き(
するようにしである。そして、接合W4Aにより基板1
に固着される。8は前記半導体素子2に直接接触し、半
導体素子2で発生した熱ゲ速やかに除去する接触子、9
は前記外囲器4の内面と接触子8との間に挿入され、接
触子8ン半導体素子2に対して押圧し、両者間の接触を
安定、かつ確実にするためのスプリング、10は前記外
囲器4の内部空間内の半導体素子20回りに充てんされ
、半導体素子2を保護するとともにその発生熱の外囲器
4への伝達を補うヘリウムなどの不活性ガスである。
子2を外気から保−するための外囲器で、その表面に凹
凸ン設は表面積を大きくして、外気への熱放散を大き(
するようにしである。そして、接合W4Aにより基板1
に固着される。8は前記半導体素子2に直接接触し、半
導体素子2で発生した熱ゲ速やかに除去する接触子、9
は前記外囲器4の内面と接触子8との間に挿入され、接
触子8ン半導体素子2に対して押圧し、両者間の接触を
安定、かつ確実にするためのスプリング、10は前記外
囲器4の内部空間内の半導体素子20回りに充てんされ
、半導体素子2を保護するとともにその発生熱の外囲器
4への伝達を補うヘリウムなどの不活性ガスである。
ところで、上述のような従来の構成では次のような問題
がある。。
がある。。
(イ) 接触子BがスプリングSで押圧されているだけ
で固定されていないので、運搬中または半導体素子2の
動作中の振動によって半導体素子2へ衝撃荷重を与え、
半導体素゛子2を破損させることがある。
で固定されていないので、運搬中または半導体素子2の
動作中の振動によって半導体素子2へ衝撃荷重を与え、
半導体素゛子2を破損させることがある。
(ロ) ヘリウムなどの不活性ガス1(lfi入せねば
ならないので製造工程が1複雑化し、その上接触子aな
どの加工に高n度カー費求されるので製造原価が高くな
る。そして、その割には熱抵抗の高いものしか得られな
い。
ならないので製造工程が1複雑化し、その上接触子aな
どの加工に高n度カー費求されるので製造原価が高くな
る。そして、その割には熱抵抗の高いものしか得られな
い。
さらに一般に、半導体素子2などの高信頼産品をエバー
メチツククールを必要とする。したがって半導体素子2
からの熱の除去のためには特別の工夫が必要である。
メチツククールを必要とする。したがって半導体素子2
からの熱の除去のためには特別の工夫が必要である。
この発明は、上記のような点にかんがみてなされたもの
で、外囲器にベローズな設け、このべρ−ズを介して半
導体素子で発生する熱を除去することによって、ハーメ
チックシール機能と放熱機匪とに優れ、しかも信頼性の
高い半導体装置用容器を提供することを目的としている
。以下、この発明を図面によって説明する。
で、外囲器にベローズな設け、このべρ−ズを介して半
導体素子で発生する熱を除去することによって、ハーメ
チックシール機能と放熱機匪とに優れ、しかも信頼性の
高い半導体装置用容器を提供することを目的としている
。以下、この発明を図面によって説明する。
第2図はこの発明の第1の実施例の構成を示す断面図で
、従来と同等部分は同一符号で示し、その説明は省略す
る。この第1の実施例では基板1にポンディングされた
フリップチップ形の半導体素子2は、これに直接接触す
る外囲器4の一部に設けた可変性ン有するべp−ズ3に
面接触的に保持され、かつ所定の押圧力で保持されてい
る。
、従来と同等部分は同一符号で示し、その説明は省略す
る。この第1の実施例では基板1にポンディングされた
フリップチップ形の半導体素子2は、これに直接接触す
る外囲器4の一部に設けた可変性ン有するべp−ズ3に
面接触的に保持され、かつ所定の押圧力で保持されてい
る。
この押圧力は半導体素子2′lk:構成している材料、
特に半導体素子2に設けた電極に機械的影響を与えずに
、熱を速やかに除去するに十分なだけにとどめる必要が
あり、通常は電極材のクリープ強さ以下が望ましい。
特に半導体素子2に設けた電極に機械的影響を与えずに
、熱を速やかに除去するに十分なだけにとどめる必要が
あり、通常は電極材のクリープ強さ以下が望ましい。
外囲器4は通常の半導体素子2の気密封止の方法と同じ
手段を用いて、基板1に接合部4人により固定される。
手段を用いて、基板1に接合部4人により固定される。
もちろんこのときは、べp−ズ3は所定量だけたわみ、
所定の押圧力に保持され、素子空間4Bの気密が確保さ
れる。このように、素子空間4Bおよび熱的接触を保持
した外囲器4はさらに、ねじあるいは嵌合、あるいは接
着等によって放熱フィ15をその外部に取り付け、半導
体素子2で発生した熱なベローズ3を介し1速やかに大
気中へ除去する。このとき、わずかに生じる放熱フィン
5とベローズ3の空間部に、導伝性のフンパウンド、水
銀等常温付近で、流動体で、かつ熱伝導性の優れた材料
からなるフンダクタ6を充てんすることはさらに望まし
い。
所定の押圧力に保持され、素子空間4Bの気密が確保さ
れる。このように、素子空間4Bおよび熱的接触を保持
した外囲器4はさらに、ねじあるいは嵌合、あるいは接
着等によって放熱フィ15をその外部に取り付け、半導
体素子2で発生した熱なベローズ3を介し1速やかに大
気中へ除去する。このとき、わずかに生じる放熱フィン
5とベローズ3の空間部に、導伝性のフンパウンド、水
銀等常温付近で、流動体で、かつ熱伝導性の優れた材料
からなるフンダクタ6を充てんすることはさらに望まし
い。
なお、フンダクタ6は必ずしも液状でなくてもよ(、後
述するJ5に熱伝導の優れた1ゴム1状のシートでもよ
い。
述するJ5に熱伝導の優れた1ゴム1状のシートでもよ
い。
ぺp−ズ3の材質は、通常のぺp−ズに要求される疲労
強度はこの発明にはそれ程必要としないので、銅等の熱
伝導の良い材料を選択するのが望ましい。もちろん、コ
スト低減のためにポリエチレン製でもよいが、そのとき
は、接合部4Ak’ねじ止めや抵抗S接による必要があ
る。
強度はこの発明にはそれ程必要としないので、銅等の熱
伝導の良い材料を選択するのが望ましい。もちろん、コ
スト低減のためにポリエチレン製でもよいが、そのとき
は、接合部4Ak’ねじ止めや抵抗S接による必要があ
る。
第3@はこの発明の第2の実施例の構造を示す断面図で
、半導体素子2ンワイヤポンデイング22により布線し
た場合を示し、この第2の実施例によれば半導体素子2
で発生した熱tその表面から直接除去できるため、大電
力用半導体素子に有効である。
、半導体素子2ンワイヤポンデイング22により布線し
た場合を示し、この第2の実施例によれば半導体素子2
で発生した熱tその表面から直接除去できるため、大電
力用半導体素子に有効である。
第3図では表示しないが、半導体素子2の長面から基板
1を介して、同時に放熱ができろような構造を採ること
も可能である5、 なお、放熱フィン5は第1vAと同様であるが、第3図
では省略し工ある。またベローズ3の外側乞冷却ガスを
吹き付けることにより直接冷却することも可能である。
1を介して、同時に放熱ができろような構造を採ること
も可能である5、 なお、放熱フィン5は第1vAと同様であるが、第3図
では省略し工ある。またベローズ3の外側乞冷却ガスを
吹き付けることにより直接冷却することも可能である。
第4図はこの発明のj1!3の実施例を示す要部の断面
図で、ベローズ3と半導体素子2の間に柔かいゴム状の
フンタクトシート1を挿入したもので、半導体素子20
表面を保護するとともに接触を安定、かつ均一にしたこ
とY:%黴とする。
図で、ベローズ3と半導体素子2の間に柔かいゴム状の
フンタクトシート1を挿入したもので、半導体素子20
表面を保護するとともに接触を安定、かつ均一にしたこ
とY:%黴とする。
第5図はこの発明の第4の実施例を示す断面構造な示し
、基板1に多数の半導体素子2Y:搭載しタモ/ニール
の場合を示し、ベローズ3は搭載シた複数の半導体素子
2に同時に接触したことを特徴とjる。
、基板1に多数の半導体素子2Y:搭載しタモ/ニール
の場合を示し、ベローズ3は搭載シた複数の半導体素子
2に同時に接触したことを特徴とjる。
以上説明したように、この発明による半導体装置用容器
で【工半導体素子を収容し、これを気密封止可能に構成
した外囲器に半導体素子の表面と面接触するべp−ズン
設けたので、優れた気密封止機能および放熱機能、なら
びに高い信頼性の#+る半導体装置用容器が得られる利
点がある。
で【工半導体素子を収容し、これを気密封止可能に構成
した外囲器に半導体素子の表面と面接触するべp−ズン
設けたので、優れた気密封止機能および放熱機能、なら
びに高い信頼性の#+る半導体装置用容器が得られる利
点がある。
第1図は半導体装置用容器の従来例の構成を示す断面図
、第2図はこの発明の第1の実施例の構成を示す断面図
、第3図はこの発明の第2の実施例の構成を示す要部の
断面図、第4図はこの発明の第3の実施例を示すベロー
ズの断面図、第5図はこの発明の第4の実施例の構成を
示す断面図である。 図中、1は基板、2は半導体素子、3はべρ−ズ、4は
外囲器、4Aは接合部、4Bは素子空間、5は放熱フィ
ン、6をエコンダクタである。なお、図中の同一符号は
同一または相当部分l示す。 第1図 第2図 第3図
、第2図はこの発明の第1の実施例の構成を示す断面図
、第3図はこの発明の第2の実施例の構成を示す要部の
断面図、第4図はこの発明の第3の実施例を示すベロー
ズの断面図、第5図はこの発明の第4の実施例の構成を
示す断面図である。 図中、1は基板、2は半導体素子、3はべρ−ズ、4は
外囲器、4Aは接合部、4Bは素子空間、5は放熱フィ
ン、6をエコンダクタである。なお、図中の同一符号は
同一または相当部分l示す。 第1図 第2図 第3図
Claims (4)
- (1)半導体素子を粗餐し、これを気密封止する外囲器
に前記半導体素子の表面に直接面接触するベローズを設
けたことを特徴とする半導体装置用容器。 - (2)ベローズと半導体素子の接触部は、前記べp−ズ
と半導体素子より柔かなコンタクトシートを介在させた
ことt%黴とする特許請求の範囲第+11項記載の半導
体装置用容器。 - (3) 外囲器は、放熱フィンを具備したことY41
!i黴とする特許請求の範囲第(1)項記載の半導体装
置用容器。 - (4) 外囲器に設けたべp−ズは、前記外囲器を基
板に取り付けたときに所定の圧力で半導体素子に面接触
することY特徴とする特許請求の範囲第(11項記載の
半導体装置用容器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19352281A JPS5892241A (ja) | 1981-11-28 | 1981-11-28 | 半導体装置用容器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19352281A JPS5892241A (ja) | 1981-11-28 | 1981-11-28 | 半導体装置用容器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5892241A true JPS5892241A (ja) | 1983-06-01 |
Family
ID=16309465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19352281A Pending JPS5892241A (ja) | 1981-11-28 | 1981-11-28 | 半導体装置用容器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5892241A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6373650A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
JPS63124750U (ja) * | 1987-02-06 | 1988-08-15 | ||
JPH04326557A (ja) * | 1991-04-15 | 1992-11-16 | Internatl Business Mach Corp <Ibm> | 半導体チツプの冷却構造 |
EP0528291A2 (en) * | 1991-08-08 | 1993-02-24 | Sumitomo Electric Industries, Limited | Semiconductor chip module and method for manufacturing the same |
JP2010012850A (ja) * | 2008-07-02 | 2010-01-21 | Nsk Ltd | 電動パワーステアリング装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5444479A (en) * | 1977-09-12 | 1979-04-07 | Ibm | Sealed cooler |
-
1981
- 1981-11-28 JP JP19352281A patent/JPS5892241A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5444479A (en) * | 1977-09-12 | 1979-04-07 | Ibm | Sealed cooler |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6373650A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
JPS63124750U (ja) * | 1987-02-06 | 1988-08-15 | ||
JPH04326557A (ja) * | 1991-04-15 | 1992-11-16 | Internatl Business Mach Corp <Ibm> | 半導体チツプの冷却構造 |
JPH07109867B2 (ja) * | 1991-04-15 | 1995-11-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体チツプの冷却構造 |
EP0528291A2 (en) * | 1991-08-08 | 1993-02-24 | Sumitomo Electric Industries, Limited | Semiconductor chip module and method for manufacturing the same |
EP0528291A3 (en) * | 1991-08-08 | 1994-05-11 | Sumitomo Electric Industries | Semiconductor chip module and method for manufacturing the same |
AU657774B2 (en) * | 1991-08-08 | 1995-03-23 | Sumitomo Electric Industries, Ltd. | Semiconductor chip module and method for manufacturing the same |
US5525835A (en) * | 1991-08-08 | 1996-06-11 | Sumitomo Electric Industries, Ltd. | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element |
JP2010012850A (ja) * | 2008-07-02 | 2010-01-21 | Nsk Ltd | 電動パワーステアリング装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5644163A (en) | Semiconductor device | |
US5577656A (en) | Method of packaging a semiconductor device | |
KR100685253B1 (ko) | 패키지형 전력 반도체 장치 | |
US5293301A (en) | Semiconductor device and lead frame used therein | |
US4670771A (en) | Rectifier module | |
US5254500A (en) | Method for making an integrally molded semiconductor device heat sink | |
JPS59130449A (ja) | 絶縁型半導体素子用リードフレーム | |
US3328650A (en) | Compression bonded semiconductor device | |
JPS5892241A (ja) | 半導体装置用容器 | |
US3267341A (en) | Double container arrangement for transistors | |
JP2993286B2 (ja) | 半導体装置 | |
US3659164A (en) | Internal construction for plastic semiconductor packages | |
JP2625236B2 (ja) | 半導体パッケージの放熱構造 | |
JPS6236639B2 (ja) | ||
JPS6218048Y2 (ja) | ||
JP3013612B2 (ja) | 半導体装置 | |
US5313091A (en) | Package for a high power electrical component | |
JP2765242B2 (ja) | 集積回路装置 | |
JPS6219063B2 (ja) | ||
JP2580779B2 (ja) | 半導体装置 | |
JPS5931046A (ja) | 半導体装置 | |
JPH05160305A (ja) | 半導体装置 | |
JP3235346B2 (ja) | Icパッケージ | |
JPS6218047Y2 (ja) | ||
JP2626631B2 (ja) | 半導体装置 |