JPS607199A - ハンドラ− - Google Patents

ハンドラ−

Info

Publication number
JPS607199A
JPS607199A JP58115402A JP11540283A JPS607199A JP S607199 A JPS607199 A JP S607199A JP 58115402 A JP58115402 A JP 58115402A JP 11540283 A JP11540283 A JP 11540283A JP S607199 A JPS607199 A JP S607199A
Authority
JP
Japan
Prior art keywords
product
lead frame
lead
casing
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58115402A
Other languages
English (en)
Inventor
河野 義介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58115402A priority Critical patent/JPS607199A/ja
Publication of JPS607199A publication Critical patent/JPS607199A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、リードフレームに複数個釜べられた樹脂封止
されたICチ、fの試験、リード成形及びパッキングを
連続的かつ自動的に行なうハンドラーに関する。
〔発明の技術的背景〕
周知の如く、第1図(a) 、 (b) K示す如く、
枠体1と、多数のり−ド2・・・と、これらリード2・
・・に接続された複数のICチッ7″3・・・を封止す
る樹脂体4・・・とからなるリードフレーム5が知うれ
ている。従来、こうした樹脂モールド後のICチップ3
・・・を試験し、単体に成形して良品金品装スティック
に収めるには、第2図〜第6図に示すように行なってい
る。
まず、リードフレーム5の各I Cf、f3・・・をテ
スターで試験を行ない、不良品に不良マークをつける。
つづいて、試験を完了したリードフレーム5を第2図に
示す如く収納BOX 6に収める。次いで、リードフレ
ーム5のプレス工程を行ない、リードフレーム5を第3
図(a) 、 (b)に示すIC製品7と第4図(&)
 、 (b)に示す枠体1とに分離するとともに、IC
製品7のリード成形を行なう。しかる後、プレス加工し
たIC製品7を第5図に示す如く収納HOX 6に収め
る。更に、作業者がIC製品7の良、不良を1併しなが
ら選別し、良品を第6図に示す品装スティック8に収納
する。
〔背景技術の問題点〕
しかしながら、従来技術によれば、試験、リード成形及
びバッキングの各工程で1人づつ専用の作業者を必要と
するとともに、各工程間もIC製品7を作業者が運搬し
なけれ゛ばならないため、作業性が低下するという欠点
を有する。
また、リード成形したIC製品7を収納EOX6に収め
てバッキング工程に移る際、IC製品7のリード2・・
・に変形を生じやすく、これの修正に手間を必要とする
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、試験、リー
ド成形及びバッキングを連続的でかつ自動的になし、作
業性の向上及びにリードの変形を阻止し得るハンドラー
を提供することを目的とするものである。
〔発明の概要〕
本発明は、筐体の上部にリードフレームを積載するリー
ドフレーム積載部、■cチッゾノ試験部、リードフレー
ムをIC製品と枠体とに分離するとともにリード成形す
るプレス部、IC製品の良、不良を検出するセンサ、良
品なIC製品を収納する・卆ッキング部とを夫々設ける
ことによって、作業性の向上及びリードの変形の阻止を
図ったことを骨子とする。
〔発明の実施例〕
以下、本考案の−・実施例を第7図を参照して説明する
図中の11は、第1〜第4の部屋121〜124に仕切
られた筐体である。第1の部屋121の上部にはリード
フレーム積載部13が設けられている。この積載部13
は、リードフレームを縦方向に積載して詰めたマガジン
I4をセットする係止部15と、マがジン14内の一番
下のリードフレームを後記試験部に搬送する搬送部16
とから構成されている。前記第1の部屋121の正面壁
には、リードフレームのICチップのピン数等にょシリ
ードフレームの移送条件を変えるためのコントロール部
17が設けられている。
第1.第2の部屋121*12zの上部には、リードフ
レームのICチップの良、不良を検出する試験部1Bが
設けられてbる。ここで、不良のICチップには不良マ
ークがつけられる。
第2、第3の部屋12N、12Bの上部には、リードフ
レーム貯蔵部19が設けられている。
この貯蔵部19は、後記プレス部の動作が異常のときの
み、リードフレームを一時的に貯蔵しておく機能を有す
る。
第3の部屋123の上部には、プレス部2゜が設けられ
ている。このプレス部2oは、試験終了したリードフレ
ームをIC製品と枠体とに分離するとともにIC製品の
リードを成形する機能を有する。同第3の部、屋12B
の上部には、IC製品を良品か不良品かを判別するセン
サ5− 2ノが設けられている。また、同第3の部屋123の上
部には、IC製品を良品と不良品とに分類するソータ一
部22が設けられている。
このソータ一部22には、取り出しアーム23が設けら
れている。そして、このアーム23によシ良品は後記品
装ステックに収納され、一方不良品は図示しないシュー
トを通って予め用意したケースに送られる。
第4の部屋124には、2つのバッキング部”Ih24
1が互いに対向して設けられている。これら・クツキン
グ部24*、24□には、前記アーム23にょシIC製
品を収めた品装スティック25・・・が収納される。
また、前記積載部13、試験部18、貯蔵部19及びプ
レス部20間には、ベルトコンベア26が設けられてお
シ、これによってリードフレームが積載部13からプレ
ス部2oまで連続的でかつ自動的に搬送される。更に、
プレス部20でリードフレームから分離された良品なI
C製品も連続的でかつ自動的に搬送される。
−6〜 しかして、本所・明のハンドラーによれば、ICチップ
の試験、リード成形及びリードフレームから分離された
ICjJ品のi4ッキングの各工程、並びにこれら各工
程間の操作を連続的でかつ自動的にできる構造となって
いるため、従来と比べ作業性を向上できる。
また、プレス部20でリード成形したIC製品を作業者
の手で直接触れること□なく、取シ出しアーム23によ
)自動的に品装スティ、ツク25に収めることができる
ため、従来の如くリード変形のおそれはない〇 更に、不良のICチ、プ・\の不良マークの捺印を自動
的に行なうため、捺印ミスをなくすことができ、不良品
の良品への混入を阻止できる。
〔発明の効果〕
以上詳述した如く本発明によれば、作業性を向上すると
ともに、リードの変形を阻止し得るなど種々の効果を有
するハンドラーを提供できるものである。
【図面の簡単な説明】
第1図(a)は樹脂モールド後のリードフレームの平面
図、同図(b)は同図(−)の正面図、第2図は収納B
OXにリードフレームを収めた状態を示す斜視図、第3
図(a)はIC!!!!品の平面図、同図(b)は同図
<)の正面図、第4図(a)は枠体の平面図、同図(b
)は同図(a)の正面図、第5図は収納BOXにIC製
品を収めた状態を示す斜視図、第6図は品装ステッ、り
の斜視図、第7図は本発明の一実施例に係るハンドラー
の斜視図である。 1ノ・・・筐体、121〜124・・・部屋、13・・
・リードフレーム積載部、14・・・マガジン、15・
・係止部、16・・搬送部、17・・・コントロール部
、18・・・試験部、19・・・リードフレーム貯蔵f
B、2o・・・” スfjlI 、’ 、2 J・・・
センサー、22−・・ソータ一部、23・・・取シ出し
アーム、24□ 。 242・・す(ツキング部、25・・・品装スティック
、出願人代理人 弁理士 鈴、江 武 彦第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. リードフレームに複数個釜べられた樹脂封止されたIC
    チップを試験し、更にリード成形、・ヤツキングを連続
    的かつ自動的に行なうハンドラーにおいて、筐体と、こ
    の筐体の上部に設けられリードフレームをセットするリ
    ードフレーム積載部と、同筐体の上部に設けられたIC
    チ、プの試験部と、同筐体の上部に設けられIJ−ドフ
    レームをIC製品と枠体とに分離するとともにリード成
    形するプレス部と、同筐体の上部に設けられ分離された
    IC製品の良、不良を検出するセンサと、同筐体の上部
    に設けられ良品なIC製品を収納する・(ツキング部と
    を具備することを特徴とするハンドラー。
JP58115402A 1983-06-27 1983-06-27 ハンドラ− Pending JPS607199A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58115402A JPS607199A (ja) 1983-06-27 1983-06-27 ハンドラ−

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58115402A JPS607199A (ja) 1983-06-27 1983-06-27 ハンドラ−

Publications (1)

Publication Number Publication Date
JPS607199A true JPS607199A (ja) 1985-01-14

Family

ID=14661673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58115402A Pending JPS607199A (ja) 1983-06-27 1983-06-27 ハンドラ−

Country Status (1)

Country Link
JP (1) JPS607199A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338866A (ja) * 1989-07-05 1991-02-19 Mitsubishi Electric Corp 半導体装置用製造装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS522168A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Composite molding machine
JPS5730307A (en) * 1980-07-30 1982-02-18 Matsushita Electric Ind Co Ltd Chip type electronic part

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS522168A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Composite molding machine
JPS5730307A (en) * 1980-07-30 1982-02-18 Matsushita Electric Ind Co Ltd Chip type electronic part

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338866A (ja) * 1989-07-05 1991-02-19 Mitsubishi Electric Corp 半導体装置用製造装置

Similar Documents

Publication Publication Date Title
US7682847B2 (en) Method for sorting integrated circuit devices
US6078845A (en) Apparatus for carrying semiconductor devices
US7368678B2 (en) Method for sorting integrated circuit devices
US7642799B2 (en) Test chip socket and method for testing a chip
KR19990062420A (ko) 테스트-번인 장치, 그 테스트-번인 장치를 이용한 인라인시스템 및 그 시스템을 이용한 테스트 방법
US3946864A (en) Semiconductor chip package
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
JP3134738B2 (ja) ハンドリングシステム
KR100652417B1 (ko) 인-트레이(In-tray) 상태의 반도체 패키지 검사장치및 검사방법
US6521853B1 (en) Method and apparatus for sorting semiconductor devices
US6546985B2 (en) Die bonder
JPS607199A (ja) ハンドラ−
CN209720964U (zh) 一种槽轮搬运插包一体机
TW201836957A (zh) 元件處理器及元件傳輸方法
JPH04312952A (ja) 半導体装置の製造方法及び製造装置
JPH06216265A (ja) チップ固有の判別データを有した半導体パッケージ
JPS59181631A (ja) 半導体装置の自動ハンドラ−
JPS62145764A (ja) 半導体集積回路
JP2003273172A (ja) マーキング方法
JPH11171125A (ja) 半導体装置用テーピング装置及びその方法
KR100228958B1 (ko) 다이본딩 장치
JPS60227499A (ja) 半導体装置用選別機
KR970049170A (ko) 자동 테스트를 위한 인 라인 핸들러(in-line handler)
US6557244B1 (en) Wafer level board/card assembly apparatus
JPS6240434Y2 (ja)