JPS607156A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS607156A JPS607156A JP11405183A JP11405183A JPS607156A JP S607156 A JPS607156 A JP S607156A JP 11405183 A JP11405183 A JP 11405183A JP 11405183 A JP11405183 A JP 11405183A JP S607156 A JPS607156 A JP S607156A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- plate
- ceramic plate
- semiconductor element
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3737—Organic materials with or without a thermoconductive filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Dispersion Chemistry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はサイリスタ、トライアック、トランジスタ、
ダイオード等或はこれらのモジュール製品等の半導体装
置に関する。
ダイオード等或はこれらのモジュール製品等の半導体装
置に関する。
サイリスタやトライアック等の大電力素子の樹脂パッケ
ージに放熱板が取り付けられたものがあるがこのような
装置において、放熱板と内部に収納された半導体素子と
が電気的に分離されたいわゆる絶縁型の装置では、通常
放熱板と半導体素子との間に薄いセラミック板を挾むこ
とにより両者の絶縁を図っている。
ージに放熱板が取り付けられたものがあるがこのような
装置において、放熱板と内部に収納された半導体素子と
が電気的に分離されたいわゆる絶縁型の装置では、通常
放熱板と半導体素子との間に薄いセラミック板を挾むこ
とにより両者の絶縁を図っている。
第１図の断面図に、上記のような絶縁型の半導体装置の
構造を示す。図においてＬノは、内部に半導体チップ１
のエンキャップ（−次封止）された半導体素子で、この
下面側は内部電極２を介し一方の外部電極１２上に取り
着けられ、この外部電極１２は外部端子として外部に引
き出されたものとなっている。同様に半導体素子ユ１１
の上面側も内部電極３を介して外部端子となる他方の外
部電極１３が取り付けられている。
構造を示す。図においてＬノは、内部に半導体チップ１
のエンキャップ（−次封止）された半導体素子で、この
下面側は内部電極２を介し一方の外部電極１２上に取り
着けられ、この外部電極１２は外部端子として外部に引
き出されたものとなっている。同様に半導体素子ユ１１
の上面側も内部電極３を介して外部端子となる他方の外
部電極１３が取り付けられている。
このような外部リード１２．１３の取り付けられた半導
体素子部１０は、下層から順に放熱板１７、金属メッキ
部分を有するセラミック板１６および銅ベース板１５が
半田１４により接着されて積層されている。そして、上
記最下層の放熱板１７に、上記半導体素子１ノを取り囲
むような樹脂ケース１８がはめ込まれ、この放熱板１１
と樹脂ケース１８とによって囲まれた内部には、セラミ
ック板１６との密着性の良い第１０樹脂１９がセラミッ
ク板１６を充分に覆うように充填され、さらにこの第１
の樹脂１９上には熱膨張率の小さい第２の樹脂２０が充
填されたものとなっている。
体素子部１０は、下層から順に放熱板１７、金属メッキ
部分を有するセラミック板１６および銅ベース板１５が
半田１４により接着されて積層されている。そして、上
記最下層の放熱板１７に、上記半導体素子１ノを取り囲
むような樹脂ケース１８がはめ込まれ、この放熱板１１
と樹脂ケース１８とによって囲まれた内部には、セラミ
ック板１６との密着性の良い第１０樹脂１９がセラミッ
ク板１６を充分に覆うように充填され、さらにこの第１
の樹脂１９上には熱膨張率の小さい第２の樹脂２０が充
填されたものとなっている。
尚、図は半導体装置の一部を示したもので、放熱板１７
や樹脂ケース１８は、パッケージの一部外面を構成して
おり、このパッケージからは半導体素子１ノに接続した
外部電極１２゜１３が引き出されている。また、ここで
は、半導体素子１ノの裏面（外部電極１２）とセラミッ
ク板１６との間に銅ペース板１５を挾んだ場合を示した
が、必ずしも銅ベース板１５を設ける必要はなく半導体
素子部！を直接セラミック板１６の金属メッキ面にろう
付けしても良い。
や樹脂ケース１８は、パッケージの一部外面を構成して
おり、このパッケージからは半導体素子１ノに接続した
外部電極１２゜１３が引き出されている。また、ここで
は、半導体素子１ノの裏面（外部電極１２）とセラミッ
ク板１６との間に銅ペース板１５を挾んだ場合を示した
が、必ずしも銅ベース板１５を設ける必要はなく半導体
素子部！を直接セラミック板１６の金属メッキ面にろう
付けしても良い。
第１図のような装置では、半導体素子Ｌノと電気的に接
続した銅ペース板１５と放熱板１７との間にセラミック
板１６を設は放熱板１７の絶縁を図っているが、絶縁耐
圧を向上させるためにセラミック板１６を厚くするとセ
ラミック板１６の熱抵抗により放熱特性が悪化するため
薄いセラミック板１６を使用する必要がある。
続した銅ペース板１５と放熱板１７との間にセラミック
板１６を設は放熱板１７の絶縁を図っているが、絶縁耐
圧を向上させるためにセラミック板１６を厚くするとセ
ラミック板１６の熱抵抗により放熱特性が悪化するため
薄いセラミック板１６を使用する必要がある。
また、内部沿面距離（第１の樹脂１９とセラミック板１
６との境界面に沿った銅ベース板１５から放熱板１７に
至るリーク電流路）を上げ絶縁耐圧の向上を図るため、
セラミック板１６の裏面の周辺部分には金属メッキ膜お
よび半田を付けないようにする。すなわち、第２図のセ
ラミック板１６周辺部を拡大して示す図に＝ ３− おいて、セラミック板１６の周辺部に半田１４が付着し
ない部分を設けると、この部分の内部沿面距離は破線人
で示すものとなり、セラミック板１６の裏面全面に半田
を付けた場合の沿面距離（図の破線Ｂで示す）に比らべ
内部沿面距離を大幅に長くすることができる。
６との境界面に沿った銅ベース板１５から放熱板１７に
至るリーク電流路）を上げ絶縁耐圧の向上を図るため、
セラミック板１６の裏面の周辺部分には金属メッキ膜お
よび半田を付けないようにする。すなわち、第２図のセ
ラミック板１６周辺部を拡大して示す図に＝ ３− おいて、セラミック板１６の周辺部に半田１４が付着し
ない部分を設けると、この部分の内部沿面距離は破線人
で示すものとなり、セラミック板１６の裏面全面に半田
を付けた場合の沿面距離（図の破線Ｂで示す）に比らべ
内部沿面距離を大幅に長くすることができる。
しかしながら、このような装置では、絶縁用のセラミッ
ク板１６と絶縁すべき放熱板１７との間に形成される半
田およびセラミック板の金属メッキ膜の厚みによる間隙
２１がおよそＱ、２ｙｎｘ程度と狭いため、第１の樹脂
１９を充填する際にこの間隙２１内に第１の樹脂１９が
入り込みに＜＜、未充填の部分や気泡ができやすい、こ
のように、セラミック板１６と放熱板１７との間に気泡
や樹脂の未充填部分が形成されると、この未完＠部分に
沿ってリーク電流が流れやすくなり、等測的に内部沿面
距離が短くなって、絶縁耐圧の低下を招く。また、Ｍｌ
の樹脂１９を挾んだセラミック板１６と放熱板１７との
距離が接近しすぎ、第２図のＣで示すように第１４− の樹脂１９を介しての放電現象が問題どなってくる。
ク板１６と絶縁すべき放熱板１７との間に形成される半
田およびセラミック板の金属メッキ膜の厚みによる間隙
２１がおよそＱ、２ｙｎｘ程度と狭いため、第１の樹脂
１９を充填する際にこの間隙２１内に第１の樹脂１９が
入り込みに＜＜、未充填の部分や気泡ができやすい、こ
のように、セラミック板１６と放熱板１７との間に気泡
や樹脂の未充填部分が形成されると、この未完＠部分に
沿ってリーク電流が流れやすくなり、等測的に内部沿面
距離が短くなって、絶縁耐圧の低下を招く。また、Ｍｌ
の樹脂１９を挾んだセラミック板１６と放熱板１７との
距離が接近しすぎ、第２図のＣで示すように第１４− の樹脂１９を介しての放電現象が問題どなってくる。
このような不都合を解消するべく、Ｍ３図に示すように
、セラミック板１６の下面に銅ベース板１５を設け、セ
ラミック板１６と放熱板１７との間隙を十分に広くした
装置もあるが、この場合には、セラミック板１６にクラ
ックが入りやすい欠点がある。すなわち第３図において
、第１の樹脂１９としてはセラミック板１６からの放電
を防ぐようにセラミック回りに密着性の良いものが選定
される。しかしながらセラミックに良好に密着する部材
は一般に熱膨張係数が高い、一方、第２の樹脂２０は樹
脂ケース１８内を密着性良く充填するように、熱膨張係
数の小さい樹脂が選ばれる。ここで、これらの樹脂の温
度変化による収縮時について考えると、第２の樹脂２０
の収縮量が小さいため、第２の樹脂２０の境界面りの位
置は、殆んど変化しないが、第１の樹脂１９は金属製の
放熱板１１とは密着性が悪いため、第１の樹脂１９が放
熱板１７から剥離して、上部の第２の樹脂２ｏ方向に収
縮移動する。従って、この移動に伴い、セラミック板１
６が応力を受け、変形してセラミック板１６にクラック
が入り、結果として絶縁耐圧の低下を招く。
、セラミック板１６の下面に銅ベース板１５を設け、セ
ラミック板１６と放熱板１７との間隙を十分に広くした
装置もあるが、この場合には、セラミック板１６にクラ
ックが入りやすい欠点がある。すなわち第３図において
、第１の樹脂１９としてはセラミック板１６からの放電
を防ぐようにセラミック回りに密着性の良いものが選定
される。しかしながらセラミックに良好に密着する部材
は一般に熱膨張係数が高い、一方、第２の樹脂２０は樹
脂ケース１８内を密着性良く充填するように、熱膨張係
数の小さい樹脂が選ばれる。ここで、これらの樹脂の温
度変化による収縮時について考えると、第２の樹脂２０
の収縮量が小さいため、第２の樹脂２０の境界面りの位
置は、殆んど変化しないが、第１の樹脂１９は金属製の
放熱板１１とは密着性が悪いため、第１の樹脂１９が放
熱板１７から剥離して、上部の第２の樹脂２ｏ方向に収
縮移動する。従って、この移動に伴い、セラミック板１
６が応力を受け、変形してセラミック板１６にクラック
が入り、結果として絶縁耐圧の低下を招く。
この発明は上記のような点に鑑みなされたもので、セラ
ミック板へのクラックの発生や内部沿面距離の減少等の
不都合が防止され、放熱板と半導体素子および半導体素
子から引き出された外部電極との間の絶縁耐圧の改善さ
れた半導体装置を提供しようとするものである。
ミック板へのクラックの発生や内部沿面距離の減少等の
不都合が防止され、放熱板と半導体素子および半導体素
子から引き出された外部電極との間の絶縁耐圧の改善さ
れた半導体装置を提供しようとするものである。
すなわちこの発明に係る半導体装置では、放熱板上に適
当な板厚を有する例えば銅板等の熱伝導性の高い導体板
を積層して設け、さらにこの導体板上に例えばセラミッ
ク板婢の絶縁板を積層して設ける。そしてこのセラミッ
ク板上に適宜外部電極の取り付けられた半導体素子部を
取り付けるとともに、上記放熱板が底面の少なくとも一
部となるような樹脂ケースを設け、この樹脂ケースで囲
まれた内部に上記セラミック板の上面に略達するまでセ
ラミック板との密着性の良い第１の樹脂を注入し硬化さ
せ、さらに、この第１の樹脂上に熱膨張率の小さい第２
の樹脂を充填して半導体素子部を封止するようにしたも
のである。
当な板厚を有する例えば銅板等の熱伝導性の高い導体板
を積層して設け、さらにこの導体板上に例えばセラミッ
ク板婢の絶縁板を積層して設ける。そしてこのセラミッ
ク板上に適宜外部電極の取り付けられた半導体素子部を
取り付けるとともに、上記放熱板が底面の少なくとも一
部となるような樹脂ケースを設け、この樹脂ケースで囲
まれた内部に上記セラミック板の上面に略達するまでセ
ラミック板との密着性の良い第１の樹脂を注入し硬化さ
せ、さらに、この第１の樹脂上に熱膨張率の小さい第２
の樹脂を充填して半導体素子部を封止するようにしたも
のである。
以下図面を参照してこの発明の一実施例につき説明する
。第４図において、板厚が約２．５ ｙｎｒｎの銅放熱
板上に例えば鉛（９５％）、すず（３，５％）、銀（１
，５％）の半田１４を用いて板厚が約１，５ｍｙｎの銅
ベース板１５の裏面全面をろう付けする。この銅ベース
板１５上に板厚が約Ｑ、 ５ ｍｍ のセラミック板１
６を半田１４でろう付けする。ここで、このセラミック
板１６は内部沿面距離全十分にするため、下層の銅ベー
ス板１５よりも面積の広いものを使用し、銅ベース板１
５の端部から外にセラミック板が出るようにする。
。第４図において、板厚が約２．５ ｙｎｒｎの銅放熱
板上に例えば鉛（９５％）、すず（３，５％）、銀（１
，５％）の半田１４を用いて板厚が約１，５ｍｙｎの銅
ベース板１５の裏面全面をろう付けする。この銅ベース
板１５上に板厚が約Ｑ、 ５ ｍｍ のセラミック板１
６を半田１４でろう付けする。ここで、このセラミック
板１６は内部沿面距離全十分にするため、下層の銅ベー
ス板１５よりも面積の広いものを使用し、銅ベース板１
５の端部から外にセラミック板が出るようにする。
７−
次いで、このセラミック板１５土に、内部に半導体チッ
プがエンキャッジされ外部端子１２２１３の接続された
半導体素子部１０を半田付けする。ここで、上記半導体
素子部！は半導体チップの放熱性を良好にするため、外
部端子１２が半導体素子部１１０基台となるような基台
面１２Ｔを有する外部端子１２が取り付けられており、
この外部端子１ｘｃｔ基台面１２Ｔの裏面をセラミック
板１６に半田付けする。
プがエンキャッジされ外部端子１２２１３の接続された
半導体素子部１０を半田付けする。ここで、上記半導体
素子部！は半導体チップの放熱性を良好にするため、外
部端子１２が半導体素子部１１０基台となるような基台
面１２Ｔを有する外部端子１２が取り付けられており、
この外部端子１ｘｃｔ基台面１２Ｔの裏面をセラミック
板１６に半田付けする。
この後、枠状の樹脂ケース１８を放熱板１７にはめ込み
、この放熱板１ｒおよび樹脂ケース１８で囲まれた内部
に例えば日本ベルノックス社製のＸＭ−１９３８等のセ
ラミックに対する密着性の高い樹脂を第１の樹脂１９と
して注入する。尚、上記ＸＭ−１９３８０熱膨張率は１
５．８Ｘ１０ ／’Ｃである。ここでこの第１の樹脂１
９を、第１の樹脂１９の上面とセラミック板１５の上面
とが略同−面となるように注入する。尚、この第１の樹
脂１９としてはグル状のポツティング剤を使用しても良
い。
、この放熱板１ｒおよび樹脂ケース１８で囲まれた内部
に例えば日本ベルノックス社製のＸＭ−１９３８等のセ
ラミックに対する密着性の高い樹脂を第１の樹脂１９と
して注入する。尚、上記ＸＭ−１９３８０熱膨張率は１
５．８Ｘ１０ ／’Ｃである。ここでこの第１の樹脂１
９を、第１の樹脂１９の上面とセラミック板１５の上面
とが略同−面となるように注入する。尚、この第１の樹
脂１９としてはグル状のポツティング剤を使用しても良
い。
８−
続いて、上記第１の樹脂１９を例えば１００’Ｃ２時間
および１２０’ＣＩ２時間の熱処理により硬化させた後
、例えば日本ベルノックス社製のＭＥ−２６６等の熱膨
張係数の小さい第２の樹脂２０で樹脂ケース１８内を充
填する。なお、 １このＭｇ−２６６の熱膨張係数は ２．１６Ｘ１０ ／’Ｃである。
および１２０’ＣＩ２時間の熱処理により硬化させた後
、例えば日本ベルノックス社製のＭＥ−２６６等の熱膨
張係数の小さい第２の樹脂２０で樹脂ケース１８内を充
填する。なお、 １このＭｇ−２６６の熱膨張係数は ２．１６Ｘ１０ ／’Ｃである。
引き続き、１００℃２時間および１２５℃１２時間の硬
化処理を行ない、その他の仕上げ工程を施して装置が完
成する。
化処理を行ない、その他の仕上げ工程を施して装置が完
成する。
上記のような本実施例の装置ではセラミック板１６と放
熱板との間に銅ペース板１５が設けられており、放熱板
１７とセラミック板１６と０間の間隔が広いため、第１
の樹脂１９の未充填部や気泡が形成されにくくなり、セ
ラミック板１６に沿った内部沿面距離を保証することが
できる。尚、この銅ベース板１７の板厚は通常１間以上
あればよい。
熱板との間に銅ペース板１５が設けられており、放熱板
１７とセラミック板１６と０間の間隔が広いため、第１
の樹脂１９の未充填部や気泡が形成されにくくなり、セ
ラミック板１６に沿った内部沿面距離を保証することが
できる。尚、この銅ベース板１７の板厚は通常１間以上
あればよい。
さらに、第１の樹脂１９を挾んだ放熱板１７とセラミッ
ク板１６との間の距離が長くなるため、第１の樹脂１９
を挾んだ放熱板１７とセラミック板１６との間の絶縁耐
圧の向上を図ることができる。
ク板１６との間の距離が長くなるため、第１の樹脂１９
を挾んだ放熱板１７とセラミック板１６との間の絶縁耐
圧の向上を図ることができる。
またセラミック板１６回りに樹脂が密着するように、セ
ラミックとの密着性の良好な第１の樹脂１９でセラミッ
ク板１６の側面および下面を覆うように充填するが、こ
の第１の樹脂１９の上面がセラミック板１６の上面と水
平に略一致するよりに充填するため、セラミック板１６
に加わる応力を低減できる。すなわち、第４図に示すよ
うなものでは、熱膨張係数の大きい第１の樹脂１９が熱
変化により収縮したとしても、セラミック板１６の上面
は熱膨張率の小さい第２の樹脂２０で支えられているた
め、セラミック板１６の反りが小さく、クラックの発生
を防止できる。一方、第１の樹脂１９が膨張するときを
考えた場合にもセラミック板１６の上面が熱膨張率の小
さい第２の樹脂２０で支えられているため、セラミック
板１６の変形を防止でき、例えば、−４０９Ｃ〜１２５
℃の温度サイクルを施した結果、安定した絶縁耐圧を得
ることが確認できた。
ラミックとの密着性の良好な第１の樹脂１９でセラミッ
ク板１６の側面および下面を覆うように充填するが、こ
の第１の樹脂１９の上面がセラミック板１６の上面と水
平に略一致するよりに充填するため、セラミック板１６
に加わる応力を低減できる。すなわち、第４図に示すよ
うなものでは、熱膨張係数の大きい第１の樹脂１９が熱
変化により収縮したとしても、セラミック板１６の上面
は熱膨張率の小さい第２の樹脂２０で支えられているた
め、セラミック板１６の反りが小さく、クラックの発生
を防止できる。一方、第１の樹脂１９が膨張するときを
考えた場合にもセラミック板１６の上面が熱膨張率の小
さい第２の樹脂２０で支えられているため、セラミック
板１６の変形を防止でき、例えば、−４０９Ｃ〜１２５
℃の温度サイクルを施した結果、安定した絶縁耐圧を得
ることが確認できた。
尚、上記実施例では、放熱板１７上に順に銅ベース板１
５およびセラミック板を介し半導体素子部ＩＯを取り付
ける場合を示したが、熱伝導性の良いものであれば、銅
ペース板１５に代えて適当な板厚のある他の導体板を使
用して良く、同様に、セラミック板も耐絶縁性の高いも
のであれば、他の絶縁板を使用しても良い。
５およびセラミック板を介し半導体素子部ＩＯを取り付
ける場合を示したが、熱伝導性の良いものであれば、銅
ペース板１５に代えて適当な板厚のある他の導体板を使
用して良く、同様に、セラミック板も耐絶縁性の高いも
のであれば、他の絶縁板を使用しても良い。
１だ、半導体素子部及の構造も上述のようなものに限ら
ない。
ない。
以上のようにこの発明によればセラミックの発生や、内
部沿面距離の減少等の不都合を招くことなく、放熱板と
半導体素子および半導体素子から引き出された外部端子
との絶縁耐圧の数置された半導体装置を提供することが
できる。
部沿面距離の減少等の不都合を招くことなく、放熱板と
半導体素子および半導体素子から引き出された外部端子
との絶縁耐圧の数置された半導体装置を提供することが
できる。
第１図は従来の半導体装置の一例を示す断面図、第２図
は第１図の装置の一部を拡大して示１１− す断面図、第３図は従来の半導体装置の他の一例を示す
断面図、第４図はこの発明の一実施例に係る半導体装置
の断面図である。 ！・・・半導体素子部、ムＪ・・・半導体素子、１２．
１３・・・外部電極、１４・・・半田、１５・・・銅ベ
ース板、１６・・・セラミック板、１７・・・放熱板、
１８・・・樹脂ケース、１９・・・第１の樹脂、２０°
・・第２の樹脂。 出願人代理人 弁理士 鈴 圧式 彦 １２−
は第１図の装置の一部を拡大して示１１− す断面図、第３図は従来の半導体装置の他の一例を示す
断面図、第４図はこの発明の一実施例に係る半導体装置
の断面図である。 ！・・・半導体素子部、ムＪ・・・半導体素子、１２．
１３・・・外部電極、１４・・・半田、１５・・・銅ベ
ース板、１６・・・セラミック板、１７・・・放熱板、
１８・・・樹脂ケース、１９・・・第１の樹脂、２０°
・・第２の樹脂。 出願人代理人 弁理士 鈴 圧式 彦 １２−
Claims (1)
- 放熱板と、この放熱板上に積層して設けられた熱伝導性
の高い導体板と、この導体板上に積層して設けられた絶
縁板と、この絶縁板上に取着され外部導出電極が適宜接
続された半導体素子を含む半導体素子部と上記半導体素
子部を囲み上記放熱板の少なくとも一部が底面となるよ
うに上記放熱板に取り付けられた樹脂ケース部と、上記
樹脂ケース部および放熱板で囲まれた部位を充填する第
１の樹脂部および第２の樹脂部とを具備し、上記第１の
樹脂部は上記絶縁板との密着性の高い部材からなり、上
記放熱板の上面から上記絶縁板の上面付近までを充填し
、上記第２の樹脂部は熱膨張係数の小さい材料からなり
、上記半導体素子部を樹脂封止するように上記樹脂ケー
ス部内部の上記第１の樹脂部上の部分を充填しているこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11405183A JPS607156A (ja) | 1983-06-24 | 1983-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11405183A JPS607156A (ja) | 1983-06-24 | 1983-06-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607156A true JPS607156A (ja) | 1985-01-14 |
Family
ID=14627802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11405183A Pending JPS607156A (ja) | 1983-06-24 | 1983-06-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972102A (en) * | 1996-10-29 | 1999-10-26 | North American Refractories Co. | Hydraulically-bonded monolithic refractories containing a calcium oxide-free binder comprised of a hydratable alumina source and magnesium oxide |
-
1983
- 1983-06-24 JP JP11405183A patent/JPS607156A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972102A (en) * | 1996-10-29 | 1999-10-26 | North American Refractories Co. | Hydraulically-bonded monolithic refractories containing a calcium oxide-free binder comprised of a hydratable alumina source and magnesium oxide |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4177571B2 (ja) | 半導体装置 | |
| JP5656907B2 (ja) | パワーモジュール | |
| US9171773B2 (en) | Semiconductor device | |
| JP3316714B2 (ja) | 半導体装置 | |
| US11201121B2 (en) | Semiconductor device | |
| US9466542B2 (en) | Semiconductor device | |
| JP2002076197A (ja) | 半導体装置用基板及び半導体装置 | |
| JP5071719B2 (ja) | 電力用半導体装置 | |
| US10959333B2 (en) | Semiconductor device | |
| WO2021248954A1 (zh) | 一种功率半导体模块 | |
| JP4967701B2 (ja) | 電力半導体装置 | |
| JP3440824B2 (ja) | 半導体装置 | |
| JP2913247B2 (ja) | パワー半導体モジュール及び車両用インバータ装置 | |
| US20220051960A1 (en) | Power Semiconductor Module Arrangement and Method for Producing the Same | |
| JP6095303B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000216332A (ja) | 半導体装置 | |
| JPH06151657A (ja) | 半導体装置及びその製造方法 | |
| JP4098414B2 (ja) | 半導体装置 | |
| JPS6050354B2 (ja) | 樹脂封止型半導体装置 | |
| JPS607156A (ja) | 半導体装置 | |
| JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
| JP7494521B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2023073831A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20230317534A1 (en) | Semiconductor device and method of producing semiconductor device | |
| JPH11176882A (ja) | 半導体素子を含む電子回路装置 |