JPS607156A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS607156A JPS607156A JP11405183A JP11405183A JPS607156A JP S607156 A JPS607156 A JP S607156A JP 11405183 A JP11405183 A JP 11405183A JP 11405183 A JP11405183 A JP 11405183A JP S607156 A JPS607156 A JP S607156A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- plate
- ceramic plate
- semiconductor element
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3737—Organic materials with or without a thermoconductive filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Dispersion Chemistry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はサイリスタ、トライアック、トランジスタ、
ダイオード等或はこれらのモジュール製品等の半導体装
置に関する。
ダイオード等或はこれらのモジュール製品等の半導体装
置に関する。
サイリスタやトライアック等の大電力素子の樹脂パッケ
ージに放熱板が取り付けられたものがあるがこのような
装置において、放熱板と内部に収納された半導体素子と
が電気的に分離されたいわゆる絶縁型の装置では、通常
放熱板と半導体素子との間に薄いセラミック板を挾むこ
とにより両者の絶縁を図っている。
ージに放熱板が取り付けられたものがあるがこのような
装置において、放熱板と内部に収納された半導体素子と
が電気的に分離されたいわゆる絶縁型の装置では、通常
放熱板と半導体素子との間に薄いセラミック板を挾むこ
とにより両者の絶縁を図っている。
第1図の断面図に、上記のような絶縁型の半導体装置の
構造を示す。図においてLノは、内部に半導体チップ1
のエンキャップ(−次封止)された半導体素子で、この
下面側は内部電極2を介し一方の外部電極12上に取り
着けられ、この外部電極12は外部端子として外部に引
き出されたものとなっている。同様に半導体素子ユ11
の上面側も内部電極3を介して外部端子となる他方の外
部電極13が取り付けられている。
構造を示す。図においてLノは、内部に半導体チップ1
のエンキャップ(−次封止)された半導体素子で、この
下面側は内部電極2を介し一方の外部電極12上に取り
着けられ、この外部電極12は外部端子として外部に引
き出されたものとなっている。同様に半導体素子ユ11
の上面側も内部電極3を介して外部端子となる他方の外
部電極13が取り付けられている。
このような外部リード12.13の取り付けられた半導
体素子部10は、下層から順に放熱板17、金属メッキ
部分を有するセラミック板16および銅ベース板15が
半田14により接着されて積層されている。そして、上
記最下層の放熱板17に、上記半導体素子1ノを取り囲
むような樹脂ケース18がはめ込まれ、この放熱板11
と樹脂ケース18とによって囲まれた内部には、セラミ
ック板16との密着性の良い第10樹脂19がセラミッ
ク板16を充分に覆うように充填され、さらにこの第1
の樹脂19上には熱膨張率の小さい第2の樹脂20が充
填されたものとなっている。
体素子部10は、下層から順に放熱板17、金属メッキ
部分を有するセラミック板16および銅ベース板15が
半田14により接着されて積層されている。そして、上
記最下層の放熱板17に、上記半導体素子1ノを取り囲
むような樹脂ケース18がはめ込まれ、この放熱板11
と樹脂ケース18とによって囲まれた内部には、セラミ
ック板16との密着性の良い第10樹脂19がセラミッ
ク板16を充分に覆うように充填され、さらにこの第1
の樹脂19上には熱膨張率の小さい第2の樹脂20が充
填されたものとなっている。
尚、図は半導体装置の一部を示したもので、放熱板17
や樹脂ケース18は、パッケージの一部外面を構成して
おり、このパッケージからは半導体素子1ノに接続した
外部電極12゜13が引き出されている。また、ここで
は、半導体素子1ノの裏面(外部電極12)とセラミッ
ク板16との間に銅ペース板15を挾んだ場合を示した
が、必ずしも銅ベース板15を設ける必要はなく半導体
素子部!を直接セラミック板16の金属メッキ面にろう
付けしても良い。
や樹脂ケース18は、パッケージの一部外面を構成して
おり、このパッケージからは半導体素子1ノに接続した
外部電極12゜13が引き出されている。また、ここで
は、半導体素子1ノの裏面(外部電極12)とセラミッ
ク板16との間に銅ペース板15を挾んだ場合を示した
が、必ずしも銅ベース板15を設ける必要はなく半導体
素子部!を直接セラミック板16の金属メッキ面にろう
付けしても良い。
第1図のような装置では、半導体素子Lノと電気的に接
続した銅ペース板15と放熱板17との間にセラミック
板16を設は放熱板17の絶縁を図っているが、絶縁耐
圧を向上させるためにセラミック板16を厚くするとセ
ラミック板16の熱抵抗により放熱特性が悪化するため
薄いセラミック板16を使用する必要がある。
続した銅ペース板15と放熱板17との間にセラミック
板16を設は放熱板17の絶縁を図っているが、絶縁耐
圧を向上させるためにセラミック板16を厚くするとセ
ラミック板16の熱抵抗により放熱特性が悪化するため
薄いセラミック板16を使用する必要がある。
また、内部沿面距離(第1の樹脂19とセラミック板1
6との境界面に沿った銅ベース板15から放熱板17に
至るリーク電流路)を上げ絶縁耐圧の向上を図るため、
セラミック板16の裏面の周辺部分には金属メッキ膜お
よび半田を付けないようにする。すなわち、第2図のセ
ラミック板16周辺部を拡大して示す図に= 3− おいて、セラミック板16の周辺部に半田14が付着し
ない部分を設けると、この部分の内部沿面距離は破線人
で示すものとなり、セラミック板16の裏面全面に半田
を付けた場合の沿面距離(図の破線Bで示す)に比らべ
内部沿面距離を大幅に長くすることができる。
6との境界面に沿った銅ベース板15から放熱板17に
至るリーク電流路)を上げ絶縁耐圧の向上を図るため、
セラミック板16の裏面の周辺部分には金属メッキ膜お
よび半田を付けないようにする。すなわち、第2図のセ
ラミック板16周辺部を拡大して示す図に= 3− おいて、セラミック板16の周辺部に半田14が付着し
ない部分を設けると、この部分の内部沿面距離は破線人
で示すものとなり、セラミック板16の裏面全面に半田
を付けた場合の沿面距離(図の破線Bで示す)に比らべ
内部沿面距離を大幅に長くすることができる。
しかしながら、このような装置では、絶縁用のセラミッ
ク板16と絶縁すべき放熱板17との間に形成される半
田およびセラミック板の金属メッキ膜の厚みによる間隙
21がおよそQ、2ynx程度と狭いため、第1の樹脂
19を充填する際にこの間隙21内に第1の樹脂19が
入り込みに<<、未充填の部分や気泡ができやすい、こ
のように、セラミック板16と放熱板17との間に気泡
や樹脂の未充填部分が形成されると、この未完@部分に
沿ってリーク電流が流れやすくなり、等測的に内部沿面
距離が短くなって、絶縁耐圧の低下を招く。また、Ml
の樹脂19を挾んだセラミック板16と放熱板17との
距離が接近しすぎ、第2図のCで示すように第14− の樹脂19を介しての放電現象が問題どなってくる。
ク板16と絶縁すべき放熱板17との間に形成される半
田およびセラミック板の金属メッキ膜の厚みによる間隙
21がおよそQ、2ynx程度と狭いため、第1の樹脂
19を充填する際にこの間隙21内に第1の樹脂19が
入り込みに<<、未充填の部分や気泡ができやすい、こ
のように、セラミック板16と放熱板17との間に気泡
や樹脂の未充填部分が形成されると、この未完@部分に
沿ってリーク電流が流れやすくなり、等測的に内部沿面
距離が短くなって、絶縁耐圧の低下を招く。また、Ml
の樹脂19を挾んだセラミック板16と放熱板17との
距離が接近しすぎ、第2図のCで示すように第14− の樹脂19を介しての放電現象が問題どなってくる。
このような不都合を解消するべく、M3図に示すように
、セラミック板16の下面に銅ベース板15を設け、セ
ラミック板16と放熱板17との間隙を十分に広くした
装置もあるが、この場合には、セラミック板16にクラ
ックが入りやすい欠点がある。すなわち第3図において
、第1の樹脂19としてはセラミック板16からの放電
を防ぐようにセラミック回りに密着性の良いものが選定
される。しかしながらセラミックに良好に密着する部材
は一般に熱膨張係数が高い、一方、第2の樹脂20は樹
脂ケース18内を密着性良く充填するように、熱膨張係
数の小さい樹脂が選ばれる。ここで、これらの樹脂の温
度変化による収縮時について考えると、第2の樹脂20
の収縮量が小さいため、第2の樹脂20の境界面りの位
置は、殆んど変化しないが、第1の樹脂19は金属製の
放熱板11とは密着性が悪いため、第1の樹脂19が放
熱板17から剥離して、上部の第2の樹脂2o方向に収
縮移動する。従って、この移動に伴い、セラミック板1
6が応力を受け、変形してセラミック板16にクラック
が入り、結果として絶縁耐圧の低下を招く。
、セラミック板16の下面に銅ベース板15を設け、セ
ラミック板16と放熱板17との間隙を十分に広くした
装置もあるが、この場合には、セラミック板16にクラ
ックが入りやすい欠点がある。すなわち第3図において
、第1の樹脂19としてはセラミック板16からの放電
を防ぐようにセラミック回りに密着性の良いものが選定
される。しかしながらセラミックに良好に密着する部材
は一般に熱膨張係数が高い、一方、第2の樹脂20は樹
脂ケース18内を密着性良く充填するように、熱膨張係
数の小さい樹脂が選ばれる。ここで、これらの樹脂の温
度変化による収縮時について考えると、第2の樹脂20
の収縮量が小さいため、第2の樹脂20の境界面りの位
置は、殆んど変化しないが、第1の樹脂19は金属製の
放熱板11とは密着性が悪いため、第1の樹脂19が放
熱板17から剥離して、上部の第2の樹脂2o方向に収
縮移動する。従って、この移動に伴い、セラミック板1
6が応力を受け、変形してセラミック板16にクラック
が入り、結果として絶縁耐圧の低下を招く。
この発明は上記のような点に鑑みなされたもので、セラ
ミック板へのクラックの発生や内部沿面距離の減少等の
不都合が防止され、放熱板と半導体素子および半導体素
子から引き出された外部電極との間の絶縁耐圧の改善さ
れた半導体装置を提供しようとするものである。
ミック板へのクラックの発生や内部沿面距離の減少等の
不都合が防止され、放熱板と半導体素子および半導体素
子から引き出された外部電極との間の絶縁耐圧の改善さ
れた半導体装置を提供しようとするものである。
すなわちこの発明に係る半導体装置では、放熱板上に適
当な板厚を有する例えば銅板等の熱伝導性の高い導体板
を積層して設け、さらにこの導体板上に例えばセラミッ
ク板婢の絶縁板を積層して設ける。そしてこのセラミッ
ク板上に適宜外部電極の取り付けられた半導体素子部を
取り付けるとともに、上記放熱板が底面の少なくとも一
部となるような樹脂ケースを設け、この樹脂ケースで囲
まれた内部に上記セラミック板の上面に略達するまでセ
ラミック板との密着性の良い第1の樹脂を注入し硬化さ
せ、さらに、この第1の樹脂上に熱膨張率の小さい第2
の樹脂を充填して半導体素子部を封止するようにしたも
のである。
当な板厚を有する例えば銅板等の熱伝導性の高い導体板
を積層して設け、さらにこの導体板上に例えばセラミッ
ク板婢の絶縁板を積層して設ける。そしてこのセラミッ
ク板上に適宜外部電極の取り付けられた半導体素子部を
取り付けるとともに、上記放熱板が底面の少なくとも一
部となるような樹脂ケースを設け、この樹脂ケースで囲
まれた内部に上記セラミック板の上面に略達するまでセ
ラミック板との密着性の良い第1の樹脂を注入し硬化さ
せ、さらに、この第1の樹脂上に熱膨張率の小さい第2
の樹脂を充填して半導体素子部を封止するようにしたも
のである。
以下図面を参照してこの発明の一実施例につき説明する
。第4図において、板厚が約2.5 ynrnの銅放熱
板上に例えば鉛(95%)、すず(3,5%)、銀(1
,5%)の半田14を用いて板厚が約1,5mynの銅
ベース板15の裏面全面をろう付けする。この銅ベース
板15上に板厚が約Q、 5 mm のセラミック板1
6を半田14でろう付けする。ここで、このセラミック
板16は内部沿面距離全十分にするため、下層の銅ベー
ス板15よりも面積の広いものを使用し、銅ベース板1
5の端部から外にセラミック板が出るようにする。
。第4図において、板厚が約2.5 ynrnの銅放熱
板上に例えば鉛(95%)、すず(3,5%)、銀(1
,5%)の半田14を用いて板厚が約1,5mynの銅
ベース板15の裏面全面をろう付けする。この銅ベース
板15上に板厚が約Q、 5 mm のセラミック板1
6を半田14でろう付けする。ここで、このセラミック
板16は内部沿面距離全十分にするため、下層の銅ベー
ス板15よりも面積の広いものを使用し、銅ベース板1
5の端部から外にセラミック板が出るようにする。
7−
次いで、このセラミック板15土に、内部に半導体チッ
プがエンキャッジされ外部端子12213の接続された
半導体素子部10を半田付けする。ここで、上記半導体
素子部!は半導体チップの放熱性を良好にするため、外
部端子12が半導体素子部110基台となるような基台
面12Tを有する外部端子12が取り付けられており、
この外部端子1xct基台面12Tの裏面をセラミック
板16に半田付けする。
プがエンキャッジされ外部端子12213の接続された
半導体素子部10を半田付けする。ここで、上記半導体
素子部!は半導体チップの放熱性を良好にするため、外
部端子12が半導体素子部110基台となるような基台
面12Tを有する外部端子12が取り付けられており、
この外部端子1xct基台面12Tの裏面をセラミック
板16に半田付けする。
この後、枠状の樹脂ケース18を放熱板17にはめ込み
、この放熱板1rおよび樹脂ケース18で囲まれた内部
に例えば日本ベルノックス社製のXM−1938等のセ
ラミックに対する密着性の高い樹脂を第1の樹脂19と
して注入する。尚、上記XM−19380熱膨張率は1
5.8X10 /’Cである。ここでこの第1の樹脂1
9を、第1の樹脂19の上面とセラミック板15の上面
とが略同−面となるように注入する。尚、この第1の樹
脂19としてはグル状のポツティング剤を使用しても良
い。
、この放熱板1rおよび樹脂ケース18で囲まれた内部
に例えば日本ベルノックス社製のXM−1938等のセ
ラミックに対する密着性の高い樹脂を第1の樹脂19と
して注入する。尚、上記XM−19380熱膨張率は1
5.8X10 /’Cである。ここでこの第1の樹脂1
9を、第1の樹脂19の上面とセラミック板15の上面
とが略同−面となるように注入する。尚、この第1の樹
脂19としてはグル状のポツティング剤を使用しても良
い。
8−
続いて、上記第1の樹脂19を例えば100’C2時間
および120’CI2時間の熱処理により硬化させた後
、例えば日本ベルノックス社製のME−266等の熱膨
張係数の小さい第2の樹脂20で樹脂ケース18内を充
填する。なお、 1このMg−266の熱膨張係数は 2.16X10 /’Cである。
および120’CI2時間の熱処理により硬化させた後
、例えば日本ベルノックス社製のME−266等の熱膨
張係数の小さい第2の樹脂20で樹脂ケース18内を充
填する。なお、 1このMg−266の熱膨張係数は 2.16X10 /’Cである。
引き続き、100℃2時間および125℃12時間の硬
化処理を行ない、その他の仕上げ工程を施して装置が完
成する。
化処理を行ない、その他の仕上げ工程を施して装置が完
成する。
上記のような本実施例の装置ではセラミック板16と放
熱板との間に銅ペース板15が設けられており、放熱板
17とセラミック板16と0間の間隔が広いため、第1
の樹脂19の未充填部や気泡が形成されにくくなり、セ
ラミック板16に沿った内部沿面距離を保証することが
できる。尚、この銅ベース板17の板厚は通常1間以上
あればよい。
熱板との間に銅ペース板15が設けられており、放熱板
17とセラミック板16と0間の間隔が広いため、第1
の樹脂19の未充填部や気泡が形成されにくくなり、セ
ラミック板16に沿った内部沿面距離を保証することが
できる。尚、この銅ベース板17の板厚は通常1間以上
あればよい。
さらに、第1の樹脂19を挾んだ放熱板17とセラミッ
ク板16との間の距離が長くなるため、第1の樹脂19
を挾んだ放熱板17とセラミック板16との間の絶縁耐
圧の向上を図ることができる。
ク板16との間の距離が長くなるため、第1の樹脂19
を挾んだ放熱板17とセラミック板16との間の絶縁耐
圧の向上を図ることができる。
またセラミック板16回りに樹脂が密着するように、セ
ラミックとの密着性の良好な第1の樹脂19でセラミッ
ク板16の側面および下面を覆うように充填するが、こ
の第1の樹脂19の上面がセラミック板16の上面と水
平に略一致するよりに充填するため、セラミック板16
に加わる応力を低減できる。すなわち、第4図に示すよ
うなものでは、熱膨張係数の大きい第1の樹脂19が熱
変化により収縮したとしても、セラミック板16の上面
は熱膨張率の小さい第2の樹脂20で支えられているた
め、セラミック板16の反りが小さく、クラックの発生
を防止できる。一方、第1の樹脂19が膨張するときを
考えた場合にもセラミック板16の上面が熱膨張率の小
さい第2の樹脂20で支えられているため、セラミック
板16の変形を防止でき、例えば、−409C〜125
℃の温度サイクルを施した結果、安定した絶縁耐圧を得
ることが確認できた。
ラミックとの密着性の良好な第1の樹脂19でセラミッ
ク板16の側面および下面を覆うように充填するが、こ
の第1の樹脂19の上面がセラミック板16の上面と水
平に略一致するよりに充填するため、セラミック板16
に加わる応力を低減できる。すなわち、第4図に示すよ
うなものでは、熱膨張係数の大きい第1の樹脂19が熱
変化により収縮したとしても、セラミック板16の上面
は熱膨張率の小さい第2の樹脂20で支えられているた
め、セラミック板16の反りが小さく、クラックの発生
を防止できる。一方、第1の樹脂19が膨張するときを
考えた場合にもセラミック板16の上面が熱膨張率の小
さい第2の樹脂20で支えられているため、セラミック
板16の変形を防止でき、例えば、−409C〜125
℃の温度サイクルを施した結果、安定した絶縁耐圧を得
ることが確認できた。
尚、上記実施例では、放熱板17上に順に銅ベース板1
5およびセラミック板を介し半導体素子部IOを取り付
ける場合を示したが、熱伝導性の良いものであれば、銅
ペース板15に代えて適当な板厚のある他の導体板を使
用して良く、同様に、セラミック板も耐絶縁性の高いも
のであれば、他の絶縁板を使用しても良い。
5およびセラミック板を介し半導体素子部IOを取り付
ける場合を示したが、熱伝導性の良いものであれば、銅
ペース板15に代えて適当な板厚のある他の導体板を使
用して良く、同様に、セラミック板も耐絶縁性の高いも
のであれば、他の絶縁板を使用しても良い。
1だ、半導体素子部及の構造も上述のようなものに限ら
ない。
ない。
以上のようにこの発明によればセラミックの発生や、内
部沿面距離の減少等の不都合を招くことなく、放熱板と
半導体素子および半導体素子から引き出された外部端子
との絶縁耐圧の数置された半導体装置を提供することが
できる。
部沿面距離の減少等の不都合を招くことなく、放熱板と
半導体素子および半導体素子から引き出された外部端子
との絶縁耐圧の数置された半導体装置を提供することが
できる。
第1図は従来の半導体装置の一例を示す断面図、第2図
は第1図の装置の一部を拡大して示11− す断面図、第3図は従来の半導体装置の他の一例を示す
断面図、第4図はこの発明の一実施例に係る半導体装置
の断面図である。 !・・・半導体素子部、ムJ・・・半導体素子、12.
13・・・外部電極、14・・・半田、15・・・銅ベ
ース板、16・・・セラミック板、17・・・放熱板、
18・・・樹脂ケース、19・・・第1の樹脂、20°
・・第2の樹脂。 出願人代理人 弁理士 鈴 圧式 彦 12−
は第1図の装置の一部を拡大して示11− す断面図、第3図は従来の半導体装置の他の一例を示す
断面図、第4図はこの発明の一実施例に係る半導体装置
の断面図である。 !・・・半導体素子部、ムJ・・・半導体素子、12.
13・・・外部電極、14・・・半田、15・・・銅ベ
ース板、16・・・セラミック板、17・・・放熱板、
18・・・樹脂ケース、19・・・第1の樹脂、20°
・・第2の樹脂。 出願人代理人 弁理士 鈴 圧式 彦 12−
Claims (1)
- 放熱板と、この放熱板上に積層して設けられた熱伝導性
の高い導体板と、この導体板上に積層して設けられた絶
縁板と、この絶縁板上に取着され外部導出電極が適宜接
続された半導体素子を含む半導体素子部と上記半導体素
子部を囲み上記放熱板の少なくとも一部が底面となるよ
うに上記放熱板に取り付けられた樹脂ケース部と、上記
樹脂ケース部および放熱板で囲まれた部位を充填する第
1の樹脂部および第2の樹脂部とを具備し、上記第1の
樹脂部は上記絶縁板との密着性の高い部材からなり、上
記放熱板の上面から上記絶縁板の上面付近までを充填し
、上記第2の樹脂部は熱膨張係数の小さい材料からなり
、上記半導体素子部を樹脂封止するように上記樹脂ケー
ス部内部の上記第1の樹脂部上の部分を充填しているこ
とを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11405183A JPS607156A (ja) | 1983-06-24 | 1983-06-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11405183A JPS607156A (ja) | 1983-06-24 | 1983-06-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS607156A true JPS607156A (ja) | 1985-01-14 |
Family
ID=14627802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11405183A Pending JPS607156A (ja) | 1983-06-24 | 1983-06-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS607156A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5972102A (en) * | 1996-10-29 | 1999-10-26 | North American Refractories Co. | Hydraulically-bonded monolithic refractories containing a calcium oxide-free binder comprised of a hydratable alumina source and magnesium oxide |
-
1983
- 1983-06-24 JP JP11405183A patent/JPS607156A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5972102A (en) * | 1996-10-29 | 1999-10-26 | North American Refractories Co. | Hydraulically-bonded monolithic refractories containing a calcium oxide-free binder comprised of a hydratable alumina source and magnesium oxide |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4177571B2 (ja) | 半導体装置 | |
JP5656907B2 (ja) | パワーモジュール | |
US9171773B2 (en) | Semiconductor device | |
JP3316714B2 (ja) | 半導体装置 | |
US11201121B2 (en) | Semiconductor device | |
US9466542B2 (en) | Semiconductor device | |
JP2002076197A (ja) | 半導体装置用基板及び半導体装置 | |
JP5071719B2 (ja) | 電力用半導体装置 | |
US10959333B2 (en) | Semiconductor device | |
WO2021248954A1 (zh) | 一种功率半导体模块 | |
JP4967701B2 (ja) | 電力半導体装置 | |
JP3440824B2 (ja) | 半導体装置 | |
JP2913247B2 (ja) | パワー半導体モジュール及び車両用インバータ装置 | |
US20220051960A1 (en) | Power Semiconductor Module Arrangement and Method for Producing the Same | |
JP6095303B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2000216332A (ja) | 半導体装置 | |
JPH06151657A (ja) | 半導体装置及びその製造方法 | |
JP4098414B2 (ja) | 半導体装置 | |
JPS6050354B2 (ja) | 樹脂封止型半導体装置 | |
JPS607156A (ja) | 半導体装置 | |
JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
JP7494521B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2023073831A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20230317534A1 (en) | Semiconductor device and method of producing semiconductor device | |
JPH11176882A (ja) | 半導体素子を含む電子回路装置 |