JP4098414B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4098414B2 JP4098414B2 JP25660698A JP25660698A JP4098414B2 JP 4098414 B2 JP4098414 B2 JP 4098414B2 JP 25660698 A JP25660698 A JP 25660698A JP 25660698 A JP25660698 A JP 25660698A JP 4098414 B2 JP4098414 B2 JP 4098414B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- aln substrate
- copper foil
- aln
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、複数の電力用スイッチング素子が搭載されたパワートランジスタモジュールなどの半導体装置に係り、特に、絶縁破壊を防止し、高耐圧化を図り得ると共に、信頼性を向上し得る半導体装置に関する。
【0002】
【従来の技術】
近年、IGBT(insulated gate bipolar transistor )等の複数の電力用スイッチング素子が搭載されたモジュール構造を有する半導体装置では、高耐圧のモジュールが開発されているが、より一層の高耐圧化が強く望まれている。
【0003】
この種の高耐圧化には、現状では放熱設計の優れたダイレクト接合構造を改良することが考えられる。なお、ダイレクト接合構造は、熱伝導性の良い窒化アルミニウム(以下、AlNという)基板上に銅箔を付けたDBC(direct bond copper)基板を用い、熱抵抗の低下と共に、構造の簡素化を図ったパッケージ技術である。
【0004】
図6は係るダイレクト接合構造を有する半導体装置の構成を示す断面図である。この半導体装置は、周囲部を残して上面に銅箔1が付けられた絶縁性のAlN基板2における銅箔1上に複数の半導体素子(チップ)3が配置され、各半導体素子3が互いにリード線4を介して電気的に接続されている。
【0005】
AlN基板2の底面は金属製の放熱板5の中央部に取付けられ、放熱板5の周囲部上にはAlN基板2の周囲全体を囲うようにケース6が取付けられている。
また、ケース6の内側上部には、外部端子用リード線7及び開口部8aを有するターミナルホルダ8がケース6に蓋をするように取付けられている。なお、外部端子用リード線7は、ケース6内の半導体素子3と外部との間で電気的に導通をとるための部材である。
【0006】
ここで、放熱板5、ケース6、ターミナルホルダ8で囲まれたモジュール内部には、前述した開口部8aを介して絶縁部材としてのシリコーンゲル9が流し込まれ、シリコーンゲル9の硬化の後、開口部8aが封止部材10にて密封されている。
【0007】
このようなダイレクト接合構造は、熱伝導性の良いAlN基板を用いて放熱板との間の熱伝導性を向上させ、また、半導体素子を銅箔1付きのAlN基板2にダイレクトにボンディングすることでモリブデン板やはんだ部材を減らしている。すなわち、前述の如く、熱抵抗の低下と共に構造の簡素化が図られており、放熱設計の優れた技術となっている。
【0008】
【発明が解決しようとする課題】
しかしながら以上のような半導体装置では、高耐圧化に際して、放熱設計は優れているものの、絶縁破壊に関する問題が残っている。
すなわち、上述した半導体装置は、絶縁部材としてシリコーンゲル9が使用されるが、シリコーンゲル9は通常の個体絶縁物に比べて破壊電圧が低いという性質をもっている。
【0009】
このため、シリコーンゲル9とAlN基板との界面では、両者の沿面距離(半導体素子3端部からAlN基板2端部までの長さ)が短いことから沿面破壊に至る可能性がある。また、同界面では両者の接着性が悪いことから沿面放電が生じ易くなっている。
【0010】
このような沿面破壊や沿面放電は、定格で駆動する際には発生しないので問題ないが、高耐圧モジュールの開発において、定格を越える電圧で駆動する際には発生することが考えられる。また一旦、沿面破壊や沿面放電が発生すると、絶縁破壊電圧を低下させて絶縁破壊に至りやすい。
【0011】
従って、高耐圧化を図り、且つ信頼性を向上させる観点から、このような沿面破壊や沿面放電を阻止し、絶縁破壊を防止することが必要となっている。
本発明は上記実情を考慮してなされたもので、絶縁破壊を防止し、高耐圧化を図り得ると共に、信頼性を向上し得る半導体装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明の骨子は、DBC基板の周囲部と充填材のシリコーンゲルとの2種類の絶縁物界面における沿面破壊や沿面放電を阻止する構成により、高耐圧化を図るものである。
【0013】
ここで、両絶縁物の界面で沿面破壊や沿面放電を阻止するには、両絶縁物の間に両者よりも高い破壊電圧をもつ絶縁物(エポキシ樹脂又はポリエステル樹脂等)を介在させる高耐圧化方式と、両絶縁物の界面の電界を緩和させる電界緩和方式とが考えられる。
【0014】
高耐圧化方式は、電界緩和も兼用するが、特に、盛上げ又は固体接着により、介在させる絶縁物を厚く設けることが貫通破壊を阻止する観点から好ましい。
電界緩和方式には、両絶縁物の間に両者の中間の誘電率をもつ絶縁物を全体的さらには局所的にも介在させる材質的な方式と、両絶縁物の界面にて沿面放電し易い先鋭な形状(角部や荒れた表面など)を無くすための加工的な方式とがある。
【0015】
材質的な方式には、両絶縁物の間に樹脂(エポキシ又はポリエステル等)を塗布する方式と、さらに樹脂中に粉末状のセラミック(酸化アルミニウム(以下、Al2 O3 という)又はAlN等)を充填する方式とが適用可能となっている。
【0016】
加工的な方式には、銅箔の全ての端部又は角部などを樹脂で覆ってAlN基板に密着させる密着方式と、DBC基板の周囲部表面を研磨して円滑にする研磨方式とが考えられる。
【0017】
なお、以上の各方式は、本発明者により実験的に見出されている。例えば、研磨方式を考えるのに次のような実験が行われた。
AlN単体を球対平板電極により、絶縁液体のパーフロロカーボン中(比誘電率1.86)で絶縁破壊させたとき、破壊場所が球の接触部から少し離れた位置となる。
【0018】
また、AlN基板をパーフロロカーボン中で絶縁破壊させたとき、破壊場所が銅箔の端部となり、破壊電圧の値が1割位上昇する。
一方、AlN基板をシリコーンゲル中(比誘電率約2.8)で破壊させたとき、破壊場所が銅箔の端部から離れた位置となり、さらに破壊電圧の値が1割位上昇する。
【0019】
なお、パーフロロカーボン中の破壊では部分放電の痕が電極周辺に一様に見られる。一方、シリコーンゲル中の破壊では放電痕が部分的にツリー状に見られる。
【0020】
ここで、銅箔の端部から外側のAlN基板表面を3μmだけ研磨仕上げしてシリコーンゲル中で破壊すると、また、1割位の破壊電圧の値が1割位上昇する。
以上より、部分放電痕の数(又は面積)と、破壊電圧の値とが比例の関係にあり、表面の円滑さと、破壊電圧の値とが比例の関係にあると推測される。
すなわち、AlN基板では、絶縁破壊が部分放電により生じ易く、部分放電が表面の不整により生じ易いことが分かる。これにより、上述した研磨方式が見出された。他の各方式も詳述はしないが、同様に実験的に見出されている。
【0021】
なお、上述した各方式は独立して使用可能であり、また適宜、他の方式と組合せて使用してもよい。また、上述した骨子を満たすものであれば、ここに述べない絶縁物を用いても実施可能であり、本発明の範囲に包含される。
【0022】
さて、以上のような本発明の骨子に基づき、具体的には以下のような手段が講じられる。
請求項1に対応する発明は、放熱板と、前記放熱板上に取付けられた絶縁基板と、前記絶縁基板の周囲部を露出させるように前記絶縁基板上に選択的に形成された導電体と、前記導電体上に配置された半導体素子と、前記絶縁基板を囲うように前記放熱板上に設けられた容器本体と、前記容器本体を貫通して保持され、前記半導体素子に電気的に接続された外部端子と、前記容器本体内に充填される充填部材とを備えた半導体装置において、前記導電体の外周部上並びに前記絶縁基板の周囲部上に固化した樹脂部材を備えており、前記樹脂部材が前記放熱板には塗られていない半導体装置である。
【0023】
また、請求項2に対応する発明は、請求項1に対応する半導体装置において、前記樹脂部材の高さが前記半導体素子の表面を越える半導体装置である。
さらに、請求項3に対応する発明は、請求項1又は請求項2に対応する半導体装置において、前記樹脂部材が、粉末状の酸化アルミニウム、エポキシ樹脂又はポリエステル樹脂を含有する半導体装置である。
【0031】
(作用)
従って、請求項1に対応する発明は以上のような手段を講じたことにより、導電体の外周部上並びに絶縁基板の周囲部上に固化した樹脂部材を備えたことにより、導電体の外周部と絶縁基板の周囲部とが密着すると共に、両者の界面に樹脂が存在することから、両者の界面での電界が緩和されて沿面放電が生じ難くなるので、絶縁破壊を防止し、高耐圧化を実現できると共に、信頼性を向上させることができる。
【0032】
また、請求項2に対応する発明は、樹脂部材の高さが半導体素子の表面を越えるので、請求項1に対応する作用に加え、厚い樹脂部材により、導電体の外周部から樹脂部材を貫通する貫通破壊を阻止し、沿面破壊を完全に防止することができる。
【0033】
さらに、請求項3に対応する発明は、樹脂部材が粉末状の酸化アルミニウム、エポキシ樹脂又はポリエステル樹脂を含有するので、請求項1又は請求項2に対応する作用に加え、より一層、電界を緩和し、沿面放電を生じ難くすることができる。
【0041】
【発明の実施の形態】
以下、本発明の各実施形態について図面を参照して説明する。
(第1の実施形態)
図1は本発明の第1の実施形態に係る半導体装置の構成を示す断面図であり、図6と同一部分には同一符号を付してその詳しい説明を省略し、ここでは異なる部分についてのみ述べる。なお、以下の各実施形態も同様にして重複した説明を省略する。
【0042】
すなわち、本実施形態は、絶縁性のAlN基板2とその周辺のシリコーンゲル9との間の沿面破壊や沿面放電を防止して信頼性の向上を図るものであり、具体的には、AlN基板2の周囲部上と、周囲部に面した銅箔1の端部とを樹脂11で固めた構成となっている。
【0043】
ここで、樹脂11としては、シリコーンゲル9よりも高い破壊電圧を有し、且つAlN基板2との良好な接着性をもつ樹脂が好ましく、ここではエポキシ樹脂が使用されている。他にはポリエステル樹脂が使用可能となっている。
【0044】
樹脂11の厚さは、半導体素子3からAlN基板2端部までの沿面距離に関係があり、沿面距離が長ければ薄くても絶縁破壊の防止効果がある。なお、沿面距離がAlN基板2の厚さと同程度の場合、樹脂11を盛上げた構造により、さらに、防止効果を向上可能である。
【0045】
なお、樹脂11は、放熱板5には塗らないことが重要である。理由は、樹脂11を放熱板5に塗り固めた場合、AlN基板2と放熱板5の熱膨張率の違いにより、ヒートサイクルで樹脂11が剥離し、沿面破壊を生じ易くするという逆効果をもたらすからである。
【0046】
以上のような構成によれば、銅箔1の外周部上並びにAlN基板2の周囲部上に固化した樹脂11を備えたことにより、銅箔1の外周部とAlN基板2の周囲部とが密着すると共に、両者の界面に樹脂11が存在することから、両者の界面での電界が緩和されて沿面放電が生じ難くなるので、絶縁破壊を防止し、高耐圧化を実現できると共に、信頼性を向上させることができる。
【0047】
また、銅箔1の外周部上並びにAlN基板2の周囲部上に固化した樹脂11を備えたことにより、この樹脂11が補強材としても作用することから、銅箔1とAlN基板2の接合の信頼性を向上でき、また、AlN基板2の機械的強度を向上できるので、DBC基板の小形化をも図ることができる。
【0048】
なお、銅箔1の端部としては周囲部のみを全周にわたり樹脂で固めたが、AlN基板2の周囲部に面した端部だけでなく、内部パターンの周囲部(図示せず)といった銅箔1の全ての端部を樹脂11で固めると、より一層、絶縁破壊を抑制することができる。
【0049】
あるいは、通常、四角形である銅箔1の角部のみを樹脂で固めた構成としても、ある程度は絶縁破壊を抑制することができる。
(第2の実施形態)
図2は本発明の第2の実施形態に係る半導体装置の構成を示す断面図である。
【0050】
本実施形態は、第1の実施形態の変形構成である。例えば、第1の実施形態では、AlN基板2と樹脂11との界面の沿面破壊電圧が高くなると、銅箔1の周囲部で樹脂11が貫通破壊され、樹脂11とシリコーンゲル9との界面で沿面放電が進展する場合がある。
【0051】
そこで、本実施形態は、銅箔の外周部から樹脂を貫通する貫通破壊の阻止を図り、具体的には、樹脂11に代えて、少なくとも半導体素子の表面を越える高さに盛上げた厚い樹脂12を備えている。
【0052】
このような構成によれば、厚い樹脂12が、銅箔1の外周部から樹脂12を貫通する貫通破壊を阻止するので、第1の実施形態の効果に加え、沿面破壊を完全に防止することができる。
(第3の実施形態)
図3は本発明の第3の実施形態に係る半導体装置の構成を示す断面図である。
【0053】
本実施形態は、第2の実施形態の変形形態である。例えば、第2の実施形態では、エポキシの樹脂12が様々な粘度のものがあり、低粘度のものでは盛上げ部分を形成しにくい場合がある。
【0054】
そこで、本実施形態は、盛上げ部分の形成の容易化を図り、具体的には、図1に示した樹脂11上に、樹脂11と同じ樹脂で予め固化された盛上げ部材13を備えている。
【0055】
このような構成によれば、盛上げ部材13を予め作成し、後から樹脂11で接着することにより、簡単に盛上げ形状を形成できるので、第2の実施形態の効果に加え、容易に樹脂11を厚い形状に形成することができる。
【0056】
なお、盛上げ部材13は、樹脂に代えて、AlN基板2と同じ材質のAlNで作成してもよい。盛上げ部材13がAlNの場合、本実施形態の効果に加え、銅箔1の端部における電界強度の低減が図れ、絶縁破壊電圧を上昇できるので、より一層、絶縁破壊を防止し、高耐圧化を実現できると共に、信頼性を向上させることができる。
(第4の実施形態)
図4は本発明の第4の実施形態に係る半導体装置の構成を示す断面図である。
【0057】
本実施形態は、第1〜第3の実施形態とは別の手法により沿面破壊や沿面放電を防止するものであり、具体的には、AlN基板2の周囲部の露出表面が、研磨された平滑領域2aとなっている。
【0058】
ここで、AlN基板2の平滑領域2aは、銅箔1の端から外側である。なお、研磨は、銅箔1とAlN基板2の間に間隙を生じさせないように行われる。また、銅箔1の内側まで研磨しても、銅箔1をAlN基板2に隙間なく付けるならば、より大きな効果が得られる。
【0059】
以上のような構成によれば、AlN基板1の周囲部の露出表面が研磨により表面欠陥の無い平滑領域2aであることにより、AlN基板2の周囲部表面からの部分放電が生じ難くなるので、破壊電圧を上昇させることができる。よって、絶縁破壊を防止し、高耐圧化を実現できると共に、信頼性を向上させることができる。
【0060】
なお、本実施形態は、図5に示すように、AlN基板2の露出表面の平滑領域2aに代えて、AlN基板2の周囲部のうち、露出表面とは反対側の放熱板5との対向面を研磨によって平滑領域2bに形成してもよい。この場合、破壊電圧の上昇がわずかに見られる。但し、AlN基板2の周囲部の露出表面を研磨したときよりも効果は少ないが、わずかでも効果が見られることと、AlN基板2の表裏を区別する必要がない利点を有する。
【0061】
また、AlN基板2の周囲部としては、図4又は図5に示した構成に限る必要はなく、露出表面の平滑領域2aと、その反対面の平滑領域2bとを同時に設けてもよいことは言うまでもない。
(第5の実施形態)
次に、本実施形態の第5の実施形態に係る半導体装置について図1〜図4を用いて説明する。すなわち、本実施形態は、第4の実施形態に対し、第1〜第3の実施形態のいずれかを組合せたものである。
【0062】
具体的には、図4に示した平滑領域上に対し、図1に示した樹脂11、図2に示した厚い樹脂12、あるいは図3に示した盛上げ部材13をもつ樹脂11を形成した構成となっている。
【0063】
以上のような構成としても、第4の実施形態と、第1〜第3のうちの適用された実施形態との効果を同時に得ることができる。また、平滑領域2a上に樹脂11,12を塗布することから、樹脂11,12とAlN基板2との接着性を高めることができるので、より一層、信頼性の向上を期待することができる。
【0064】
なお、本実施形態は、図5に示した構造に対し、図1〜図3のいずれかに示した構造を組合せた構成としても、夫々の構造による効果を同時に得ることができる。また同様に、図4及び図5を同時に実現した構造に対し、図1〜図3のいずれかに示した構造を組合せた構成としても、夫々の構造による効果を同時に得ることができる。
(第6の実施形態)
次に、本発明の第6の実施形態に係る半導体装置について説明する。
本実施形態は、第1〜第5の実施形態の変形形態であり、より一層、電界緩和を図るものであり、具体的には、第1〜第5の実施形態において、半導体素子3の端部に固化したエポキシ樹脂を備えている。
【0065】
なお、エポキシ樹脂の比誘電率は、3.5〜5.0の範囲内にある。また、AlNの比誘電率は約8.8であり、シリコーンゲル9の比誘電率は約2.8である。
【0066】
従って、以上のような構成によれば、第1〜第5のうちの適用された実施形態の効果に加え、AlN基板2とシリコーンゲル9の中間の比誘電率をもつエポキシ樹脂を半導体素子3の端部に塗布形成したので、銅箔1の端部の電界を緩和させることができる。
(第7の実施形態)
次に、本発明の第7の実施形態に係る半導体装置について説明する。
【0067】
本実施形態は、第1〜第6の実施形態の変形形態であり、さらに一層、電界緩和を図るものであり、具体的には、第1〜第6の実施形態において、樹脂11〜13が粉末状のAl2 O3 を含有した構成である。
【0068】
なお、Al2 O3 の比誘電率は約8.3である。
従って、以上のような構成によれば、第1〜第6のうちの適用された実施形態の効果に加え、約8.3の比誘電率をもつAl2 O3 の粉末を樹脂11,12及び樹脂の場合の盛上げ部材13中に充填したので、より一層、電界を緩和し、沿面放電を生じ難くすることができる。
なお、本実施形態は、Al2 O3 に代えて、AlNの粉末を充填しても良い。また、Al2 O3 及びAlNの両者の粉末を充填してもよい。
(他の実施形態)
また、上記第1乃至第7の実施形態では、樹脂11,12及び盛上げ部材13としてエポキシ樹脂を用いた場合を説明したが、これに限らず、エポキシ樹脂に代えて、半導体素子3の温度上昇に耐える耐熱性をもつ樹脂(例えば、ポリエステル樹脂)を用いた構成としても、本発明を同様に実施して同様の効果を得ることができる。
【0069】
また、上記第1乃至第7の実施形態では、銅箔1を付けたAlN基板2を用いた場合を説明したが、これに限らず、銅箔1に代えて、アルミ箔を付けたAlN基板2を用いた構成としても、本発明を同様に実施して同様の効果を得ることができる。
その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。
【0070】
【発明の効果】
以上説明したように本発明によれば、絶縁破壊を防止し、高耐圧化を図ることができると共に、信頼性を向上できる半導体装置を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体装置の構成を示す断面図
【図2】本発明の第2の実施形態に係る半導体装置の構成を示す断面図
【図3】本発明の第3の実施形態に係る半導体装置の構成を示す断面図
【図4】本発明の第4の実施形態に係る半導体装置の構成を示す断面図
【図5】同実施形態における変形構成を示す断面図
【図6】従来の半導体装置の構成を示す断面図
【符号の説明】
1…銅箔
2…AlN基板
2a,2b…平滑領域
3…半導体素子
4…リード線
5…放熱板
6…ケース
7…外部端子用リード線
8…ターミナルホルダ
8a…開口部
9…シリコーンゲル
10…封止部材
11,12…樹脂
13…盛上げ部材
Claims (3)
- 放熱板と、前記放熱板上に取付けられた絶縁基板と、前記絶縁基板の周囲部を露出させるように前記絶縁基板上に選択的に形成された導電体と、前記導電体上に配置された半導体素子と、前記絶縁基板を囲うように前記放熱板上に設けられた容器本体と、前記容器本体を貫通して保持され、前記半導体素子に電気的に接続された外部端子と、前記容器本体内に充填される充填部材とを備えた半導体装置において、
前記導電体の外周部上並びに前記絶縁基板の周囲部上に固化した樹脂部材を備えており、
前記樹脂部材は前記放熱板には塗られていないことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記樹脂部材の高さは、前記半導体素子の表面を越えることを特徴とする半導体装置。 - 請求項1又は請求項2に記載の半導体装置において、
前記樹脂部材は、粉末状の酸化アルミニウム、エポキシ樹脂又はポリエステル樹脂を含有することを特徴とする半導体装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25660698A JP4098414B2 (ja) | 1998-09-10 | 1998-09-10 | 半導体装置 |
CNB981170714A CN1146988C (zh) | 1997-12-08 | 1998-12-07 | 半导体功率器件的封装及其组装方法 |
TW087120275A TW408453B (en) | 1997-12-08 | 1998-12-07 | Package for semiconductor power device and method for assembling the same |
CA002255441A CA2255441C (en) | 1997-12-08 | 1998-12-07 | Package for semiconductor power device and method for assembling the same |
EP98123044A EP0921565A3 (en) | 1997-12-08 | 1998-12-08 | Package for semiconductor power device and method for assembling the same |
US09/207,141 US6201696B1 (en) | 1997-12-08 | 1998-12-08 | Package for semiconductor power device and method for assembling the same |
KR1019980053568A KR19990062872A (ko) | 1997-12-08 | 1998-12-08 | 반도체 전력장치용 패키지 및 그의 조립방법 |
US09/542,987 US6597063B1 (en) | 1997-12-08 | 2000-04-04 | Package for semiconductor power device and method for assembling the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25660698A JP4098414B2 (ja) | 1998-09-10 | 1998-09-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000091472A JP2000091472A (ja) | 2000-03-31 |
JP4098414B2 true JP4098414B2 (ja) | 2008-06-11 |
Family
ID=17294978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25660698A Expired - Fee Related JP4098414B2 (ja) | 1997-12-08 | 1998-09-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4098414B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310558A (ja) * | 2005-04-28 | 2006-11-09 | Auto Network Gijutsu Kenkyusho:Kk | スイッチングユニット |
JP5272191B2 (ja) * | 2007-08-31 | 2013-08-28 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP5328827B2 (ja) * | 2010-05-28 | 2013-10-30 | 三菱電機株式会社 | パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法 |
JP6041795B2 (ja) * | 2013-12-10 | 2016-12-14 | 三菱電機株式会社 | 半導体装置 |
WO2015104808A1 (ja) * | 2014-01-09 | 2015-07-16 | 株式会社日立製作所 | パワー半導体装置および電力変換装置 |
JP6081042B1 (ja) * | 2015-12-16 | 2017-02-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
WO2017104159A1 (ja) * | 2015-12-16 | 2017-06-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
DE102018104532B4 (de) * | 2018-02-28 | 2023-06-29 | Rogers Germany Gmbh | Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats |
JP7106007B2 (ja) | 2019-07-11 | 2022-07-25 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
-
1998
- 1998-09-10 JP JP25660698A patent/JP4098414B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000091472A (ja) | 2000-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6734551B2 (en) | Semiconductor device | |
US7868436B2 (en) | Semiconductor device | |
JP2002076197A (ja) | 半導体装置用基板及び半導体装置 | |
US10959333B2 (en) | Semiconductor device | |
US9466542B2 (en) | Semiconductor device | |
US7078795B2 (en) | High voltage module and method for producing same | |
JP7158392B2 (ja) | パワー半導体モジュール | |
JP2009252838A (ja) | 半導体装置 | |
JP4098414B2 (ja) | 半導体装置 | |
JP2017028159A (ja) | 半導体装置およびその製造方法 | |
JP3440824B2 (ja) | 半導体装置 | |
US20220051960A1 (en) | Power Semiconductor Module Arrangement and Method for Producing the Same | |
JP2913247B2 (ja) | パワー半導体モジュール及び車両用インバータ装置 | |
JP3703978B2 (ja) | 半導体装置 | |
JP2000216332A (ja) | 半導体装置 | |
JP2021015856A (ja) | 半導体装置 | |
JP5826443B1 (ja) | 半導体装置及びその製造方法 | |
JP6891075B2 (ja) | パワー半導体モジュール | |
JP2001332664A (ja) | 半導体装置およびその製造方法 | |
JP3903850B2 (ja) | インバーターモジュール | |
JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
JP3147157B2 (ja) | 半導体素子を含む電子回路装置 | |
JP2005353805A (ja) | 半導体装置及びその製造方法 | |
WO2023073831A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20230253291A1 (en) | Power semiconductor module arrangement and methods for producing a semiconductor arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040511 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080313 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |