JPS6070897A - 主記憶装置の予備構成方式 - Google Patents
主記憶装置の予備構成方式Info
- Publication number
- JPS6070897A JPS6070897A JP58178628A JP17862883A JPS6070897A JP S6070897 A JPS6070897 A JP S6070897A JP 58178628 A JP58178628 A JP 58178628A JP 17862883 A JP17862883 A JP 17862883A JP S6070897 A JPS6070897 A JP S6070897A
- Authority
- JP
- Japan
- Prior art keywords
- spare
- memory area
- main storage
- storage device
- content
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54508—Configuration, initialisation
- H04Q3/54533—Configuration data, translation, passwords, databases
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は主記憶装置の予備構成方式、特に蓄積プログラ
ム制御方式交換機における主記憶装置の予備構成方式に
関する。
ム制御方式交換機における主記憶装置の予備構成方式に
関する。
一般に蓄積プログラム制御式交換機（以下５ＰＣ）は、
中央制御装置（以下ＣＣ）および主記憶装置（以下ＭＭ
）がＯ系、１系で２重化構成されている。従来は現用系
（例°えば０系）のＣＣによシＯ系のＭＭをアクセスし
たとき該ＭＭに障害があれば、この障害は該ＭＭのメモ
リのパリティエラーのみで検出され、該ＣＣを含む系構
成装置をすべて予備系（１系）に切シ替える。従って予
備系に障害があるため片系運転中のとき現用系のＭＭに
障害が発生すれば該ＳＰＣはシステムダウンになるとい
う欠点があった。更に保守員が誤操作を犯すとＭＭ内の
メモリ自答（プログラム等）の破壊を招く怖れがあると
いう欠点があった。
中央制御装置（以下ＣＣ）および主記憶装置（以下ＭＭ
）がＯ系、１系で２重化構成されている。従来は現用系
（例°えば０系）のＣＣによシＯ系のＭＭをアクセスし
たとき該ＭＭに障害があれば、この障害は該ＭＭのメモ
リのパリティエラーのみで検出され、該ＣＣを含む系構
成装置をすべて予備系（１系）に切シ替える。従って予
備系に障害があるため片系運転中のとき現用系のＭＭに
障害が発生すれば該ＳＰＣはシステムダウンになるとい
う欠点があった。更に保守員が誤操作を犯すとＭＭ内の
メモリ自答（プログラム等）の破壊を招く怖れがあると
いう欠点があった。
本発明の目的は、ＳＰＣの各基のＭＭに予備記憶手段を
設けるこを淀より上記欠点を除去し、ＳＰＣの保守を答
易にする主記憶装置の予備構成方式を提供することにあ
る。
設けるこを淀より上記欠点を除去し、ＳＰＣの保守を答
易にする主記憶装置の予備構成方式を提供することにあ
る。
本発明によれば、蓄積プログラム制御式交換機において
、中央制御装置からアクセスされた主記憶装置のメモリ
エリアに障害が発生したとき該障害メモリエリアの訂正
内容を含むメモリエリアの内容の転送を受けて書き込ま
れる予備記憶手段を設け、前記主記憶装置から内容訂正
を行った旨およびその訂正内容の報告を受けた前記中央
制御装置の指示によシ前記予備記憶手段に前記転送を行
い該予備記憶手段を運用状態にすることを特徴とする主
記憶装置の予備構成方式が得られる。
、中央制御装置からアクセスされた主記憶装置のメモリ
エリアに障害が発生したとき該障害メモリエリアの訂正
内容を含むメモリエリアの内容の転送を受けて書き込ま
れる予備記憶手段を設け、前記主記憶装置から内容訂正
を行った旨およびその訂正内容の報告を受けた前記中央
制御装置の指示によシ前記予備記憶手段に前記転送を行
い該予備記憶手段を運用状態にすることを特徴とする主
記憶装置の予備構成方式が得られる。
次に図面を参照して本発明について説明する。
図は本発明の主記憶装置の予備構成方式の一実施例を示
すブロック図である。同図において、ＳＰＣはＯ系およ
び１系の２重化構成をとシ、６系（例えばＯ系）はＣＣ
０１と、ｃｃｏｌと接続され所要のプログラム等を格納
するＭＭＯ２を含む公知の構成にＣＣｌ０と接続された
予備記憶ユニット（以下ＳＭＵ）０３を付加して成シ、
１系も同様にＣＣＩＩ、ＭＭ１２および８ＭＵ１３を含
んで成る。例えばＯ系が運用中で、ＣＣ０１がＭＭＯ２
をアクセスしたとき該ＭＭＯ２のアドレスＸのメモリ内
容に障害があると、一般に知られるようにＭＭＯ２は全
アドレスにあらかじめ付与されているエラーコレクショ
ンコードによシ前記アドレスＸのメモリ内容を元の内容
に訂正してｃｃｏｉに訂正内容とともに訂正を行った旨
を報告する。ＣＣ０Ｉはこの報告に基づきＭＭＯ２の前
記アドレスＸを含む最小金物単位のメモリエリア（破線
で図示）の内容を５ＭＵＯ３へ転送する。このとき５Ｍ
ＵＯ３は新しく転送内容（訂正されたもの）を書き込ま
れることにより運用状態に入る。従って以後ＣＣ０１が
８ＭＵＯ３をアクセスしたときＳＭＩＪ０３はエラーコ
レクションを行う必要はない。なお１系が現用系である
場合も同様の動作であることはいうまでもない。
すブロック図である。同図において、ＳＰＣはＯ系およ
び１系の２重化構成をとシ、６系（例えばＯ系）はＣＣ
０１と、ｃｃｏｌと接続され所要のプログラム等を格納
するＭＭＯ２を含む公知の構成にＣＣｌ０と接続された
予備記憶ユニット（以下ＳＭＵ）０３を付加して成シ、
１系も同様にＣＣＩＩ、ＭＭ１２および８ＭＵ１３を含
んで成る。例えばＯ系が運用中で、ＣＣ０１がＭＭＯ２
をアクセスしたとき該ＭＭＯ２のアドレスＸのメモリ内
容に障害があると、一般に知られるようにＭＭＯ２は全
アドレスにあらかじめ付与されているエラーコレクショ
ンコードによシ前記アドレスＸのメモリ内容を元の内容
に訂正してｃｃｏｉに訂正内容とともに訂正を行った旨
を報告する。ＣＣ０Ｉはこの報告に基づきＭＭＯ２の前
記アドレスＸを含む最小金物単位のメモリエリア（破線
で図示）の内容を５ＭＵＯ３へ転送する。このとき５Ｍ
ＵＯ３は新しく転送内容（訂正されたもの）を書き込ま
れることにより運用状態に入る。従って以後ＣＣ０１が
８ＭＵＯ３をアクセスしたときＳＭＩＪ０３はエラーコ
レクションを行う必要はない。なお１系が現用系である
場合も同様の動作であることはいうまでもない。
以上の説明によシ明らかなように本発明の主記憶装置の
予備構成方式によれば、現用系の主記憶装置内に障害が
発生したとき、そのメモリエリアの内容を訂正し且つ予
備記憶手段に−Ｆき込むことによシ障害に伴う系の切替
えを行うことなく現用系をそのまま運用でき保守員の誤
操作によるプログラムの破壊も防止されるので、蓄積グ
ログラム制御式変換機の保守が極めて容易になるという
効果が生じる。
予備構成方式によれば、現用系の主記憶装置内に障害が
発生したとき、そのメモリエリアの内容を訂正し且つ予
備記憶手段に−Ｆき込むことによシ障害に伴う系の切替
えを行うことなく現用系をそのまま運用でき保守員の誤
操作によるプログラムの破壊も防止されるので、蓄積グ
ログラム制御式変換機の保守が極めて容易になるという
効果が生じる。
図は本発明の主記憶装置の予備構成方式の一実施例を示
すブロック図である。 図において、０１，１１・・・・・・０系、１系中央制
御装置（ＣＣ）、０２ 、１１・川−０系、１系主記憶
装置（ＭＭ）、０３ 、１３ ・−−−０系、 １ 系
予備言己１意ユニット（ＳＭＵ）。 ＼、−／゛
すブロック図である。 図において、０１，１１・・・・・・０系、１系中央制
御装置（ＣＣ）、０２ 、１１・川−０系、１系主記憶
装置（ＭＭ）、０３ 、１３ ・−−−０系、 １ 系
予備言己１意ユニット（ＳＭＵ）。 ＼、−／゛
Claims (1)
- 蓄積プログラム制御式交換機において、中央制御装置か
らアクセスされた主記憶装置のメモリエリアに障害が発
生したとき該障害メモリエリアの訂正内容を含むメモリ
エリアの内容の転送を受けて書き込まれる予備記憶手段
を設け、前記主記憶装置から内容訂正を行った旨および
その訂正内容の報告を受けた前記中央制御装置の指示に
より前記予備記憶手段に前記転送を行い該予備記憶手段
を運用状態にすることを特徴とする主記憶装置の予備構
成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58178628A JPS6070897A (ja) | 1983-09-27 | 1983-09-27 | 主記憶装置の予備構成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58178628A JPS6070897A (ja) | 1983-09-27 | 1983-09-27 | 主記憶装置の予備構成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6070897A true JPS6070897A (ja) | 1985-04-22 |
Family
ID=16051776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58178628A Pending JPS6070897A (ja) | 1983-09-27 | 1983-09-27 | 主記憶装置の予備構成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6070897A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0679351U (ja) * | 1993-04-28 | 1994-11-08 | 株式会社織元 | 座布団 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5744294A (en) * | 1980-08-28 | 1982-03-12 | Fujitsu Ltd | Alternating memory control system |
-
1983
- 1983-09-27 JP JP58178628A patent/JPS6070897A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5744294A (en) * | 1980-08-28 | 1982-03-12 | Fujitsu Ltd | Alternating memory control system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0679351U (ja) * | 1993-04-28 | 1994-11-08 | 株式会社織元 | 座布団 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6070897A (ja) | 主記憶装置の予備構成方式 | |
| JPH0736760A (ja) | 装置多重化機能とモジュール間共用機能を併用した外部記憶装置の高信頼化方法 | |
| JPS6357823B2 (ja) | ||
| JPS6343775B2 (ja) | ||
| JPS58224500A (ja) | メモリ間欠障害救済方式 | |
| JPH0251950A (ja) | 電子交換機二重化方式 | |
| JPH04111032A (ja) | 多重化記憶装置 | |
| JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
| JP2002007220A (ja) | 多重化メモリシステム | |
| JPS58200339A (ja) | 通信制御装置のリモ−トダンプ処理方式 | |
| JPS6077252A (ja) | 入出力制御装置 | |
| JPS5868104A (ja) | 冗長化分散形制御装置 | |
| JPS62140155A (ja) | 装置のデ−タバス自動切替回路 | |
| JPS60180355A (ja) | デ−タ交換機に適用される通信制御装置の冗長／待機方式 | |
| JPH03171233A (ja) | 二重化情報処理装置 | |
| JPH05342076A (ja) | 二重書構成のファイル装置 | |
| JPS62202642A (ja) | メモリ機能確認処理方式 | |
| JPH04168670A (ja) | 磁気ディスク障害処理方式 | |
| JPS62269254A (ja) | 半導体記憶装置の障害処理方式 | |
| JPS6160154A (ja) | 記憶装置へのアクセス制御方式 | |
| JPS59180776A (ja) | スタンバイ系制御装置強制ｉｐｌ方式 | |
| JPH01158540A (ja) | 冗長構成切替方式 | |
| JPS62249250A (ja) | 記憶装置 | |
| JPH0348955A (ja) | 補助記憶装置の２重化管理方法 | |
| JPS63282546A (ja) | 記憶装置 |