JPS6068628A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6068628A JPS6068628A JP58177338A JP17733883A JPS6068628A JP S6068628 A JPS6068628 A JP S6068628A JP 58177338 A JP58177338 A JP 58177338A JP 17733883 A JP17733883 A JP 17733883A JP S6068628 A JPS6068628 A JP S6068628A
- Authority
- JP
- Japan
- Prior art keywords
- active region
- film
- type
- region
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高密度、高速性を備えてなる半導体集積回路
装置に関する。
装置に関する。
従来例の構成とその問題点
第1図に従来例の1つとしてN型シリコン基板に形成さ
れた0MO3)ランジスタの構造を示す。
れた0MO3)ランジスタの構造を示す。
図中1はN型基体、2はPウェノペ3及び4はソースと
ドレイン、5はNチャンネル部のチャンネルストッパー
、6はPチャンネル部のチャンネルストッパー、7はフ
1−ルド酸化膜、8はポリシリコンである。
ドレイン、5はNチャンネル部のチャンネルストッパー
、6はPチャンネル部のチャンネルストッパー、7はフ
1−ルド酸化膜、8はポリシリコンである。
この構造ではPチャンネルMO3を形成するためにN型
シリコン基体1にPウェル2を拡散する必要があり、ま
たNチャンネル及びPチャンネルM OS 1.ランジ
スタのまわりには、それぞれ異なるP 領域3及びN
領域4のチャンネルストッパーが存在するため位置合わ
せ余裕が必要で高集積比の妨げとなる0またフィールド
酸化膜7の下にシリコン領域が存在するため配線容量も
大きい。
シリコン基体1にPウェル2を拡散する必要があり、ま
たNチャンネル及びPチャンネルM OS 1.ランジ
スタのまわりには、それぞれ異なるP 領域3及びN
領域4のチャンネルストッパーが存在するため位置合わ
せ余裕が必要で高集積比の妨げとなる0またフィールド
酸化膜7の下にシリコン領域が存在するため配線容量も
大きい。
さらにソース・ドレインの接合容量も大きい。
これらの寄生容量は高速化と低消費箪カ化を妨げるもの
である。また寄生トランジスタによるラッチアップが生
じゃすく高信頼性の妨げとなる。
である。また寄生トランジスタによるラッチアップが生
じゃすく高信頼性の妨げとなる。
これらの欠点を補う従来例として、ザンアイアなどの単
結晶絶縁物基体」二にシリコンを気相成長させる方法が
あげられる。
結晶絶縁物基体」二にシリコンを気相成長させる方法が
あげられる。
通常S OS (Silicon On 5aphir
e)と呼ばれるがこの方法によるC M OS 41′
1造を第2図に示す。
e)と呼ばれるがこの方法によるC M OS 41′
1造を第2図に示す。
9けザファイア基体、10は絶縁膜で例えば酸化シリコ
ンである。またAはP型島領域に形成したNチャンネル
Mos、B17iN型島領域に形成しkPfヤンネルM
O3を示す。この」二うなsosによる構造においては
、島領域は完全に絶縁物で分離されているので寄生容量
が少なく、捷だ寄生トランジスタ効果がないので、完全
にラッチアップ現象が防止でき高信頼性が得られる。
ンである。またAはP型島領域に形成したNチャンネル
Mos、B17iN型島領域に形成しkPfヤンネルM
O3を示す。この」二うなsosによる構造においては
、島領域は完全に絶縁物で分離されているので寄生容量
が少なく、捷だ寄生トランジスタ効果がないので、完全
にラッチアップ現象が防止でき高信頼性が得られる。
さらに該構造ではチャンネルストッパーを必要としない
ため、集積度が向上する。
ため、集積度が向上する。
しかしながら次にあげる欠点のために現在まで広く使用
されるに至っていない。
されるに至っていない。
1、基体として単結晶のザファイアを使用しているため
に高価である。
に高価である。
2、素子プロセスの高温処理の際に、ザファイア基体か
らアルミナ(Al2O3)がシリコン層に拡散し、これ
がリークの原因となる。
らアルミナ(Al2O3)がシリコン層に拡散し、これ
がリークの原因となる。
3、シリコンの結晶性が悪い。
発明の目的
本発明は真性の活性領域の側面はかりでなく、底面にも
絶縁膜を形成し、該真性活性領域が別個のN型領域及び
P型領域を有する半導体装置の製造方法を提供するもの
である。
絶縁膜を形成し、該真性活性領域が別個のN型領域及び
P型領域を有する半導体装置の製造方法を提供するもの
である。
発明の構成
本発明の半導体装置は、半導体基体に形成した開口部に
選択的に耐酸化性被膜を形成し、その被膜をマスクとし
て半導体基体を酸化し、底面及び側面が酸化膜で包囲さ
れた活イq、、領域を形成し、この活性領域に不純物拡
散を行うことによりN型領域及びP型領域を別個に形成
するものである。
選択的に耐酸化性被膜を形成し、その被膜をマスクとし
て半導体基体を酸化し、底面及び側面が酸化膜で包囲さ
れた活イq、、領域を形成し、この活性領域に不純物拡
散を行うことによりN型領域及びP型領域を別個に形成
するものである。
実施例の説明
第3図は本発明の一実施例を示す工程断面図である。
第3図(1L)において、19は真性のシリコン基体、
20は熱酸化膜、21は耐酸化性被膜たとえばシリコン
窒化膜(Si3N4膜)を示し、分離領域になる部分の
みを選択的に開口し、そこから基体をエツチング除去し
である。エツチングは異方性の強いドライエッチ法たと
えば反応性イオンエッチ(R・ 1. E)を使って垂
直に行ない開11部22を形成する。
20は熱酸化膜、21は耐酸化性被膜たとえばシリコン
窒化膜(Si3N4膜)を示し、分離領域になる部分の
みを選択的に開口し、そこから基体をエツチング除去し
である。エツチングは異方性の強いドライエッチ法たと
えば反応性イオンエッチ(R・ 1. E)を使って垂
直に行ない開11部22を形成する。
次に(b)に示すように、シリコン窒化膜21をマスク
として熱酸化を行ない酸化膜25を形成する。
として熱酸化を行ない酸化膜25を形成する。
その後全面にシリコン窒化膜241 251 26を減
圧CVD法で形成する。ここで24は開口部22の側面
、25はシリコン窒化膜21上に、26は開口部22底
面に形成されたシリコン窒化膜である。尚、減圧GVD
法でのシリコン窒化膜の生成は開口部22の側面へシリ
コン窒化膜を均質に付着させるためである。
圧CVD法で形成する。ここで24は開口部22の側面
、25はシリコン窒化膜21上に、26は開口部22底
面に形成されたシリコン窒化膜である。尚、減圧GVD
法でのシリコン窒化膜の生成は開口部22の側面へシリ
コン窒化膜を均質に付着させるためである。
その後、活性イオンエツチング法で異方性の強いエツチ
ングを行なうと開口部22の側壁部のシリコン窒化膜2
4のみを残して、シリコン窒化膜25.26が除去され
る(第3図(C))。
ングを行なうと開口部22の側壁部のシリコン窒化膜2
4のみを残して、シリコン窒化膜25.26が除去され
る(第3図(C))。
この後、開口部22の底面部の酸化膜27を除去して、
基体19を等方向なエツチングたとえば湿式のエツチン
グを行ない、開口部28を形成する(第3図(d))。
基体19を等方向なエツチングたとえば湿式のエツチン
グを行ない、開口部28を形成する(第3図(d))。
そして、場合によってシリコン窒化膜を開「」部28の
側面に異方性の強い付着法/ことえはスパッタ法あるい
はプラズマ法を使い形成する。
側面に異方性の強い付着法/ことえはスパッタ法あるい
はプラズマ法を使い形成する。
その後、高圧酸化法で約7気圧の圧力下で酸化すると、
被酸化領域はシリコン窒化膜24で覆われ−こいない部
分であるから、開口部28の側面29の方向に酸化が進
み、同時に膨張した酸化膜は開口部22を埋めるべく上
部に伸びるように形成され、結果として分離された真性
活性領域30の底面及び側面に酸化膜31が形成される
。(第3図(e))。尚、最適な条件と活性領域間の距
離を狭くすることにより、横に伸びた酸化膜31同志は
活性領域下部で接続している。
被酸化領域はシリコン窒化膜24で覆われ−こいない部
分であるから、開口部28の側面29の方向に酸化が進
み、同時に膨張した酸化膜は開口部22を埋めるべく上
部に伸びるように形成され、結果として分離された真性
活性領域30の底面及び側面に酸化膜31が形成される
。(第3図(e))。尚、最適な条件と活性領域間の距
離を狭くすることにより、横に伸びた酸化膜31同志は
活性領域下部で接続している。
次に、湿式のエツチングによりシリコン窒化膜24、酸
化膜2了を除去し、たとえばN領域にする活性領域Aを
除いてレジスト32で覆いN型不純物を拡散することに
よりN型の活性領域30Aを形成する(第3図(f))
。
化膜2了を除去し、たとえばN領域にする活性領域Aを
除いてレジスト32で覆いN型不純物を拡散することに
よりN型の活性領域30Aを形成する(第3図(f))
。
レジスト32を除去し、新たにたとえばP領域にする活
性領域30Bを除いてレジストで覆い、P型不純物を拡
散し、活性領域3oをPL(ν活性領域30Bにする。
性領域30Bを除いてレジストで覆い、P型不純物を拡
散し、活性領域3oをPL(ν活性領域30Bにする。
以後従来の方法で、N型活性領域3 OA K P型不
純物拡散33.34i行ないPチャンネルMO8を形成
し、P型活性領域30B[N型不純物拡散35.36を
行ないNチャンネルM OSを形成スルコトにより0M
O8構造を得ることができる(第3図(g))。
純物拡散33.34i行ないPチャンネルMO8を形成
し、P型活性領域30B[N型不純物拡散35.36を
行ないNチャンネルM OSを形成スルコトにより0M
O8構造を得ることができる(第3図(g))。
以上本実施例では、0MO8構造に適用できる活性領域
について示しているが、他に活性領域が真性であるため
に、別個にN領域の島とP領域の島をつくることができ
ることを利用して、バイポーラ型NPNトランジスタと
PNP)ランジスタを別個に形成すること等が可能であ
る。
について示しているが、他に活性領域が真性であるため
に、別個にN領域の島とP領域の島をつくることができ
ることを利用して、バイポーラ型NPNトランジスタと
PNP)ランジスタを別個に形成すること等が可能であ
る。
発明の効果
本発明によると、通常集積回路において多用されている
方法のみを用いて実施できるために、真性活性領域の側
面ばかりでなく底面にも絶縁膜を形成して、該真性活性
領域が別個のN型領域及びP型頭域を有する半導体装置
を安価に製造することができる。捷だ活性領域の結晶性
が良いため、リーク等の少ない半導体装置を得ることが
できる0
方法のみを用いて実施できるために、真性活性領域の側
面ばかりでなく底面にも絶縁膜を形成して、該真性活性
領域が別個のN型領域及びP型頭域を有する半導体装置
を安価に製造することができる。捷だ活性領域の結晶性
が良いため、リーク等の少ない半導体装置を得ることが
できる0
第1図はシリコン基体に形成された0MO3の構造断面
図、第2図はSOS法によって形成された0MO8の構
造断面図、第3図乙〜gは本発明の一実施例に基づ(0
MO8製造プロセスの流れを示す工程断面図である。 19・・・・・・真性シリコン基板、20・・・・・・
熱酸化膜、21.24・・・・・・シリコン窒化膜、2
2.28・・・・・9 ′ 開口部、31・・・・・・分離酸化膜、3oA・・・・
・N型活性領域、30E・・・・・・P型活性領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図 第3図 第3図
図、第2図はSOS法によって形成された0MO8の構
造断面図、第3図乙〜gは本発明の一実施例に基づ(0
MO8製造プロセスの流れを示す工程断面図である。 19・・・・・・真性シリコン基板、20・・・・・・
熱酸化膜、21.24・・・・・・シリコン窒化膜、2
2.28・・・・・9 ′ 開口部、31・・・・・・分離酸化膜、3oA・・・・
・N型活性領域、30E・・・・・・P型活性領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図 第3図 第3図
Claims (1)
- 半導体基体上に形成された第1の制酸化性被膜をマスク
として前記半導体基体に第1の開]コ部を形成する工程
と、第2の耐酸化性被膜を前記半導体基体上に形成する
工程と、異方性エツチングにより前記第1の開口部側面
に前記第2の耐酸化性被膜を残存させる工程と、前記第
1の開口部底部から前記半導体基体をエツチングし第2
の開口部を形成する工程と、前記半導体基体表面から異
方的に第3の制酸化性被膜を付着させ、前記第2の開口
部の底部に前記第3の耐酸化性被膜を形成する工程と、
前記第1.第2.第3の面j酸比性被膜をマスクとして
酸化性雰囲気で前記半導体基体を熱処理して、前記第1
.第2の開口部に酸化膜を形成する工程と、前記半導体
基体よりなる第1の島領域にN型不純物を導入しN型島
領域を形成する工程と、前記半導体基体よシなる第2の
島領域にP型不純物を導入しP型島領域を形成する工程
とを含むと七を特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58177338A JPS6068628A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58177338A JPS6068628A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6068628A true JPS6068628A (ja) | 1985-04-19 |
Family
ID=16029219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58177338A Pending JPS6068628A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6068628A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6213047A (ja) * | 1985-07-10 | 1987-01-21 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS62274740A (ja) * | 1986-05-23 | 1987-11-28 | Nec Corp | 半導体装置 |
JPH1027894A (ja) * | 1995-12-30 | 1998-01-27 | Hyundai Electron Ind Co Ltd | Soi基板及びその製造方法 |
-
1983
- 1983-09-26 JP JP58177338A patent/JPS6068628A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6213047A (ja) * | 1985-07-10 | 1987-01-21 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS62274740A (ja) * | 1986-05-23 | 1987-11-28 | Nec Corp | 半導体装置 |
JPH1027894A (ja) * | 1995-12-30 | 1998-01-27 | Hyundai Electron Ind Co Ltd | Soi基板及びその製造方法 |
US5907783A (en) * | 1995-12-30 | 1999-05-25 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating silicon-on-insulator substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040171223A1 (en) | Method of selective removal of SiGe alloys | |
JPH0513566A (ja) | 半導体装置の製造方法 | |
JPH05152429A (ja) | 半導体装置の製造方法 | |
US4900689A (en) | Method of fabrication of isolated islands for complementary bipolar devices | |
US5185286A (en) | Process for producing laminated semiconductor substrate | |
US4047284A (en) | Self-aligned CMOS process for bulk silicon and insulating substrate device | |
GB1260977A (en) | Improvements in semiconductor devices | |
JPS6068628A (ja) | 半導体装置の製造方法 | |
GB2148593A (en) | Process for manufacturing the isolating regions of a semiconductor integrated circuit device | |
US4043025A (en) | Self-aligned CMOS process for bulk silicon and insulating substrate device | |
JPH07120705B2 (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
JPS59188141A (ja) | 半導体集積回路 | |
US3783048A (en) | High frequency transistor fabrication | |
JPS60136330A (ja) | 相補型金属絶縁物半導体装置の製法 | |
JPS61137341A (ja) | 半導体装置の製造方法 | |
JP2763105B2 (ja) | 半導体装置の製造方法 | |
JPS60128633A (ja) | 半導体装置ならびにその製造方法 | |
JPH0685051A (ja) | 半導体装置の製造方法 | |
JPS60126846A (ja) | 半導体装置およびその製造方法 | |
JPS60211958A (ja) | 半導体装置 | |
JPH0514430B2 (ja) | ||
JPS63245939A (ja) | 半導体装置 | |
JPS59181552A (ja) | 半導体装置の製法 | |
JPS6312380B2 (ja) | ||
JPH0358179B2 (ja) |