JPS6059774A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6059774A
JPS6059774A JP16889883A JP16889883A JPS6059774A JP S6059774 A JPS6059774 A JP S6059774A JP 16889883 A JP16889883 A JP 16889883A JP 16889883 A JP16889883 A JP 16889883A JP S6059774 A JPS6059774 A JP S6059774A
Authority
JP
Japan
Prior art keywords
film
wirings
wiring
pattern
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16889883A
Other languages
English (en)
Inventor
Koji Nose
幸之 野世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP16889883A priority Critical patent/JPS6059774A/ja
Publication of JPS6059774A publication Critical patent/JPS6059774A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体基体表面の金属配線パターンの特に太
い部分において、適当な形状及び寸法で配線″ターンの
一部を取り除く配線構造に関する。
従来例の構成とその間ＨＨｑ点 集積回路装置の高伺加価イ１ｌ１１化、高集積に伴い、
半導体装置の大電力化が生じており、半導体装置の電源
端子から、内部回路を駆動するために供給する電流量も
増加している。この電流を取り込むＱ：：Ｉ子及び内部
回路配線は、一般にＡ７！もしくはＭ合金材料で構成さ
れている。一方、Ａｌ配線の、１′１容電流電流密設泪
上では０６〜１ｍＡ　／　／／　ｍ’：＋は決、Ｖ）ら
れており、電流の増加に伴っ一１ｒＡｆ！配線の断面積
を犬きくする必要が生じる。しかじＡｌ配線の厚さが、
一定と考えた場合、電流量↓１１を増すためにはＡｌ配
線幅を広くする必要が生じる・！、／こ、線幅を広げず
に電流容瓜を増ずにはＡｌ配線を厚くしなければならな
い。
上記の二つの方法で大電力半導体装置を達成する場合、
次のような問題が生じる。
その一つは、Ａｌ配線がその上を酸化＋１１４や窒化膜
等のガラス質表面保護膜で覆われて保護されており、一
般にこれら保護膜は、ＣＶＤ、スパッター、プラズマ、
陽極酸化等で形成されるが、月別の有する熱膨張係数の
違いから５表面保護膜を破壊して特に耐湿性における品
質劣化を生じる。この機構はＡｌ配線上にガラス質表面
保護膜を形成して、室温にもどる時に、Ａ７配線とガラ
ス質表面保護膜が有する上記熱膨張係数の違いによって
歪を生じ、異種の材料の接している距離が長くなれば、
大きな変位として現れる。こうして、　Ａｌ配線とガラ
ス質表面保護膜との変位の差がその界面で剪断歪を生じ
る原因となる。そしてＡｌ配線の変位に追従できないノ
ｆ　７ス質表面保ぬ膜は、特にＡｌ配線段差近傍で集中
応力を発生して、ガラス質表面保護膜のクラック′、今
の形で破壊に至る。
以下に」二記理由を説明する簡単な式を（１）　、　（
２ｊ式に示す。
△Ｅ＝（ａＭ−（ｌｐ　）△Ｔ　・・・・（１）Ｄ二ａ
△Ｅ　・　・　（２） △Ｅ：熱収縮による歪 ａＭ　：配線Ｈ制の膨張係数 σＰ　：表面保護膜の膨張係数 △Ｔ　：膜形成時温度と＆！　７’ｒ：’ｔのｉ６Ｄ　
：変位 ａ　：配線幅の土　の長さ もう一方の、Ａｌ配線の厚みをｒ−１？、　くする方法
は高集稍化に伴う徽細化パターンを達成するために、厚
さに制約が課せられる。寸たＡ４配線端での段差を大き
くすると、ガラス質表面保護膜の段差部での膜厚が薄く
なったり、段切れを生じたりする。
等の問題を生じた。
発明の目的 本発明は上記のような従来例にみられた問題を解消する
もので、特に熱膨張特性に関して強い配性を有する大電
流容量のＪ’配線構造を備えた半導体装置を提供するも
のである。
発明の構成 不発明はカラス質入面保護ルカの一トにある電（”（（
＋４配線の幅内に７．１．ｌ）寸たは隙間状の配線Ａシ
斜除去部分を設けた配線構造である。これによシ、Ｊｆ
：：ｊヤ隙間状バクーンを適当にｌ記ｔＫｆｆｉして変
位か小さくなることを利用した熱膨張吸収効果をもった
ものが実現される。
火旋例の説ｎ）ｊ 以下、本発明を、図面の火が１例を参照して、訂しく述
べる。
図面は本発明の要部を示す外観斜視図の第１１ン［とそ
の断面図の第２図であり、表ｉｉ’＋ｉ保護膜１、Ａｅ
配線２、層間絶縁膜３、熱酸化膜４、半導体基体５で形
成されている。また表面保護膜１は、ガラス質の酸化膜
、あるいは窒化０３１である。
線幅の広いＡ　ｌ　１１１ｉ！線２と１≧によるガラス
質表面保護＋１＜Ｉのクラ、りを防止する／Ｃめに、配
線内部には隋（間６と７１１１冒〕（７とのＪＪ、−１
込みパターンをイＪするものである。この人きさと、間
隔は、Ａｅ配線２幅の広さと、長さ、及びガラス質表面
保護膜１の膜ｊ！？１、利質を勘案して決めることがで
きる。
この人４配線２の隙間６や’１１’ｌｒ　７のパターン
の形成は、Ａｅ配線２のパターン形成１１．１ｊに、同
１時に行なう。
光ＩＩＩ］の効果 本発明によれば、Ａｌ配線内に’）１’；：＋当な間１
原あるいは溝を設けるととて、ガラス）質人面保１免１
挽との間で生ずる歪による保を膜の変位を緩和してクラ
ックを防止することができ、Ｊ、たＩ１１匁厚全厚ぐす
ることもないので酬湿面での信頼性もそこなわずに済む
。さらに、上記パターンをｊｒＦＦ当に配置することで
、ｈ４配線の下のＬ′４間絶縁膜内と」二のガラス質表
面保１逆膜内のＡｄによる残留応力も小さくできて、半
導体装置の特性面での悪影響を小さく４甲えることがで
きる。
【図面の簡単な説明】 第１図、第２図はそれぞれ本光明欠施例の電１．鉤配線
パターン図の１折面図である。 １・・・・・・ガラス質表面保護膜、２−　Ａｌ配線、
３・・・・・層間絶縁膜、４　・−熱酸化膜、５・・・
・・半導体基体、６・　隙間状パターン、７・・・・島
状パターン。

Claims (2)

    【特許請求の範囲】
  1. （１）　半導体装置の表面保護膜下に配設された電極配
    線の幅内に、荷または隙間状に配線材料除去部を有する
    ことを特徴とする半導体装置。
  2. （２）電極配線がＡｌまたはＡ４合金の被膜でなる’ｌ
    脣’＋晶求の範囲第１項に記載の半導体装置。
JP16889883A 1983-09-13 1983-09-13 半導体装置 Pending JPS6059774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16889883A JPS6059774A (ja) 1983-09-13 1983-09-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16889883A JPS6059774A (ja) 1983-09-13 1983-09-13 半導体装置

Publications (1)

Publication Number Publication Date
JPS6059774A true JPS6059774A (ja) 1985-04-06

Family

ID=15876606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16889883A Pending JPS6059774A (ja) 1983-09-13 1983-09-13 半導体装置

Country Status (1)

Country Link
JP (1) JPS6059774A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424844U (ja) * 1987-08-04 1989-02-10
US5101261A (en) * 1988-09-09 1992-03-31 Texas Instruments Incorporated Electronic circuit device with electronomigration-resistant metal conductors
US5185651A (en) * 1989-07-14 1993-02-09 U.S. Philips Corporation Integrated circuit with current detection
US5289036A (en) * 1991-01-22 1994-02-22 Nec Corporation Resin sealed semiconductor integrated circuit
US5402005A (en) * 1989-01-20 1995-03-28 Kabushiki Kaisha Toshiba Semiconductor device having a multilayered wiring structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424844U (ja) * 1987-08-04 1989-02-10
JPH0723958Y2 (ja) * 1987-08-04 1995-05-31 日本電気アイシーマイコンシステム株式会社 半導体装置
US5101261A (en) * 1988-09-09 1992-03-31 Texas Instruments Incorporated Electronic circuit device with electronomigration-resistant metal conductors
US5402005A (en) * 1989-01-20 1995-03-28 Kabushiki Kaisha Toshiba Semiconductor device having a multilayered wiring structure
US5185651A (en) * 1989-07-14 1993-02-09 U.S. Philips Corporation Integrated circuit with current detection
US5289036A (en) * 1991-01-22 1994-02-22 Nec Corporation Resin sealed semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
TWI284934B (en) Multi-layer semiconductor wafer structure and fabrication method thereof
JPH04340778A (ja) 積層圧電アクチュエータ素子
JPS6059774A (ja) 半導体装置
KR930004981B1 (ko) 반도체 장치
JP3254788B2 (ja) 酸化物超電導膜を用いた限流導体およびその製造方法
JPS6049649A (ja) 半導体集積回路装置
JPH0689893A (ja) 半導体装置
JP2022012055A (ja) 抵抗器
JPS6149452A (ja) 半導体素子
KR950034076A (ko) 자기헤드유니트를 제조하는 방법과 자기헤드를 제조하는 방법 및 자기헤드유니트와 그러한 자기헤드유니트에 이용되는 자기헤드
JP3107911B2 (ja) サーマルプリントヘッド
JP2001126901A (ja) チップ部品
JPH0691126B2 (ja) 半導体装置
JP3041352B2 (ja) サーマルヘッドの製造方法
JP2510473B2 (ja) 基板の形成パタ―ン保護構造
JPS60172551A (ja) サ−マルヘツドの製造方法
JPH01216555A (ja) 半導体装置
JPS60128637A (ja) 配線構造およびその製造方法
JPH0555221A (ja) 半導体装置
JPH07201507A (ja) チップ抵抗器及びその製造方法
JPS58131768A (ja) 半導体装置
JP2750711B2 (ja) 集積回路
JPS63260149A (ja) 半導体装置
JPH02294037A (ja) 半導体装置
JPS61114558A (ja) 半導体集積回路装置