JPS6046599A - 表示体駆動回路 - Google Patents
表示体駆動回路Info
- Publication number
- JPS6046599A JPS6046599A JP58155282A JP15528283A JPS6046599A JP S6046599 A JPS6046599 A JP S6046599A JP 58155282 A JP58155282 A JP 58155282A JP 15528283 A JP15528283 A JP 15528283A JP S6046599 A JPS6046599 A JP S6046599A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- segment
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
a、技術分野
本発明は液晶表示体等の表示体駆動回路に関し、特にセ
グメントの点灯状態、非点灯状態を命令信号によって反
転させることができるようにしたものである。
グメントの点灯状態、非点灯状態を命令信号によって反
転させることができるようにしたものである。
b、従来技術
最近の液晶表示装置は、例えば640x80ド゛ツト等
の大面積のドツトマトリックス表示素子を用いて高密度
のグラフィック表示を行うことができる。グラフィック
表示機能としては従来よりCRT等で行われているのと
実質的に同様の表示が可能である。
の大面積のドツトマトリックス表示素子を用いて高密度
のグラフィック表示を行うことができる。グラフィック
表示機能としては従来よりCRT等で行われているのと
実質的に同様の表示が可能である。
しかしながら、表示画面の白黒を反転させる場合、従来
は表示すべき情報をビットパターン形式で記憶したメモ
リーの内容をビット反転して行う必要があった。その為
、表示用メモリーの内容を読み出し、これをビット反転
演算し、その結果を同じアドレスに書き込む。これを表
示用メモリーの全領域について行うわけであり、非常に
時間が掛かるという欠点があった。これはドツト数が多
くなる程その傾向が顕著となり、画面全体について一瞬
に白黒反転させることが出来ないという欠点があった。
は表示すべき情報をビットパターン形式で記憶したメモ
リーの内容をビット反転して行う必要があった。その為
、表示用メモリーの内容を読み出し、これをビット反転
演算し、その結果を同じアドレスに書き込む。これを表
示用メモリーの全領域について行うわけであり、非常に
時間が掛かるという欠点があった。これはドツト数が多
くなる程その傾向が顕著となり、画面全体について一瞬
に白黒反転させることが出来ないという欠点があった。
C1目的
本発明は上記従来の欠点を解消するためになされたもの
であり、表示信号発生回路を工夫し、表示用メモリーの
内容を変更することなく、実質上、瞬間的に白黒反転を
可能にする表示体駆動回路を提供することを目的とする
。
であり、表示信号発生回路を工夫し、表示用メモリーの
内容を変更することなく、実質上、瞬間的に白黒反転を
可能にする表示体駆動回路を提供することを目的とする
。
d、実施例
第1譜液晶表示制御部と、それを使用する計算機部とを
含めて示したシステム構成図である。
含めて示したシステム構成図である。
図においては、1は液晶表示ユニット、2は演算制御部
であり、液晶表示ユニット1は液晶表示セルと回路基板
とをゴムコネクターにより一体化されている。
であり、液晶表示ユニット1は液晶表示セルと回路基板
とをゴムコネクターにより一体化されている。
SD −5D、6は夫々セグメントドライバーであり、
一つが80本のセグメント線を駆動する。
一つが80本のセグメント線を駆動する。
CDはコモンドライバーであり、液晶表示セルのバック
プレートにバックプレート信号を出力する。
プレートにバックプレート信号を出力する。
BAはバッファアンプであり、液晶駆動用電源電圧をコ
モンドライバーCD及び各セグメントドライバーSDに
供給する。CPUはマイクロプロセッサ−1CONは表
示制御回路であり、セグメントドライバーSDへ表示デ
ータを転送し、またはセグメントドライバーSDから表
示データを読み込む。このデータ転送は何れもビットシ
リアルに行われる。ROM 1は漢字のフォントパター
ンを収録しているリード・オンリー・メモリー、ROM
2は英数カナ等のフォントパターンを収録しているリー
ド・オンリー・メモリーである。PSは電源回路であり
、バッファアンプBA、コモンドライバーCD及びセグ
メントドライバーSDに電源電圧Vccを供給する。V
Tは液晶駆動用電源電圧の可変調整及び温度補償回路で
ある。
モンドライバーCD及び各セグメントドライバーSDに
供給する。CPUはマイクロプロセッサ−1CONは表
示制御回路であり、セグメントドライバーSDへ表示デ
ータを転送し、またはセグメントドライバーSDから表
示データを読み込む。このデータ転送は何れもビットシ
リアルに行われる。ROM 1は漢字のフォントパター
ンを収録しているリード・オンリー・メモリー、ROM
2は英数カナ等のフォントパターンを収録しているリー
ド・オンリー・メモリーである。PSは電源回路であり
、バッファアンプBA、コモンドライバーCD及びセグ
メントドライバーSDに電源電圧Vccを供給する。V
Tは液晶駆動用電源電圧の可変調整及び温度補償回路で
ある。
バッファアンプBAはこの電圧を分圧して各レベルの電
源電圧を発生する。
源電圧を発生する。
第2図は一つのセグメントドライバーSDのLSIシス
テム構成を示すものである。31は40×80ビツトの
スタティックRAMより成る表示用メモリーであり、液
晶表示セルの表示すべきドツトに対応したビットパター
ンを書込むことにより結果的にセグメント信号がS。−
87,に出力される。つまり表示用メモIJ−81の出
力信号はEX−OR’y’ −ト、レベルシフター(動
作電圧変換回路)、ドライバーより成るブロック32に
よりセグメント波形信号に変換される。PARは行(R
OW)アドレスレジスタ、CARは列(コラム)アドレ
スレジスタであり、表示用メモリー81の行・列のアド
レスを各々指定する。
テム構成を示すものである。31は40×80ビツトの
スタティックRAMより成る表示用メモリーであり、液
晶表示セルの表示すべきドツトに対応したビットパター
ンを書込むことにより結果的にセグメント信号がS。−
87,に出力される。つまり表示用メモIJ−81の出
力信号はEX−OR’y’ −ト、レベルシフター(動
作電圧変換回路)、ドライバーより成るブロック32に
よりセグメント波形信号に変換される。PARは行(R
OW)アドレスレジスタ、CARは列(コラム)アドレ
スレジスタであり、表示用メモリー81の行・列のアド
レスを各々指定する。
第3図は表示用メモリー31の記憶内容を表わしたもの
であり、コラムO〜コラム9.ROWO〜ROW39ま
であり、各番地には8ビツトのビットパターンが記憶さ
れる。
であり、コラムO〜コラム9.ROWO〜ROW39ま
であり、各番地には8ビツトのビットパターンが記憶さ
れる。
第4図は第8図に対応する表示例である。つまり、コラ
ムアドレスとビット位置がセグメントに対応し、ROW
アドレスがバックプレートの夫々の信号に対応する。と
ころでこの様なビットパターンは第2図のS端子よりビ
ットシリアルで入力される。同図のSRはシリアルレジ
スタであり、クロック信号CLに同期してデータを入出
力する。
ムアドレスとビット位置がセグメントに対応し、ROW
アドレスがバックプレートの夫々の信号に対応する。と
ころでこの様なビットパターンは第2図のS端子よりビ
ットシリアルで入力される。同図のSRはシリアルレジ
スタであり、クロック信号CLに同期してデータを入出
力する。
SCは信号制御回路であり、CARの内容をデコードし
、RAMのコラムを選択する。
、RAMのコラムを選択する。
り
また、シリアルレジスタSRの内容をステティックRA
M81に書込み或いは表示用メモリー31の内容を信号
制御回路SCへ読み出す。また、後、する命令コードの
ラッチ回路を内蔵する。尚HCはバックプレート信号の
タイミングに同期するためのカウンタである。
M81に書込み或いは表示用メモリー31の内容を信号
制御回路SCへ読み出す。また、後、する命令コードの
ラッチ回路を内蔵する。尚HCはバックプレート信号の
タイミングに同期するためのカウンタである。
第5図は第2図で示したブロック82とその入出力信号
について示したものである。SEo〜S E79は表示
用メモリー31より出力された信号、S(1”S79は
液晶表示素子のセグメント端子へ出力される信号である
。LSはレベルシフターであり、論理回路部の電源電圧
との電圧レベルを整合させるための回路である。DRは
ドライバー回路である。Cは表示停止信号、ではそのイ
ンバート信号である。iVは表示反転信号である。H8
はバックプレート信号のフレーム反転信号であり、フレ
ーム周期で反転する。今C=1,1V=0であればセグ
メント信号SEはバックプレート信号H8とEX−OR
がとられ、通常の表示状態となる。つまり5Ei=1な
ら、その対応するセグメント信号Siとバックプレート
信号との差の波形は非選択電位となる。ここで1V=1
であれば信号h=H8となる。従って、S E i =
1ならセグメント信号Siとバックプレット信号との
差の波形は非選択電位となり、また5Ei=0なら、セ
グメント信号Siとバックプレート信号との差の波形は
選択電位となる。よってスタティックRAM31内のビ
ットパターンとは逆の(0,1が反転)パターンに相当
する表示が行われる。更にC=0の場合を考えると次の
様になる。て=0、つまり表示停止信号Cが出力された
ならセグメント信号SEにかかわらず信号S−0となる
。また信号りは表示反転信号iVにかかわらずh=H5
となる。
について示したものである。SEo〜S E79は表示
用メモリー31より出力された信号、S(1”S79は
液晶表示素子のセグメント端子へ出力される信号である
。LSはレベルシフターであり、論理回路部の電源電圧
との電圧レベルを整合させるための回路である。DRは
ドライバー回路である。Cは表示停止信号、ではそのイ
ンバート信号である。iVは表示反転信号である。H8
はバックプレート信号のフレーム反転信号であり、フレ
ーム周期で反転する。今C=1,1V=0であればセグ
メント信号SEはバックプレート信号H8とEX−OR
がとられ、通常の表示状態となる。つまり5Ei=1な
ら、その対応するセグメント信号Siとバックプレート
信号との差の波形は非選択電位となる。ここで1V=1
であれば信号h=H8となる。従って、S E i =
1ならセグメント信号Siとバックプレット信号との
差の波形は非選択電位となり、また5Ei=0なら、セ
グメント信号Siとバックプレート信号との差の波形は
選択電位となる。よってスタティックRAM31内のビ
ットパターンとは逆の(0,1が反転)パターンに相当
する表示が行われる。更にC=0の場合を考えると次の
様になる。て=0、つまり表示停止信号Cが出力された
ならセグメント信号SEにかかわらず信号S−0となる
。また信号りは表示反転信号iVにかかわらずh=H5
となる。
従って、セグメント信号Sはすべてのバックプレートノ
タイミングにわたってバックプレート信号との差の波形
は非選択電位となる。
タイミングにわたってバックプレート信号との差の波形
は非選択電位となる。
第6図は第2図で示した信号制御回路SC内のラッチ回
路を表わし、S端子よりシリアルレジスタSRに入力さ
れた命令コードをラッチする。こ5でα、βはコントロ
ールデータビット、DO〜D7はデータビシトである。
路を表わし、S端子よりシリアルレジスタSRに入力さ
れた命令コードをラッチする。こ5でα、βはコントロ
ールデータビット、DO〜D7はデータビシトである。
αβ−〇〇であれば、Do−D7のコードをモード設定
命令として処理される。この場合、上記実施例で示した
表示反転信号iVはデータビットD6、表示停止信号C
はデータビットD7より出力されるものに対応する。
命令として処理される。この場合、上記実施例で示した
表示反転信号iVはデータビットD6、表示停止信号C
はデータビットD7より出力されるものに対応する。
この様な命令コードは第1図に示した様にマイクロプロ
セッサCPUより表示制御回路CONを介して各セグメ
ントドライバーSDに与えられる。
セッサCPUより表示制御回路CONを介して各セグメ
ントドライバーSDに与えられる。
e、効果
以上説明したように本発明の表示体駆動回路によれば、
表示用メモリーの内容を変更することなく、実質上、瞬
間的に白黒反転表示を行うことができ、しかも反転表示
を行うための処理ステップが非常に簡単となり、表示体
駆動回路(セグメントドライバー)を制御する側のデー
タプロセッサーのプログラム上の負担を低減できる利点
がある。
表示用メモリーの内容を変更することなく、実質上、瞬
間的に白黒反転表示を行うことができ、しかも反転表示
を行うための処理ステップが非常に簡単となり、表示体
駆動回路(セグメントドライバー)を制御する側のデー
タプロセッサーのプログラム上の負担を低減できる利点
がある。
図面+yれぞれ本発明の表示体駆動回路に係る図であり
、第1図は液晶表示制御部とそれを使用する計算機部と
を含めて示したシステム構成図、第2図はセグメントド
ライバーの−LSIシステム構成図、第3図は表示用メ
モリの状態記憶図、第4図゛は第3図の記憶内容に相当
する表示例を示す図、第5図は第2図のブロック32と
その入出力信号について示す図、第6図は第2図で示し
た信号制御回路SC内のラッチ回路図である。 31:表示用メモリー、SD:セグメントドライバー、
CD:コモンドライバー、S:セグメント信号、H8:
バックプレート信号のフレーム反転信号、1v:表示反
転信号、C:表示停止信号。
、第1図は液晶表示制御部とそれを使用する計算機部と
を含めて示したシステム構成図、第2図はセグメントド
ライバーの−LSIシステム構成図、第3図は表示用メ
モリの状態記憶図、第4図゛は第3図の記憶内容に相当
する表示例を示す図、第5図は第2図のブロック32と
その入出力信号について示す図、第6図は第2図で示し
た信号制御回路SC内のラッチ回路図である。 31:表示用メモリー、SD:セグメントドライバー、
CD:コモンドライバー、S:セグメント信号、H8:
バックプレート信号のフレーム反転信号、1v:表示反
転信号、C:表示停止信号。
Claims (1)
- 1、表示すべきドツトパターンを記憶する表示用メモリ
ーと、この表示用メモリーから読み出した情報とバック
プレートのタイミング信号を基にセグメント信号を発生
する回路手段を有する表示体駆動回路において、表示反
転信号を入力する手段と、この表示反転信号の入力によ
り上記バックプレートのタイミング信号を反転する手段
を設けたことを特徴とする表示体駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58155282A JPS6046599A (ja) | 1983-08-24 | 1983-08-24 | 表示体駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58155282A JPS6046599A (ja) | 1983-08-24 | 1983-08-24 | 表示体駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6046599A true JPS6046599A (ja) | 1985-03-13 |
Family
ID=15602488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58155282A Pending JPS6046599A (ja) | 1983-08-24 | 1983-08-24 | 表示体駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6046599A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63113196U (ja) * | 1987-01-12 | 1988-07-21 |
-
1983
- 1983-08-24 JP JP58155282A patent/JPS6046599A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63113196U (ja) * | 1987-01-12 | 1988-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6222518B1 (en) | Liquid crystal display with liquid crystal driver having display memory | |
US5699076A (en) | Display control method and apparatus for performing high-quality display free from noise lines | |
US6005537A (en) | Liquid-crystal display control apparatus | |
JPH07175445A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
JPS6053993A (ja) | 表示体駆動回路 | |
JPS6046599A (ja) | 表示体駆動回路 | |
JPH08278479A (ja) | 表示信号インターフェース方式 | |
JP3988708B2 (ja) | 表示ドライバ、電気光学装置及び駆動方法 | |
JP3707806B2 (ja) | ドライバ回路 | |
KR100234415B1 (ko) | 액정표시장치 컨트롤러 램 | |
JPH07281634A (ja) | 液晶ディスプレイ | |
JPS61235891A (ja) | 表示制御システム | |
JPH1145073A (ja) | 半導体集積回路及び液晶表示システム | |
JP2001174788A (ja) | 液晶表示装置及びその駆動方式 | |
JP2639986B2 (ja) | マイクロコンピュータの表示装置 | |
JP3263645B2 (ja) | 表示用マイクロコンピュータ | |
JP2943067B1 (ja) | 表示制御方法及び装置 | |
JPS62287293A (ja) | 表示制御装置 | |
JP3074378B2 (ja) | 表示制御方法及び装置 | |
JPS62192792A (ja) | 表示制御装置 | |
JPS63175892A (ja) | マイクロコンピユ−タ | |
JPS6352195A (ja) | 表示制御システム | |
JP2002236475A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
JPS6066299A (ja) | 表示制御回路 | |
JPH1173167A (ja) | 表示制御装置 |