JPS6046599A - 表示体駆動回路 - Google Patents
表示体駆動回路Info
- Publication number
- JPS6046599A JPS6046599A JP58155282A JP15528283A JPS6046599A JP S6046599 A JPS6046599 A JP S6046599A JP 58155282 A JP58155282 A JP 58155282A JP 15528283 A JP15528283 A JP 15528283A JP S6046599 A JPS6046599 A JP S6046599A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- segment
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ａ、技術分野
本発明は液晶表示体等の表示体駆動回路に関し、特にセ
グメントの点灯状態、非点灯状態を命令信号によって反
転させることができるようにしたものである。
グメントの点灯状態、非点灯状態を命令信号によって反
転させることができるようにしたものである。
ｂ、従来技術
最近の液晶表示装置は、例えば６４０ｘ８０ド゛ツト等
の大面積のドツトマトリックス表示素子を用いて高密度
のグラフィック表示を行うことができる。グラフィック
表示機能としては従来よりＣＲＴ等で行われているのと
実質的に同様の表示が可能である。
の大面積のドツトマトリックス表示素子を用いて高密度
のグラフィック表示を行うことができる。グラフィック
表示機能としては従来よりＣＲＴ等で行われているのと
実質的に同様の表示が可能である。
しかしながら、表示画面の白黒を反転させる場合、従来
は表示すべき情報をビットパターン形式で記憶したメモ
リーの内容をビット反転して行う必要があった。その為
、表示用メモリーの内容を読み出し、これをビット反転
演算し、その結果を同じアドレスに書き込む。これを表
示用メモリーの全領域について行うわけであり、非常に
時間が掛かるという欠点があった。これはドツト数が多
くなる程その傾向が顕著となり、画面全体について一瞬
に白黒反転させることが出来ないという欠点があった。
は表示すべき情報をビットパターン形式で記憶したメモ
リーの内容をビット反転して行う必要があった。その為
、表示用メモリーの内容を読み出し、これをビット反転
演算し、その結果を同じアドレスに書き込む。これを表
示用メモリーの全領域について行うわけであり、非常に
時間が掛かるという欠点があった。これはドツト数が多
くなる程その傾向が顕著となり、画面全体について一瞬
に白黒反転させることが出来ないという欠点があった。
Ｃ１目的
本発明は上記従来の欠点を解消するためになされたもの
であり、表示信号発生回路を工夫し、表示用メモリーの
内容を変更することなく、実質上、瞬間的に白黒反転を
可能にする表示体駆動回路を提供することを目的とする
。
であり、表示信号発生回路を工夫し、表示用メモリーの
内容を変更することなく、実質上、瞬間的に白黒反転を
可能にする表示体駆動回路を提供することを目的とする
。
ｄ、実施例
第１譜液晶表示制御部と、それを使用する計算機部とを
含めて示したシステム構成図である。
含めて示したシステム構成図である。
図においては、１は液晶表示ユニット、２は演算制御部
であり、液晶表示ユニット１は液晶表示セルと回路基板
とをゴムコネクターにより一体化されている。
であり、液晶表示ユニット１は液晶表示セルと回路基板
とをゴムコネクターにより一体化されている。
ＳＤ −５Ｄ、６は夫々セグメントドライバーであり、
一つが８０本のセグメント線を駆動する。
一つが８０本のセグメント線を駆動する。
ＣＤはコモンドライバーであり、液晶表示セルのバック
プレートにバックプレート信号を出力する。
プレートにバックプレート信号を出力する。
ＢＡはバッファアンプであり、液晶駆動用電源電圧をコ
モンドライバーＣＤ及び各セグメントドライバーＳＤに
供給する。ＣＰＵはマイクロプロセッサ−１ＣＯＮは表
示制御回路であり、セグメントドライバーＳＤへ表示デ
ータを転送し、またはセグメントドライバーＳＤから表
示データを読み込む。このデータ転送は何れもビットシ
リアルに行われる。ＲＯＭ １は漢字のフォントパター
ンを収録しているリード・オンリー・メモリー、ＲＯＭ
２は英数カナ等のフォントパターンを収録しているリー
ド・オンリー・メモリーである。ＰＳは電源回路であり
、バッファアンプＢＡ、コモンドライバーＣＤ及びセグ
メントドライバーＳＤに電源電圧Ｖｃｃを供給する。Ｖ
Ｔは液晶駆動用電源電圧の可変調整及び温度補償回路で
ある。
モンドライバーＣＤ及び各セグメントドライバーＳＤに
供給する。ＣＰＵはマイクロプロセッサ−１ＣＯＮは表
示制御回路であり、セグメントドライバーＳＤへ表示デ
ータを転送し、またはセグメントドライバーＳＤから表
示データを読み込む。このデータ転送は何れもビットシ
リアルに行われる。ＲＯＭ １は漢字のフォントパター
ンを収録しているリード・オンリー・メモリー、ＲＯＭ
２は英数カナ等のフォントパターンを収録しているリー
ド・オンリー・メモリーである。ＰＳは電源回路であり
、バッファアンプＢＡ、コモンドライバーＣＤ及びセグ
メントドライバーＳＤに電源電圧Ｖｃｃを供給する。Ｖ
Ｔは液晶駆動用電源電圧の可変調整及び温度補償回路で
ある。
バッファアンプＢＡはこの電圧を分圧して各レベルの電
源電圧を発生する。
源電圧を発生する。
第２図は一つのセグメントドライバーＳＤのＬＳＩシス
テム構成を示すものである。３１は４０×８０ビツトの
スタティックＲＡＭより成る表示用メモリーであり、液
晶表示セルの表示すべきドツトに対応したビットパター
ンを書込むことにより結果的にセグメント信号がＳ。−
８７，に出力される。つまり表示用メモＩＪ−８１の出
力信号はＥＸ−ＯＲ’ｙ’ −ト、レベルシフター（動
作電圧変換回路）、ドライバーより成るブロック３２に
よりセグメント波形信号に変換される。ＰＡＲは行（Ｒ
ＯＷ）アドレスレジスタ、ＣＡＲは列（コラム）アドレ
スレジスタであり、表示用メモリー８１の行・列のアド
レスを各々指定する。
テム構成を示すものである。３１は４０×８０ビツトの
スタティックＲＡＭより成る表示用メモリーであり、液
晶表示セルの表示すべきドツトに対応したビットパター
ンを書込むことにより結果的にセグメント信号がＳ。−
８７，に出力される。つまり表示用メモＩＪ−８１の出
力信号はＥＸ−ＯＲ’ｙ’ −ト、レベルシフター（動
作電圧変換回路）、ドライバーより成るブロック３２に
よりセグメント波形信号に変換される。ＰＡＲは行（Ｒ
ＯＷ）アドレスレジスタ、ＣＡＲは列（コラム）アドレ
スレジスタであり、表示用メモリー８１の行・列のアド
レスを各々指定する。
第３図は表示用メモリー３１の記憶内容を表わしたもの
であり、コラムＯ〜コラム９．ＲＯＷＯ〜ＲＯＷ３９ま
であり、各番地には８ビツトのビットパターンが記憶さ
れる。
であり、コラムＯ〜コラム９．ＲＯＷＯ〜ＲＯＷ３９ま
であり、各番地には８ビツトのビットパターンが記憶さ
れる。
第４図は第８図に対応する表示例である。つまり、コラ
ムアドレスとビット位置がセグメントに対応し、ＲＯＷ
アドレスがバックプレートの夫々の信号に対応する。と
ころでこの様なビットパターンは第２図のＳ端子よりビ
ットシリアルで入力される。同図のＳＲはシリアルレジ
スタであり、クロック信号ＣＬに同期してデータを入出
力する。
ムアドレスとビット位置がセグメントに対応し、ＲＯＷ
アドレスがバックプレートの夫々の信号に対応する。と
ころでこの様なビットパターンは第２図のＳ端子よりビ
ットシリアルで入力される。同図のＳＲはシリアルレジ
スタであり、クロック信号ＣＬに同期してデータを入出
力する。
ＳＣは信号制御回路であり、ＣＡＲの内容をデコードし
、ＲＡＭのコラムを選択する。
、ＲＡＭのコラムを選択する。
り
また、シリアルレジスタＳＲの内容をステティックＲＡ
Ｍ８１に書込み或いは表示用メモリー３１の内容を信号
制御回路ＳＣへ読み出す。また、後、する命令コードの
ラッチ回路を内蔵する。尚ＨＣはバックプレート信号の
タイミングに同期するためのカウンタである。
Ｍ８１に書込み或いは表示用メモリー３１の内容を信号
制御回路ＳＣへ読み出す。また、後、する命令コードの
ラッチ回路を内蔵する。尚ＨＣはバックプレート信号の
タイミングに同期するためのカウンタである。
第５図は第２図で示したブロック８２とその入出力信号
について示したものである。ＳＥｏ〜Ｓ Ｅ７９は表示
用メモリー３１より出力された信号、Ｓ（１”Ｓ７９は
液晶表示素子のセグメント端子へ出力される信号である
。ＬＳはレベルシフターであり、論理回路部の電源電圧
との電圧レベルを整合させるための回路である。ＤＲは
ドライバー回路である。Ｃは表示停止信号、ではそのイ
ンバート信号である。ｉＶは表示反転信号である。Ｈ８
はバックプレート信号のフレーム反転信号であり、フレ
ーム周期で反転する。今Ｃ＝１，１Ｖ＝０であればセグ
メント信号ＳＥはバックプレート信号Ｈ８とＥＸ−ＯＲ
がとられ、通常の表示状態となる。つまり５Ｅｉ＝１な
ら、その対応するセグメント信号Ｓｉとバックプレート
信号との差の波形は非選択電位となる。ここで１Ｖ＝１
であれば信号ｈ＝Ｈ８となる。従って、Ｓ Ｅ ｉ ＝
１ならセグメント信号Ｓｉとバックプレット信号との
差の波形は非選択電位となり、また５Ｅｉ＝０なら、セ
グメント信号Ｓｉとバックプレート信号との差の波形は
選択電位となる。よってスタティックＲＡＭ３１内のビ
ットパターンとは逆の（０，１が反転）パターンに相当
する表示が行われる。更にＣ＝０の場合を考えると次の
様になる。て＝０、つまり表示停止信号Ｃが出力された
ならセグメント信号ＳＥにかかわらず信号Ｓ−０となる
。また信号りは表示反転信号ｉＶにかかわらずｈ＝Ｈ５
となる。
について示したものである。ＳＥｏ〜Ｓ Ｅ７９は表示
用メモリー３１より出力された信号、Ｓ（１”Ｓ７９は
液晶表示素子のセグメント端子へ出力される信号である
。ＬＳはレベルシフターであり、論理回路部の電源電圧
との電圧レベルを整合させるための回路である。ＤＲは
ドライバー回路である。Ｃは表示停止信号、ではそのイ
ンバート信号である。ｉＶは表示反転信号である。Ｈ８
はバックプレート信号のフレーム反転信号であり、フレ
ーム周期で反転する。今Ｃ＝１，１Ｖ＝０であればセグ
メント信号ＳＥはバックプレート信号Ｈ８とＥＸ−ＯＲ
がとられ、通常の表示状態となる。つまり５Ｅｉ＝１な
ら、その対応するセグメント信号Ｓｉとバックプレート
信号との差の波形は非選択電位となる。ここで１Ｖ＝１
であれば信号ｈ＝Ｈ８となる。従って、Ｓ Ｅ ｉ ＝
１ならセグメント信号Ｓｉとバックプレット信号との
差の波形は非選択電位となり、また５Ｅｉ＝０なら、セ
グメント信号Ｓｉとバックプレート信号との差の波形は
選択電位となる。よってスタティックＲＡＭ３１内のビ
ットパターンとは逆の（０，１が反転）パターンに相当
する表示が行われる。更にＣ＝０の場合を考えると次の
様になる。て＝０、つまり表示停止信号Ｃが出力された
ならセグメント信号ＳＥにかかわらず信号Ｓ−０となる
。また信号りは表示反転信号ｉＶにかかわらずｈ＝Ｈ５
となる。
従って、セグメント信号Ｓはすべてのバックプレートノ
タイミングにわたってバックプレート信号との差の波形
は非選択電位となる。
タイミングにわたってバックプレート信号との差の波形
は非選択電位となる。
第６図は第２図で示した信号制御回路ＳＣ内のラッチ回
路を表わし、Ｓ端子よりシリアルレジスタＳＲに入力さ
れた命令コードをラッチする。こ５でα、βはコントロ
ールデータビット、ＤＯ〜Ｄ７はデータビシトである。
路を表わし、Ｓ端子よりシリアルレジスタＳＲに入力さ
れた命令コードをラッチする。こ５でα、βはコントロ
ールデータビット、ＤＯ〜Ｄ７はデータビシトである。
αβ−〇〇であれば、Ｄｏ−Ｄ７のコードをモード設定
命令として処理される。この場合、上記実施例で示した
表示反転信号ｉＶはデータビットＤ６、表示停止信号Ｃ
はデータビットＤ７より出力されるものに対応する。
命令として処理される。この場合、上記実施例で示した
表示反転信号ｉＶはデータビットＤ６、表示停止信号Ｃ
はデータビットＤ７より出力されるものに対応する。
この様な命令コードは第１図に示した様にマイクロプロ
セッサＣＰＵより表示制御回路ＣＯＮを介して各セグメ
ントドライバーＳＤに与えられる。
セッサＣＰＵより表示制御回路ＣＯＮを介して各セグメ
ントドライバーＳＤに与えられる。
ｅ、効果
以上説明したように本発明の表示体駆動回路によれば、
表示用メモリーの内容を変更することなく、実質上、瞬
間的に白黒反転表示を行うことができ、しかも反転表示
を行うための処理ステップが非常に簡単となり、表示体
駆動回路（セグメントドライバー）を制御する側のデー
タプロセッサーのプログラム上の負担を低減できる利点
がある。
表示用メモリーの内容を変更することなく、実質上、瞬
間的に白黒反転表示を行うことができ、しかも反転表示
を行うための処理ステップが非常に簡単となり、表示体
駆動回路（セグメントドライバー）を制御する側のデー
タプロセッサーのプログラム上の負担を低減できる利点
がある。
図面＋ｙれぞれ本発明の表示体駆動回路に係る図であり
、第１図は液晶表示制御部とそれを使用する計算機部と
を含めて示したシステム構成図、第２図はセグメントド
ライバーの−ＬＳＩシステム構成図、第３図は表示用メ
モリの状態記憶図、第４図゛は第３図の記憶内容に相当
する表示例を示す図、第５図は第２図のブロック３２と
その入出力信号について示す図、第６図は第２図で示し
た信号制御回路ＳＣ内のラッチ回路図である。 ３１：表示用メモリー、ＳＤ：セグメントドライバー、
ＣＤ：コモンドライバー、Ｓ：セグメント信号、Ｈ８：
バックプレート信号のフレーム反転信号、１ｖ：表示反
転信号、Ｃ：表示停止信号。
、第１図は液晶表示制御部とそれを使用する計算機部と
を含めて示したシステム構成図、第２図はセグメントド
ライバーの−ＬＳＩシステム構成図、第３図は表示用メ
モリの状態記憶図、第４図゛は第３図の記憶内容に相当
する表示例を示す図、第５図は第２図のブロック３２と
その入出力信号について示す図、第６図は第２図で示し
た信号制御回路ＳＣ内のラッチ回路図である。 ３１：表示用メモリー、ＳＤ：セグメントドライバー、
ＣＤ：コモンドライバー、Ｓ：セグメント信号、Ｈ８：
バックプレート信号のフレーム反転信号、１ｖ：表示反
転信号、Ｃ：表示停止信号。
Claims (1)
- １、表示すべきドツトパターンを記憶する表示用メモリ
ーと、この表示用メモリーから読み出した情報とバック
プレートのタイミング信号を基にセグメント信号を発生
する回路手段を有する表示体駆動回路において、表示反
転信号を入力する手段と、この表示反転信号の入力によ
り上記バックプレートのタイミング信号を反転する手段
を設けたことを特徴とする表示体駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58155282A JPS6046599A (ja) | 1983-08-24 | 1983-08-24 | 表示体駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58155282A JPS6046599A (ja) | 1983-08-24 | 1983-08-24 | 表示体駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6046599A true JPS6046599A (ja) | 1985-03-13 |
Family
ID=15602488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58155282A Pending JPS6046599A (ja) | 1983-08-24 | 1983-08-24 | 表示体駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046599A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63113196U (ja) * | 1987-01-12 | 1988-07-21 |
-
1983
- 1983-08-24 JP JP58155282A patent/JPS6046599A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63113196U (ja) * | 1987-01-12 | 1988-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222518B1 (en) | Liquid crystal display with liquid crystal driver having display memory | |
| US5699076A (en) | Display control method and apparatus for performing high-quality display free from noise lines | |
| US6005537A (en) | Liquid-crystal display control apparatus | |
| JPH07175445A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
| JPS6053993A (ja) | 表示体駆動回路 | |
| JPS6046599A (ja) | 表示体駆動回路 | |
| JPH08278479A (ja) | 表示信号インターフェース方式 | |
| JP3988708B2 (ja) | 表示ドライバ、電気光学装置及び駆動方法 | |
| JP3707806B2 (ja) | ドライバ回路 | |
| KR100234415B1 (ko) | 액정표시장치 컨트롤러 램 | |
| JPH07281634A (ja) | 液晶ディスプレイ | |
| JPS61235891A (ja) | 表示制御システム | |
| JPH1145073A (ja) | 半導体集積回路及び液晶表示システム | |
| JP2001174788A (ja) | 液晶表示装置及びその駆動方式 | |
| JP2639986B2 (ja) | マイクロコンピュータの表示装置 | |
| JP3263645B2 (ja) | 表示用マイクロコンピュータ | |
| JP2943067B1 (ja) | 表示制御方法及び装置 | |
| JPS62287293A (ja) | 表示制御装置 | |
| JP3074378B2 (ja) | 表示制御方法及び装置 | |
| JPS62192792A (ja) | 表示制御装置 | |
| JPS63175892A (ja) | マイクロコンピユ−タ | |
| JPS6352195A (ja) | 表示制御システム | |
| JP2002236475A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
| JPS6066299A (ja) | 表示制御回路 | |
| JPH1173167A (ja) | 表示制御装置 |