JPS6046599A - Display body driving circuit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 ａ、技術分野 本発明は液晶表示体等の表示体駆動回路に関し、特にセ
グメントの点灯状態、非点灯状態を命令信号によって反
転させることができるようにしたものである。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field The present invention relates to a display drive circuit for a liquid crystal display or the like, and in particular to a circuit that is capable of inverting the lighting state and non-lighting state of a segment by a command signal.

ｂ、従来技術 最近の液晶表示装置は、例えば６４０ｘ８０ド゛ツト等
の大面積のドツトマトリックス表示素子を用いて高密度
のグラフィック表示を行うことができる。グラフィック
表示機能としては従来よりＣＲＴ等で行われているのと
実質的に同様の表示が可能である。b. Prior Art Modern liquid crystal display devices can display high-density graphics using large-area dot matrix display elements, such as 640 x 80 dots. As for the graphic display function, it is possible to perform substantially the same display as conventionally performed on CRTs and the like.

しかしながら、表示画面の白黒を反転させる場合、従来
は表示すべき情報をビットパターン形式で記憶したメモ
リーの内容をビット反転して行う必要があった。その為
、表示用メモリーの内容を読み出し、これをビット反転
演算し、その結果を同じアドレスに書き込む。これを表
示用メモリーの全領域について行うわけであり、非常に
時間が掛かるという欠点があった。これはドツト数が多
くなる程その傾向が顕著となり、画面全体について一瞬
に白黒反転させることが出来ないという欠点があった。However, in order to invert the black and white of the display screen, it has conventionally been necessary to invert the bits of the contents of a memory that stores information to be displayed in a bit pattern format. Therefore, the content of the display memory is read out, bit-inverted, and the result is written to the same address. This has to be done for the entire area of the display memory, which has the disadvantage of being extremely time consuming. This tendency becomes more pronounced as the number of dots increases, and there is a drawback that it is not possible to instantly reverse the black and white of the entire screen.

Ｃ１目的 本発明は上記従来の欠点を解消するためになされたもの
であり、表示信号発生回路を工夫し、表示用メモリーの
内容を変更することなく、実質上、瞬間的に白黒反転を
可能にする表示体駆動回路を提供することを目的とする
。C1 Purpose The present invention has been made to eliminate the above-mentioned drawbacks of the conventional technology, and by devising the display signal generation circuit, it is possible to virtually instantaneously invert black and white without changing the contents of the display memory. It is an object of the present invention to provide a display driving circuit that performs the following functions.

ｄ、実施例 第１譜液晶表示制御部と、それを使用する計算機部とを
含めて示したシステム構成図である。d is a system configuration diagram showing a first embodiment of the present invention including a liquid crystal display control section and a computer section that uses the control section.

図においては、１は液晶表示ユニット、２は演算制御部
であり、液晶表示ユニット１は液晶表示セルと回路基板
とをゴムコネクターにより一体化されている。In the figure, 1 is a liquid crystal display unit, 2 is an arithmetic control section, and the liquid crystal display unit 1 has a liquid crystal display cell and a circuit board integrated by a rubber connector.

ＳＤ　−５Ｄ、６は夫々セグメントドライバーであり、
一つが８０本のセグメント線を駆動する。SD-5D and 6 are segment drivers, respectively.
One drives 80 segment lines.

ＣＤはコモンドライバーであり、液晶表示セルのバック
プレートにバックプレート信号を出力する。CD is a common driver and outputs a back plate signal to the back plate of the liquid crystal display cell.

ＢＡはバッファアンプであり、液晶駆動用電源電圧をコ
モンドライバーＣＤ及び各セグメントドライバーＳＤに
供給する。ＣＰＵはマイクロプロセッサ−１ＣＯＮは表
示制御回路であり、セグメントドライバーＳＤへ表示デ
ータを転送し、またはセグメントドライバーＳＤから表
示データを読み込む。このデータ転送は何れもビットシ
リアルに行われる。ＲＯＭ　１は漢字のフォントパター
ンを収録しているリード・オンリー・メモリー、ＲＯＭ
２は英数カナ等のフォントパターンを収録しているリー
ド・オンリー・メモリーである。ＰＳは電源回路であり
、バッファアンプＢＡ、コモンドライバーＣＤ及びセグ
メントドライバーＳＤに電源電圧Ｖｃｃを供給する。Ｖ
Ｔは液晶駆動用電源電圧の可変調整及び温度補償回路で
ある。BA is a buffer amplifier that supplies a power supply voltage for driving the liquid crystal to the common driver CD and each segment driver SD. The CPU is a microprocessor.1CON is a display control circuit that transfers display data to the segment driver SD or reads display data from the segment driver SD. All of this data transfer is performed bit serially. ROM 1 is a read-only memory that stores kanji font patterns.
2 is a read-only memory that stores font patterns such as alphanumeric and kana characters. PS is a power supply circuit that supplies a power supply voltage Vcc to the buffer amplifier BA, common driver CD, and segment driver SD. V
T is a variable adjustment and temperature compensation circuit for the power supply voltage for driving the liquid crystal.

バッファアンプＢＡはこの電圧を分圧して各レベルの電
源電圧を発生する。Buffer amplifier BA divides this voltage to generate power supply voltages of each level.

第２図は一つのセグメントドライバーＳＤのＬＳＩシス
テム構成を示すものである。３１は４０×８０ビツトの
スタティックＲＡＭより成る表示用メモリーであり、液
晶表示セルの表示すべきドツトに対応したビットパター
ンを書込むことにより結果的にセグメント信号がＳ。−
８７，に出力される。つまり表示用メモＩＪ−８１の出
力信号はＥＸ−ＯＲ’ｙ’　−ト、レベルシフター（動
作電圧変換回路）、ドライバーより成るブロック３２に
よりセグメント波形信号に変換される。ＰＡＲは行（Ｒ
ＯＷ）アドレスレジスタ、ＣＡＲは列（コラム）アドレ
スレジスタであり、表示用メモリー８１の行・列のアド
レスを各々指定する。FIG. 2 shows the LSI system configuration of one segment driver SD. 31 is a display memory consisting of a 40 x 80 bit static RAM, and by writing a bit pattern corresponding to the dot to be displayed on the liquid crystal display cell, the segment signal becomes S. −
87, is output. That is, the output signal of the display memo IJ-81 is converted into a segment waveform signal by a block 32 consisting of an EX-OR'y'-gate, a level shifter (operating voltage conversion circuit), and a driver. PAR is a row (R
OW) address register, CAR is a column address register, which specifies the row and column addresses of the display memory 81, respectively.

第３図は表示用メモリー３１の記憶内容を表わしたもの
であり、コラムＯ〜コラム９．ＲＯＷＯ〜ＲＯＷ３９ま
であり、各番地には８ビツトのビットパターンが記憶さ
れる。FIG. 3 shows the contents stored in the display memory 31, and shows columns O to 9. There are ROWO to ROW39, and each address stores an 8-bit bit pattern.

第４図は第８図に対応する表示例である。つまり、コラ
ムアドレスとビット位置がセグメントに対応し、ＲＯＷ
アドレスがバックプレートの夫々の信号に対応する。と
ころでこの様なビットパターンは第２図のＳ端子よりビ
ットシリアルで入力される。同図のＳＲはシリアルレジ
スタであり、クロック信号ＣＬに同期してデータを入出
力する。FIG. 4 is a display example corresponding to FIG. 8. That is, column addresses and bit positions correspond to segments, and ROW
Addresses correspond to respective signals on the backplate. By the way, such a bit pattern is input in bit serial form from the S terminal in FIG. SR in the figure is a serial register, which inputs and outputs data in synchronization with a clock signal CL.

ＳＣは信号制御回路であり、ＣＡＲの内容をデコードし
、ＲＡＭのコラムを選択する。SC is a signal control circuit that decodes the contents of CAR and selects a column of RAM.

り また、シリアルレジスタＳＲの内容をステティックＲＡ
Ｍ８１に書込み或いは表示用メモリー３１の内容を信号
制御回路ＳＣへ読み出す。また、後、する命令コードの
ラッチ回路を内蔵する。尚ＨＣはバックプレート信号の
タイミングに同期するためのカウンタである。Also, the contents of serial register SR are statically RA
Write to M81 or read the contents of display memory 31 to signal control circuit SC. It also has a built-in latch circuit for later instruction codes. Note that HC is a counter for synchronizing with the timing of the back plate signal.

第５図は第２図で示したブロック８２とその入出力信号
について示したものである。ＳＥｏ〜Ｓ　Ｅ７９は表示
用メモリー３１より出力された信号、Ｓ（１”Ｓ７９は
液晶表示素子のセグメント端子へ出力される信号である
。ＬＳはレベルシフターであり、論理回路部の電源電圧
との電圧レベルを整合させるための回路である。ＤＲは
ドライバー回路である。Ｃは表示停止信号、ではそのイ
ンバート信号である。ｉＶは表示反転信号である。Ｈ８
はバックプレート信号のフレーム反転信号であり、フレ
ーム周期で反転する。今Ｃ＝１，１Ｖ＝０であればセグ
メント信号ＳＥはバックプレート信号Ｈ８とＥＸ−ＯＲ
がとられ、通常の表示状態となる。つまり５Ｅｉ＝１な
ら、その対応するセグメント信号Ｓｉとバックプレート
信号との差の波形は非選択電位となる。ここで１Ｖ＝１
であれば信号ｈ＝Ｈ８となる。従って、Ｓ　Ｅ　ｉ　＝
　１ならセグメント信号Ｓｉとバックプレット信号との
差の波形は非選択電位となり、また５Ｅｉ＝０なら、セ
グメント信号Ｓｉとバックプレート信号との差の波形は
選択電位となる。よってスタティックＲＡＭ３１内のビ
ットパターンとは逆の（０，１が反転）パターンに相当
する表示が行われる。更にＣ＝０の場合を考えると次の
様になる。て＝０、つまり表示停止信号Ｃが出力された
ならセグメント信号ＳＥにかかわらず信号Ｓ−０となる
。また信号りは表示反転信号ｉＶにかかわらずｈ＝Ｈ５
となる。FIG. 5 shows the block 82 shown in FIG. 2 and its input/output signals. SEo to SE79 are signals output from the display memory 31, S(1") are signals output to the segment terminals of the liquid crystal display element. LS is a level shifter, which is connected to the power supply voltage of the logic circuit section. This is a circuit for matching voltage levels. DR is a driver circuit. C is a display stop signal, and its invert signal. iV is a display inversion signal. H8
is a frame inversion signal of the backplate signal, which is inverted at the frame period. Now if C=1, 1V=0, segment signal SE is EX-OR with back plate signal H8
is removed, and the display returns to the normal display state. That is, if 5Ei=1, the waveform of the difference between the corresponding segment signal Si and the back plate signal becomes a non-selection potential. Here 1V=1
If so, the signal h=H8. Therefore, S E i =
If 1, the waveform of the difference between the segment signal Si and the backplate signal becomes a non-selection potential, and if 5Ei=0, the waveform of the difference between the segment signal Si and the backplate signal becomes a selection potential. Therefore, a display corresponding to a pattern opposite to the bit pattern in the static RAM 31 (0 and 1 are inverted) is performed. Furthermore, if we consider the case where C=0, we get the following. If the display stop signal C is outputted, the signal S-0 becomes the signal S-0 regardless of the segment signal SE. Also, the signal is h=H5 regardless of the display inversion signal iV.
becomes.

従って、セグメント信号Ｓはすべてのバックプレートノ
タイミングにわたってバックプレート信号との差の波形
は非選択電位となる。Therefore, the waveform of the difference between the segment signal S and the backplate signal over all the backplate timings becomes a non-selection potential.

第６図は第２図で示した信号制御回路ＳＣ内のラッチ回
路を表わし、Ｓ端子よりシリアルレジスタＳＲに入力さ
れた命令コードをラッチする。こ５でα、βはコントロ
ールデータビット、ＤＯ〜Ｄ７はデータビシトである。FIG. 6 shows a latch circuit in the signal control circuit SC shown in FIG. 2, which latches the instruction code input from the S terminal to the serial register SR. Here, α and β are control data bits, and DO to D7 are data bits.

αβ−〇〇であれば、Ｄｏ−Ｄ７のコードをモード設定
命令として処理される。この場合、上記実施例で示した
表示反転信号ｉＶはデータビットＤ６、表示停止信号Ｃ
はデータビットＤ７より出力されるものに対応する。If αβ-〇〇, the code Do-D7 is processed as a mode setting command. In this case, the display inversion signal iV shown in the above embodiment is data bit D6, display stop signal C
corresponds to what is output from data bit D7.

この様な命令コードは第１図に示した様にマイクロプロ
セッサＣＰＵより表示制御回路ＣＯＮを介して各セグメ
ントドライバーＳＤに与えられる。Such instruction codes are given from the microprocessor CPU to each segment driver SD via the display control circuit CON, as shown in FIG.

ｅ、効果 以上説明したように本発明の表示体駆動回路によれば、
表示用メモリーの内容を変更することなく、実質上、瞬
間的に白黒反転表示を行うことができ、しかも反転表示
を行うための処理ステップが非常に簡単となり、表示体
駆動回路（セグメントドライバー）を制御する側のデー
タプロセッサーのプログラム上の負担を低減できる利点
がある。e. Effects As explained above, according to the display driving circuit of the present invention,
Black and white inverted display can be performed virtually instantaneously without changing the contents of the display memory. Moreover, the processing steps for performing inverted display are extremely simple, and the display drive circuit (segment driver) can be This has the advantage of reducing the program burden on the data processor on the controlling side.

【図面の簡単な説明】[Brief explanation of the drawing]

図面＋ｙれぞれ本発明の表示体駆動回路に係る図であり
、第１図は液晶表示制御部とそれを使用する計算機部と
を含めて示したシステム構成図、第２図はセグメントド
ライバーの−ＬＳＩシステム構成図、第３図は表示用メ
モリの状態記憶図、第４図゛は第３図の記憶内容に相当
する表示例を示す図、第５図は第２図のブロック３２と
その入出力信号について示す図、第６図は第２図で示し
た信号制御回路ＳＣ内のラッチ回路図である。 ３１：表示用メモリー、ＳＤ：セグメントドライバー、
ＣＤ：コモンドライバー、Ｓ：セグメント信号、Ｈ８：
バックプレート信号のフレーム反転信号、１ｖ：表示反
転信号、Ｃ：表示停止信号。Figures +y and y are diagrams related to the display drive circuit of the present invention, respectively. Figure 1 is a system configuration diagram including a liquid crystal display control unit and a computer unit that uses it, and Figure 2 is a diagram of a segment driver. - LSI system configuration diagram; Figure 3 is a state memory diagram of the display memory; Figure 4 is a diagram showing a display example corresponding to the memory contents in Figure 3; Figure 5 is the block 32 in Figure 2 and its FIG. 6, a diagram showing input/output signals, is a latch circuit diagram in the signal control circuit SC shown in FIG. 2. 31: Display memory, SD: Segment driver,
CD: Common driver, S: Segment signal, H8:
Frame inversion signal of back plate signal, 1v: display inversion signal, C: display stop signal.

Claims (1)

【特許請求の範囲】[Claims] １、表示すべきドツトパターンを記憶する表示用メモリ
ーと、この表示用メモリーから読み出した情報とバック
プレートのタイミング信号を基にセグメント信号を発生
する回路手段を有する表示体駆動回路において、表示反
転信号を入力する手段と、この表示反転信号の入力によ
り上記バックプレートのタイミング信号を反転する手段
を設けたことを特徴とする表示体駆動回路。1. In a display drive circuit having a display memory for storing a dot pattern to be displayed and circuit means for generating segment signals based on information read from the display memory and a timing signal of a back plate, a display inversion signal is generated. and means for inverting the timing signal of the back plate by inputting the display inversion signal.