JPS6038874A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6038874A JPS6038874A JP59143407A JP14340784A JPS6038874A JP S6038874 A JPS6038874 A JP S6038874A JP 59143407 A JP59143407 A JP 59143407A JP 14340784 A JP14340784 A JP 14340784A JP S6038874 A JPS6038874 A JP S6038874A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- layer
- oxidation
- oxide
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 title claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 141
- 229910052710 silicon Inorganic materials 0.000 claims description 141
- 239000010703 silicon Substances 0.000 claims description 141
- 230000003647 oxidation Effects 0.000 claims description 37
- 238000007254 oxidation reaction Methods 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 33
- 230000003064 anti-oxidating effect Effects 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 5
- 239000000460 chlorine Substances 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims description 4
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000002245 particle Substances 0.000 claims description 2
- 239000003963 antioxidant agent Substances 0.000 claims 1
- 230000003078 antioxidant effect Effects 0.000 claims 1
- 235000006708 antioxidants Nutrition 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- -1 arsenic ions Chemical class 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/911—Differential oxidation and etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、第１のシリコン層の上に酸化防止層を形成し
、この酸化防止層の上に第２のシリコン層を形成し、そ
の後てこの第２のシリコン層を一部除去し、次に第１の
酸化工程時に一部酸化し、酸化防止層の酸化された第２
のシリコン層により覆われておらず且つ第１のシリコン
層の第１の部分上に位置する部分を選択的に除去し、第
２のシリコン層の上に存在する酸化物をエツチングによ
り除去し、第１のシリコン層の第１の部分と第２のシリ
コン層の残りの部分とを第２の酸化工程時に熱酸化し酸
化防止層の覆われていない部分をエツチングにより除去
し、次にエツチングにより１ｌｌＩνを第１のシリコン
層の露出しているｒ：＋＜分にくい込ませ、この溝が第
１のシリコン層の第１の部分を残りの第２の部分から分
離する半導体装置の製造方法に関するものである。
、この酸化防止層の上に第２のシリコン層を形成し、そ
の後てこの第２のシリコン層を一部除去し、次に第１の
酸化工程時に一部酸化し、酸化防止層の酸化された第２
のシリコン層により覆われておらず且つ第１のシリコン
層の第１の部分上に位置する部分を選択的に除去し、第
２のシリコン層の上に存在する酸化物をエツチングによ
り除去し、第１のシリコン層の第１の部分と第２のシリ
コン層の残りの部分とを第２の酸化工程時に熱酸化し酸
化防止層の覆われていない部分をエツチングにより除去
し、次にエツチングにより１ｌｌＩνを第１のシリコン
層の露出しているｒ：＋＜分にくい込ませ、この溝が第
１のシリコン層の第１の部分を残りの第２の部分から分
離する半導体装置の製造方法に関するものである。
本発明はまたこの方法で作られた半導体装置に関するも
のである。
のである。
」二連した種類の方法は本願人の公開英国特許願第２１
１１３０４ 号から既知である。この特、許には半導体
基板に非常に狭い溝を形成し、この溝の幅をシリコン層
、特に多結晶シリコン層を熱酸化することにより肖られ
る狭い酸化物の縁により決める方法が記載されている。
１１３０４ 号から既知である。この特、許には半導体
基板に非常に狭い溝を形成し、この溝の幅をシリコン層
、特に多結晶シリコン層を熱酸化することにより肖られ
る狭い酸化物の縁により決める方法が記載されている。
この方法の実施例によれば、先ず前述した第２のシリコ
ン層をその前面に亘って一部熱酸化し、次に第１のシリ
コン層の露出している第１の部分と第２のシリコン層の
残りの部分とを酸化する時後者の層を完全に酸化物に変
える。
ン層をその前面に亘って一部熱酸化し、次に第１のシリ
コン層の露出している第１の部分と第２のシリコン層の
残りの部分とを酸化する時後者の層を完全に酸化物に変
える。
しかし、この方法を遂行する際には場合によって囚父１
［に遭遇する。これは特に、例えば、ＭＯＳ ）ランジ
スク及び電荷結合装置（［：ＣＤ） のような電界効果
装置で、第１のシリコン層が酸化物層上のゲート電極を
形成するのに用いられる時生じる。
［に遭遇する。これは特に、例えば、ＭＯＳ ）ランジ
スク及び電荷結合装置（［：ＣＤ） のような電界効果
装置で、第１のシリコン層が酸化物層上のゲート電極を
形成するのに用いられる時生じる。
先ず、第１の酸化工程後第２のシリコン層の残っている
部分は元の第２のシリコン層の厚さ方向への拡散がある
ため少なくとも０．１ ないし０．２ μｍの厚さを有
しなければならない。それ数箱２の酸化工程時に少なく
とも０．２ μｍが酸化により第１のシリコン層から除
去され、この除去される量はしばしばこれより大きくな
る。善し、第１のシリコン層はゲート電極抵抗をできる
たけ低く保つためたいがい強くドープされていないか又
は弱くトープされたシリコンよりも一層迅速に酸化する
からである。また、ゲート電極を形成するため第１のシ
リコン層がエツチングされた後、酸化防止層から酸化物
を除去しなければならないが、この場合付加的マスクを
用いてないと溝の内側に露出しているゲート酸化物も除
かれ、ゲート電極の下がアンダーエツチングにより損傷
される。
部分は元の第２のシリコン層の厚さ方向への拡散がある
ため少なくとも０．１ ないし０．２ μｍの厚さを有
しなければならない。それ数箱２の酸化工程時に少なく
とも０．２ μｍが酸化により第１のシリコン層から除
去され、この除去される量はしばしばこれより大きくな
る。善し、第１のシリコン層はゲート電極抵抗をできる
たけ低く保つためたいがい強くドープされていないか又
は弱くトープされたシリコンよりも一層迅速に酸化する
からである。また、ゲート電極を形成するため第１のシ
リコン層がエツチングされた後、酸化防止層から酸化物
を除去しなければならないが、この場合付加的マスクを
用いてないと溝の内側に露出しているゲート酸化物も除
かれ、ゲート電極の下がアンダーエツチングにより損傷
される。
本発明の目的は、就中、付加的マスクを用いないでも上
述した困難を回避できる改良された方法を（是イ共する
にある。
述した困難を回避できる改良された方法を（是イ共する
にある。
本発明は就中強くｎドープされたシリコンとドーピング
されていないか又は弱くドープされたシリコンとの間の
酸化速度の差を用いればこれを達成できる事実を確認し
たことに基づいている。
されていないか又は弱くドープされたシリコンとの間の
酸化速度の差を用いればこれを達成できる事実を確認し
たことに基づいている。
本発明によれば冒頭に記載された種類の方法において、
少なくとも第１のシリコン層の前記第１の部分を強いｎ
形導電性にし、少なくとも第２のシリコン層の前記残り
の部分よりもドーピング濃度を高くし、この結果第２の
酸化工程時に第２のシリコン層の上に薄い酸化物層を形
成し、第１の７９９７層の上に一層厚い酸化物層を形成
し、次に酸化防止層の覆われていない部分を除去した後
、マスクをつけないエツチングにより第２のシリコン層
の酸化物層を完全に除去し、第１のシリコン層の酸化物
を１１１モ分的に除去し、溝をエツチングずζ上程時に
第１のシリコン層の第２の部分上に位置する第２のノリ
コン層の残りの部分も除去することを特徴とする。
少なくとも第１のシリコン層の前記第１の部分を強いｎ
形導電性にし、少なくとも第２のシリコン層の前記残り
の部分よりもドーピング濃度を高くし、この結果第２の
酸化工程時に第２のシリコン層の上に薄い酸化物層を形
成し、第１の７９９７層の上に一層厚い酸化物層を形成
し、次に酸化防止層の覆われていない部分を除去した後
、マスクをつけないエツチングにより第２のシリコン層
の酸化物層を完全に除去し、第１のシリコン層の酸化物
を１１１モ分的に除去し、溝をエツチングずζ上程時に
第１のシリコン層の第２の部分上に位置する第２のノリ
コン層の残りの部分も除去することを特徴とする。
このような本発明方法では、３個の層と本質的に１回の
マスキング工程しか必要とせず、それていて後述するよ
うに、既知の方法の前述した欠点を除ける。
マスキング工程しか必要とせず、それていて後述するよ
うに、既知の方法の前述した欠点を除ける。
注意すべきことは本願で１ドーピングしていないシリコ
ン」という表現を用いるが、これは意図的にドーパント
がシリコンに加えられていないことを意味することであ
る。
ン」という表現を用いるが、これは意図的にドーパント
がシリコンに加えられていないことを意味することであ
る。
第１のシリコン層は全体として強（ｎ形にドーピングす
ることもできるが、好適な一実施例は酸化防止層を実際
上ドーピングしていない第１のシリコン層の上に設け、
その上で第１のシリコン層の酸化された第２のシリコン
層により覆われていない第１の部分を高ｎ形ドーピング
し、第２のシリコン層上の酸化物をこのドーピングに対
するマスクとして用いることを特徴とする。
ることもできるが、好適な一実施例は酸化防止層を実際
上ドーピングしていない第１のシリコン層の上に設け、
その上で第１のシリコン層の酸化された第２のシリコン
層により覆われていない第１の部分を高ｎ形ドーピング
し、第２のシリコン層上の酸化物をこのドーピングに対
するマスクとして用いることを特徴とする。
第１と第２のシリコン層はアモルファス シリコンを含
む非単結晶とすると好適である。これを本願では一般に
１多結晶」と呼ぶ。第２の酸化工程は水蒸気中て７ｏＯ
−ｔ：と８００℃の間で行なうと好適である。高ドープ
ｎ形シリコンとドーピングされていないシリコンとの間
の酸化速度の差は１０倍以上のこともある。
む非単結晶とすると好適である。これを本願では一般に
１多結晶」と呼ぶ。第２の酸化工程は水蒸気中て７ｏＯ
−ｔ：と８００℃の間で行なうと好適である。高ドープ
ｎ形シリコンとドーピングされていないシリコンとの間
の酸化速度の差は１０倍以上のこともある。
図面につき本発明の詳細な説明する。
図面は寸法通りではない。特に厚さ方向においてそうで
ある。同じ導電形の半導体領域には同じ方向のハツチン
グを施しである。一般に対応する部分には同じ符合を付
した。
ある。同じ導電形の半導体領域には同じ方向のハツチン
グを施しである。一般に対応する部分には同じ符合を付
した。
第１図ないし第９図は本発明方法の一実施例の順次の工
程を示す略式断面図である。出発材料（第１図参照）は
第１のシリコン層１であり、この上に、例えば、窒化シ
リコン又はオキシ窒化シリコンから成る酸化防止層３を
形成する。そしてこの酸化防止層３上に第２のシリコン
層２を形成する。この組立体は任意の材料、例えば、絶
縁材料又は半導体材料から成る基板４上に設ける。７９
３７層１及び２は一般には単結晶ではない。しかし、基
板４が単結晶半導体材料でできている場合は、シリコン
層１は所定の条件の下では単結晶のエピクキンヤル層と
することができる。本例では、シリコン層１も２も多結
晶シリコンから成るが、これは酸化防止層３と同じく、
既知の技術を用いて気相からデポジットする。
程を示す略式断面図である。出発材料（第１図参照）は
第１のシリコン層１であり、この上に、例えば、窒化シ
リコン又はオキシ窒化シリコンから成る酸化防止層３を
形成する。そしてこの酸化防止層３上に第２のシリコン
層２を形成する。この組立体は任意の材料、例えば、絶
縁材料又は半導体材料から成る基板４上に設ける。７９
３７層１及び２は一般には単結晶ではない。しかし、基
板４が単結晶半導体材料でできている場合は、シリコン
層１は所定の条件の下では単結晶のエピクキンヤル層と
することができる。本例では、シリコン層１も２も多結
晶シリコンから成るが、これは酸化防止層３と同じく、
既知の技術を用いて気相からデポジットする。
今度は第２のシリコンＮ２の一部を除去しく第２図）、
その後で第２のシリコン層２の残っている部分を第１の
酸化工程で一部酸化し、酸化シリコン５に変える（第３
図）。本例では、第１のシリコン層１の厚さを０．５μ
ｍとし、第２のシリコン層の厚さを０．７μｍとし、酸
化防止ｌ〆ｊ３の１星さを０，１ μｍとし、この酸化
防止層を窒化シリコンから成るものとする。前記第１の
酸化工程はＨＪ（Ｈｌｔで水蒸気中で１２０分間行なう
。この酸化の後も酸化されないで残っているシリコン層
２の部分は厚さは、約０．４５μｍでシリコン層２」二
の酸化物層５の厚さは約０．６μｍである・ 次に、酸化防止層３の酸化された第２のシリコン層（２
，５） で覆われていない部分を、例えば、熱リン酸で
エツチングすることにより」巽択的に除去し、第１のシ
リコン層１の第１の部分１八を露出させる（第４図）。
その後で第２のシリコン層２の残っている部分を第１の
酸化工程で一部酸化し、酸化シリコン５に変える（第３
図）。本例では、第１のシリコン層１の厚さを０．５μ
ｍとし、第２のシリコン層の厚さを０．７μｍとし、酸
化防止ｌ〆ｊ３の１星さを０，１ μｍとし、この酸化
防止層を窒化シリコンから成るものとする。前記第１の
酸化工程はＨＪ（Ｈｌｔで水蒸気中で１２０分間行なう
。この酸化の後も酸化されないで残っているシリコン層
２の部分は厚さは、約０．４５μｍでシリコン層２」二
の酸化物層５の厚さは約０．６μｍである・ 次に、酸化防止層３の酸化された第２のシリコン層（２
，５） で覆われていない部分を、例えば、熱リン酸で
エツチングすることにより」巽択的に除去し、第１のシ
リコン層１の第１の部分１八を露出させる（第４図）。
次に水に１１［Ｚを溶かした溶液でエツチングすること
により酸化物５を除去する（第５図）。こうすると酸化
防止層３の層２の酸化物の縁５の幅に対応する小さい部
分が層２の下から突出する。７００℃と８００℃の間の
温度、本例では７５０℃で６０分間水蒸気中で第２の酸
化工程を施すと第１のシリコン層１の露出されている第
１の部分島と第２のシリコン層２の残っている８（り分
とが熱酸化され、第２のシリコン層２上に酸化物層６が
形成され、第１のシリコン層１の上に酸化物層７が形成
される（′ｆ、６図）。
により酸化物５を除去する（第５図）。こうすると酸化
防止層３の層２の酸化物の縁５の幅に対応する小さい部
分が層２の下から突出する。７００℃と８００℃の間の
温度、本例では７５０℃で６０分間水蒸気中で第２の酸
化工程を施すと第１のシリコン層１の露出されている第
１の部分島と第２のシリコン層２の残っている８（り分
とが熱酸化され、第２のシリコン層２上に酸化物層６が
形成され、第１のシリコン層１の上に酸化物層７が形成
される（′ｆ、６図）。
本発明によれば、°この第２の酸化工程時に第２のシリ
コン層２の残っている部分の上に形成される酸化物層６
は薄いが、これは第２のシリコン層２のドーピング、少
なくともその第１の酸化工程後も残っている部分のドー
ピングが第１のシリコン層１の露出している第１の部分
ＩＡのｎ形ドーピングよりも低いためである。本例では
、第２のシリコン層２は実際上無ドープとし、第１のシ
リコン層１は強くロドープ（７Ｘ１０”原子／ ｃｍ３
）する。
コン層２の残っている部分の上に形成される酸化物層６
は薄いが、これは第２のシリコン層２のドーピング、少
なくともその第１の酸化工程後も残っている部分のドー
ピングが第１のシリコン層１の露出している第１の部分
ＩＡのｎ形ドーピングよりも低いためである。本例では
、第２のシリコン層２は実際上無ドープとし、第１のシ
リコン層１は強くロドープ（７Ｘ１０”原子／ ｃｍ３
）する。
この強くロドープされたシリコンは弱くドープされた層
２のシリコンよりも相当に高速度で酸化するから、酸化
物層７は酸化物層６ （約１５ｎｍ） よりも相当に厚
く （約１５００ｍ）なる。
２のシリコンよりも相当に高速度で酸化するから、酸化
物層７は酸化物層６ （約１５ｎｍ） よりも相当に厚
く （約１５００ｍ）なる。
今度は、酸化防止層３の覆われていない部分を例えば、
熱リン酸で選択的にエッチし去り、第１の細条を露出さ
せる（第７図）。本発明によればマスク無しでエツチン
グすることにより、第２のシリコン層２の酸化物層６を
全１１１６取除き、第１のシリコン層１の厚い酸化物層
７は部分的に除去する（第８図）。これは、例えば、１
％１１１・溶液中に？Ｎ ？ｉｔしてエツチングするこ
と１こより？！ｊられる。次に、例えば、塩素プラズマ
で選択的にエツチングするこきにより、第１のシリコン
層１の露出している。部分にくい込むように溝８を作る
（第９図）。
熱リン酸で選択的にエッチし去り、第１の細条を露出さ
せる（第７図）。本発明によればマスク無しでエツチン
グすることにより、第２のシリコン層２の酸化物層６を
全１１１６取除き、第１のシリコン層１の厚い酸化物層
７は部分的に除去する（第８図）。これは、例えば、１
％１１１・溶液中に？Ｎ ？ｉｔしてエツチングするこ
と１こより？！ｊられる。次に、例えば、塩素プラズマ
で選択的にエツチングするこきにより、第１のシリコン
層１の露出している。部分にくい込むように溝８を作る
（第９図）。
この溝は第１のシリコン層１の全１°≠さ又はその一部
に亘って延在させ、第１の７９３７層１の第１の部分１
八と残りの第２の部分１１Ｊとを分Ｕ［する。このエツ
チング工程もマスク無しで行なわれるが、本発明によれ
ば第２のシリコン層の残っている部分が消え去る迄続け
る。
に亘って延在させ、第１の７９３７層１の第１の部分１
八と残りの第２の部分１１Ｊとを分Ｕ［する。このエツ
チング工程もマスク無しで行なわれるが、本発明によれ
ば第２のシリコン層の残っている部分が消え去る迄続け
る。
上述したプロセスでは、マスキンク工程は１回しか行な
わない。溝８の幅は酸化物層５のｌｌ１Ｔ、さにより決
まる。
わない。溝８の幅は酸化物層５のｌｌ１Ｔ、さにより決
まる。
また第２の酸化工程は軽く行なうだけであるがら、第１
のシリコン層１は小さい部分しか除去されないですむ。
のシリコン層１は小さい部分しか除去されないですむ。
溝８が形成された後第２のシリコン層２は完全に消え去
っているから、溝８の下に存在する何等かの酸化物層を
損傷するおそれのあるエツチング工程を省ける。
っているから、溝８の下に存在する何等かの酸化物層を
損傷するおそれのあるエツチング工程を省ける。
第１図ないし第９図には本発明方法の原理が示されてい
る。この方法を用いれば種々の半導体を作ることができ
る。この方法を実施するに際しては多くの変形例を用い
ることができる。例えば、」二連したエツチング工程の
一部はプラズマ エツチングで行なうことができる。
る。この方法を用いれば種々の半導体を作ることができ
る。この方法を実施するに際しては多くの変形例を用い
ることができる。例えば、」二連したエツチング工程の
一部はプラズマ エツチングで行なうことができる。
第１０図ないし第１６図は本発明方法を用いてＣＣＤ即
ち電荷結合装置の電極構造を作る順次の段階を示す略式
断面図である。出発材料（第１Ｏ図）はＰ形シリコン基
板４てあり、この上に熱酸化により厚さが７ （］ ｎ
ｍの酸化物層１０を形成する。この酸化物層１の上に
第１のシリコン層をデポジットするが、この第１のシリ
コン層１は拡散若しくはイオン注入により又は成長中に
強くｎ形ドープする（ ７×１０２０原子／ ｃｍ’）
。層１の厚さは、例えば、０．５μｍである。この第１
のシリコン層の上に、例えば、窒化シリコン叉はオキシ
窒化シリコンから成り、厚さが約０．１μｍである酸化
防止層３をデポジットする。最后にこの酸化防止層３の
」二に第２のシリコン層２をデポジットする。これはド
ープせず、厚さは、例えば、０．７μｍとする。次にマ
スクしてエツチングすることによりこの第２のシリコン
層２を細条状の部分に分割する。これらの部分の縁は後
に形成されるゲート電極構造の縁にほぼ対応する。この
ようにして第１Ｏ図に示す状況が（１）られる。
ち電荷結合装置の電極構造を作る順次の段階を示す略式
断面図である。出発材料（第１Ｏ図）はＰ形シリコン基
板４てあり、この上に熱酸化により厚さが７ （］ ｎ
ｍの酸化物層１０を形成する。この酸化物層１の上に
第１のシリコン層をデポジットするが、この第１のシリ
コン層１は拡散若しくはイオン注入により又は成長中に
強くｎ形ドープする（ ７×１０２０原子／ ｃｍ’）
。層１の厚さは、例えば、０．５μｍである。この第１
のシリコン層の上に、例えば、窒化シリコン叉はオキシ
窒化シリコンから成り、厚さが約０．１μｍである酸化
防止層３をデポジットする。最后にこの酸化防止層３の
」二に第２のシリコン層２をデポジットする。これはド
ープせず、厚さは、例えば、０．７μｍとする。次にマ
スクしてエツチングすることによりこの第２のシリコン
層２を細条状の部分に分割する。これらの部分の縁は後
に形成されるゲート電極構造の縁にほぼ対応する。この
ようにして第１Ｏ図に示す状況が（１）られる。
次に、１０００℃で１’２０分間水蒸気中で第１の熱酸
化工程を施し、シリコン層２の一部を０．６μｍ ｌｐ
ｇの酸化シリコン層５に変える（第１１図）。
化工程を施し、シリコン層２の一部を０．６μｍ ｌｐ
ｇの酸化シリコン層５に変える（第１１図）。
次に、例えばプラズマ又は熱リン酸でエツチングするこ
とにより窒化シリコン又はオキシ窒化シリコン層３の覆
われていない部分を除去し、その後、例えば、１１１Ｚ
水蒸気で酸化物層５を除去する。
とにより窒化シリコン又はオキシ窒化シリコン層３の覆
われていない部分を除去し、その後、例えば、１１１Ｚ
水蒸気で酸化物層５を除去する。
かくして第１２図の構造が？１）られる。
次に１ヒ較的低い温度、例えば、７！ｉ０℃で水蒸気内
で熱酸化することにより、ドープされてないシリコン層
２の上に薄い酸化物層６を形成し、強くｎドープしたシ
リコン層１の上に約１０倍厚い酸化物層７を形成する（
第１３図）。酸化物層６と７の厚さは、例えば、夫々１
５ｎｍ及び１５０ｎｍより大きくすることがてきる。
で熱酸化することにより、ドープされてないシリコン層
２の上に薄い酸化物層６を形成し、強くｎドープしたシ
リコン層１の上に約１０倍厚い酸化物層７を形成する（
第１３図）。酸化物層６と７の厚さは、例えば、夫々１
５ｎｍ及び１５０ｎｍより大きくすることがてきる。
次に、１％フッ化水素酸溶液で浸漬エツチングすること
により薄い酸化物層６を完全にエッチし去り、厚い酸化
物層７をその厚さの一部に亘ってたけエッチし去る。窒
化物層３の覆われていない部分をマスク＋ｍ Ｌで選択
的にエッチし去った後、第１４図に示す構造かえられる
。
により薄い酸化物層６を完全にエッチし去り、厚い酸化
物層７をその厚さの一部に亘ってたけエッチし去る。窒
化物層３の覆われていない部分をマスク＋ｍ Ｌで選択
的にエッチし去った後、第１４図に示す構造かえられる
。
次に、第１のシリコン層１をその全厚さに亘って酸化物
層ｌＯ迄エッチし去る。これはプラズマエツチング、例
えば、塩素プラスマで行なうことができる。この時第２
のシリコン層２の残っているＦｉｌ＜分も消え、いくつ
かの細条状のシリコン電極を具える第１５図に示す構造
が得られる。これらのシリコン電極は互いに非常に接近
して位置し、溝８により互いに分離され、交互に窒化物
３ （１［］）又は酸化物７ （Ｉ八）により覆われる
。電極間の中間のスペースは酸化層５の厚さにより決ま
る。所望とあらば、破線で示すホトラッカー マスク１
１によリエッチングした後、高Ｂトープしたソース領域
Ｓとドレイン領域りとをイ」ン注入により、電極構造の
両端に形成する。
層ｌＯ迄エッチし去る。これはプラズマエツチング、例
えば、塩素プラスマで行なうことができる。この時第２
のシリコン層２の残っているＦｉｌ＜分も消え、いくつ
かの細条状のシリコン電極を具える第１５図に示す構造
が得られる。これらのシリコン電極は互いに非常に接近
して位置し、溝８により互いに分離され、交互に窒化物
３ （１［］）又は酸化物７ （Ｉ八）により覆われる
。電極間の中間のスペースは酸化層５の厚さにより決ま
る。所望とあらば、破線で示すホトラッカー マスク１
１によリエッチングした後、高Ｂトープしたソース領域
Ｓとドレイン領域りとをイ」ン注入により、電極構造の
両端に形成する。
上述した諸工程の代わりに、第１１３図に示した状況か
ら出発して、露出している窒化シリコン３を除去した後
、連続したエツチング プロセスで先ず、例えば、ＣＣ
１，（四塩化炭素）プラズマで酸化物層６を除去し、次
に塩素プラズマでシリコンｌ！″・１１をエツチングす
る工程を続け、完了する。この時同時に残存しているシ
リコン層２もエッチし去られる。
ら出発して、露出している窒化シリコン３を除去した後
、連続したエツチング プロセスで先ず、例えば、ＣＣ
１，（四塩化炭素）プラズマで酸化物層６を除去し、次
に塩素プラズマでシリコンｌ！″・１１をエツチングす
る工程を続け、完了する。この時同時に残存しているシ
リコン層２もエッチし去られる。
注意すべきことは実際には〔，ＣＩ］のゲート電極の数
は図示したよりも相当に太き（旧つ本発明方法によれば
多様な電荷結合装置及び他の電界効果装置を作ることが
できることである。なお簡単ならしめるためゲート電極
ｉ１［びにソース及びドレイン領域の電気接続を図示し
ていないが、これはこれらが本発明に関係しないからで
ある。
は図示したよりも相当に太き（旧つ本発明方法によれば
多様な電荷結合装置及び他の電界効果装置を作ることが
できることである。なお簡単ならしめるためゲート電極
ｉ１［びにソース及びドレイン領域の電気接続を図示し
ていないが、これはこれらが本発明に関係しないからで
ある。
本発明方法はまた特にバイポーラ半導体装置、例えば、
ベース接続とエミック接続とが近接している小形のバイ
ポーラ トランジスタを作るのにも適している。この−
例を第１７〜２５図につき説明する。
ベース接続とエミック接続とが近接している小形のバイ
ポーラ トランジスタを作るのにも適している。この−
例を第１７〜２５図につき説明する。
ｎ形基板領域４はトランジスタのコレクタ領域を形成す
るが、このｎ形基板領域４上に熱酸化層２０を成長させ
、この中に窓をエッチする（第１７図）この窓内にベー
ス領域２１を拡散させ又はイオン注入する。前述した実
施例と同じように、第１のドーピングされないシリコン
層１を通常の態様で気相から一部酸化物層２０で覆われ
且つベース領域２１を具える基板４上にデポジットする
。再び前述した実施例と同じように、第１のシリコン層
１上に窒化シリコン又はオキシ窒化シリコンから成る酸
化防止層３を形成し、この上に第２のドーピングされて
いないシリコン層２を形成する。次にこの第２のシリコ
ンＥｉ２を一部マスキングとエツチングとにより除去し
、第２のシリコン層２の残っている部分の緑が酸化物層
２０の窓内に位置するようにする。こうすると、第１７
図に示した状況が得られる。
るが、このｎ形基板領域４上に熱酸化層２０を成長させ
、この中に窓をエッチする（第１７図）この窓内にベー
ス領域２１を拡散させ又はイオン注入する。前述した実
施例と同じように、第１のドーピングされないシリコン
層１を通常の態様で気相から一部酸化物層２０で覆われ
且つベース領域２１を具える基板４上にデポジットする
。再び前述した実施例と同じように、第１のシリコン層
１上に窒化シリコン又はオキシ窒化シリコンから成る酸
化防止層３を形成し、この上に第２のドーピングされて
いないシリコン層２を形成する。次にこの第２のシリコ
ンＥｉ２を一部マスキングとエツチングとにより除去し
、第２のシリコン層２の残っている部分の緑が酸化物層
２０の窓内に位置するようにする。こうすると、第１７
図に示した状況が得られる。
次に、１０００℃で２０分間水蒸気中で第１の酸化工程
を施すことにより、第２のシリコン層２上に０．６μｍ
厚の酸化物層５を設け、その後でマスクを用いず、−熱
酸化されたシリコン層（２，５） をマスクとして用い
て窒化物層３の露出している部分をエッチし去る （第
１８図）。
を施すことにより、第２のシリコン層２上に０．６μｍ
厚の酸化物層５を設け、その後でマスクを用いず、−熱
酸化されたシリコン層（２，５） をマスクとして用い
て窒化物層３の露出している部分をエッチし去る （第
１８図）。
次に、拡散又はイオン注入により、第１のシリコン層１
の露出している部分ｌ＾をＤドープ（７Ｘ１０２０原子
／ｃｍ３）する。本例では、リンイオン又はヒ素イオン
の注入によりこれを行なう。この時間酸化物層５がマス
クとして役立ち、その下の第２のシリコン層２と第１の
シリコン層ｌの部分１１３とはドープされない（第１９
図）。
の露出している部分ｌ＾をＤドープ（７Ｘ１０２０原子
／ｃｍ３）する。本例では、リンイオン又はヒ素イオン
の注入によりこれを行なう。この時間酸化物層５がマス
クとして役立ち、その下の第２のシリコン層２と第１の
シリコン層ｌの部分１１３とはドープされない（第１９
図）。
次にＩＦ温溶液酸化物層５を除去する（第２０図）。
次に７５０℃で水蒸気中で６０分間第２の酸化工程を施
すことにより、ドーピングされていない第２のシリコン
層の上に約１５ｎｍｌ享の薄い酸化物６を形成し、第１
のシリコン層１の露出している高ｎドープした第１の部
分ｌへの上に約１５０ｎｍ厚の厚い酸化物層７を形成す
るく第２１図）。
すことにより、ドーピングされていない第２のシリコン
層の上に約１５ｎｍｌ享の薄い酸化物６を形成し、第１
のシリコン層１の露出している高ｎドープした第１の部
分ｌへの上に約１５０ｎｍ厚の厚い酸化物層７を形成す
るく第２１図）。
次に酸化防止層３の覆われていない部分をエツチングに
より選択的に除去する（第２２図）。次に１％肝温溶液
浸漬エツチングすることにより薄い酸化物層６を除去す
る。この時厚い酸化物層７の方は表面的に除去されるだ
けである。次に、たとえば、塩素プラズマでエツチング
することにより、第１のシリコン層１の中に溝８をエッ
チする。この溝８は第１の部分）八と残りの第２の部分
ＩＢとを公刊する。溝８は第１のシリコン層１の全厚さ
に亘って延在し、ベース領域２１の中にくい込ませる。
より選択的に除去する（第２２図）。次に１％肝温溶液
浸漬エツチングすることにより薄い酸化物層６を除去す
る。この時厚い酸化物層７の方は表面的に除去されるだ
けである。次に、たとえば、塩素プラズマでエツチング
することにより、第１のシリコン層１の中に溝８をエッ
チする。この溝８は第１の部分）八と残りの第２の部分
ＩＢとを公刊する。溝８は第１のシリコン層１の全厚さ
に亘って延在し、ベース領域２１の中にくい込ませる。
この時第２のシリコン層の残りの部分も消滅する（第２
３図）。
３図）。
次に、所望とあらば、酸化物層７をエッチし去った後、
１ Ｆｌ ００℃で３０分間水蒸気中で第３の熱酸化工
程を施し、層１八並びに溝８の壁及び底を酸化物層２３
で覆う（第２４図）。この時部分１八からの拡散により
ｎ形エミッタ領域２２も得られる。次に窒化物層３を選
択的にエッチし去り、その後でホウ素イオンを注入する
ことにより第１のシリコン層１の部分ＩＢを強いＰ形導
電状態（５Ｘ１０′９原子／ｃｍ３）にする。これによ
りＰ形のベース コンタクト領域２４が形成される（第
２５図）。こうすると、非常に寸法の小さいトランジス
タが１１）られる。エミッタ接続部１＾とベース接続部
１１ｊとの間の距離は酸化物層５の厚さにより決まる。
１ Ｆｌ ００℃で３０分間水蒸気中で第３の熱酸化工
程を施し、層１八並びに溝８の壁及び底を酸化物層２３
で覆う（第２４図）。この時部分１八からの拡散により
ｎ形エミッタ領域２２も得られる。次に窒化物層３を選
択的にエッチし去り、その後でホウ素イオンを注入する
ことにより第１のシリコン層１の部分ＩＢを強いＰ形導
電状態（５Ｘ１０′９原子／ｃｍ３）にする。これによ
りＰ形のベース コンタクト領域２４が形成される（第
２５図）。こうすると、非常に寸法の小さいトランジス
タが１１）られる。エミッタ接続部１＾とベース接続部
１１ｊとの間の距離は酸化物層５の厚さにより決まる。
本発明は上述した実施例に限定されるものではない。例
えば、本発明方法によりここに述べられた以外の多くの
他の半導体装置を作ることができる。また、酸化防止層
を窒化シリコン又はオキシ窒化シリコン以外の材料で作
ることもできる。特に、格子欠陥を防ぐために、下側に
薄い酸化シリコン層を伴う窒化シリコン１ε１を用いる
ことができる。就中、アンダーエツチング問題を防ぐた
めには、この場合も第３図から出発して、第１ないし第
９図の順序で僅かに異なる方法を用いることができる。
えば、本発明方法によりここに述べられた以外の多くの
他の半導体装置を作ることができる。また、酸化防止層
を窒化シリコン又はオキシ窒化シリコン以外の材料で作
ることもできる。特に、格子欠陥を防ぐために、下側に
薄い酸化シリコン層を伴う窒化シリコン１ε１を用いる
ことができる。就中、アンダーエツチング問題を防ぐた
めには、この場合も第３図から出発して、第１ないし第
９図の順序で僅かに異なる方法を用いることができる。
これを第２６図ないし第２８１ｖ、ｌにつき述べる。
第２６図は第３図に対応するが、この場合は窒化シリコ
ン層３ （図面を部用ならしめるため１７さを１１．し
くしてこれを示しである）と’ｉｓ １のシリコン層と
の間に薄い酸化シリコン層を１投ける。工不ルヰーの高
い粒子、例えば窒素イオンを矢印の方向にイオン打込す
ることにより （第２６図に点線で示す）打込まれた窒
化物を一層迅速にエツチングされるようにする。酸化物
層５はこのイオン打込に対してマスクとなる。酸化物層
５をエッチし去った後（第２７図）、露出された窒化物
をリン酸でエッチする。この時一層迅速にエツチングで
きるようになっているイオン打込みされた窒化物は完全
に消える。これに対し酸化物５によりマスクされイオン
］１込されていない窒化物は小部分が消え去るだけであ
る（第２８図）。このようにして第５図に対応する状況
が舟られる。その後で第６図ないし第９図に示す態様で
この方法を続ける。
ン層３ （図面を部用ならしめるため１７さを１１．し
くしてこれを示しである）と’ｉｓ １のシリコン層と
の間に薄い酸化シリコン層を１投ける。工不ルヰーの高
い粒子、例えば窒素イオンを矢印の方向にイオン打込す
ることにより （第２６図に点線で示す）打込まれた窒
化物を一層迅速にエツチングされるようにする。酸化物
層５はこのイオン打込に対してマスクとなる。酸化物層
５をエッチし去った後（第２７図）、露出された窒化物
をリン酸でエッチする。この時一層迅速にエツチングで
きるようになっているイオン打込みされた窒化物は完全
に消える。これに対し酸化物５によりマスクされイオン
］１込されていない窒化物は小部分が消え去るだけであ
る（第２８図）。このようにして第５図に対応する状況
が舟られる。その後で第６図ないし第９図に示す態様で
この方法を続ける。
第１図ないし第９図は本発明により半導体装置を作る順
次の段階を示す略式断面図、 第１０図ないし第１６図は電界効果装置、本例ではＣＣ
Ｄを作る本発明方法の一つの実施例を示す断面図、 第１７図ないし第２５図は本発明方法で小形のバイポー
ラ トランジスタを作る工程を示す１ｌｊＩ面図、第２
６図ないし第２８図は本発明Ｊｊ法の一修正例を示す断
面図である。 １・・・第１のシリコン層 ２・・・第２のシリコン層
３・・・酸化防止層 ４・・・ノ、（板５・・・酸化シ
リコン ６，７・・・酸化物層８・・・溝 １ｔ１・・
・酸化物層 １１・・・ホトラッカー マスク ２０・・・熱酸化層 ２１・・ベース領域２２・・・エ
ミック領域 ２：）・・・酸化物層２４・・・ベース
コンタクト領域 ３０・・・薄い酸化シリコン層 ３１・・・イオン打込の方向を示す矢印３ ６ ２ ＝ヨヨニョ藏 ） １Ａ ′ （−−−
次の段階を示す略式断面図、 第１０図ないし第１６図は電界効果装置、本例ではＣＣ
Ｄを作る本発明方法の一つの実施例を示す断面図、 第１７図ないし第２５図は本発明方法で小形のバイポー
ラ トランジスタを作る工程を示す１ｌｊＩ面図、第２
６図ないし第２８図は本発明Ｊｊ法の一修正例を示す断
面図である。 １・・・第１のシリコン層 ２・・・第２のシリコン層
３・・・酸化防止層 ４・・・ノ、（板５・・・酸化シ
リコン ６，７・・・酸化物層８・・・溝 １ｔ１・・
・酸化物層 １１・・・ホトラッカー マスク ２０・・・熱酸化層 ２１・・ベース領域２２・・・エ
ミック領域 ２：）・・・酸化物層２４・・・ベース
コンタクト領域 ３０・・・薄い酸化シリコン層 ３１・・・イオン打込の方向を示す矢印３ ６ ２ ＝ヨヨニョ藏 ） １Ａ ′ （−−−
Claims (1)
- 【特許請求の範囲】 ■、 第１のシリコン層の上に酸化防止層を形成し、こ
の酸化防止層の上に第２のシリコン層を形成し、その後
でこの第２のシリコン層を一部除去し、次に第１の酸化
工程時に一部酸化し、酸化防止層の酸化された第２のシ
リコン層により覆われておらず且つ第１のシリコン層の
第１の部分上に位置する部分を選択的に除去し、第２の
シリコン層の上に存在する酸化物をエツチングにより除
去し、第１のシリコン層の第１の部分と第２のシリコン
層の残りの部分とを第２の酸化工程時に熱酸化し酸化防
止層の覆われていない部分を工・ンチンクにより除去し
、次にエツチングにより溝を第１のシリコン層の露出し
ている部分にくい込ませ、この溝が第１のシリコン層の
第１の部分を残りの第２の部分から分離する半導体装置
の製造方法において、少なくとも第１のシリコン層の前
記第１の部分を強いｎ形導電性にし、少なくとも第２の
シリコン層の前記残りの部分よりもドーピンクａ度を高
くし、この結果箱２の酸化工程時に第２のシリコン層の
上に薄い酸化物層を形成し、第１のシリコン層の上に一
層厚い酸化物層を形成し、次に、酸化防止層の覆われて
いない部分を除去した後、マスクをつけないエツチング
により第２のシリコン層の酸化物層を完全に除去し、第
１のシリコン層の酸化物を部分的に除去し、溝をエツチ
ングする工程時に第１のソリコン層の第２の部分上に位
置する第２のシリコン層の残りの部分も除去することを
特徴とする、半導体装置の製造方法。 ２、 酸化防止層の前記の覆われていない部分を除去し
た後、第２の酸化工程時に第２のシリコン層上に形１及
された酸化物層を第１のプラズマで除去し、その後で連
続したエツチンクプロセスで溝を第１のシリコン層内に
エツチングすることを第２のプラズマで続けることを特
徴とする特許請求の範囲第１項記載の半導体装置の製造
方法。 ３、 第１のプラズマを四塩化炭素プラズマＣＣＩ。 とじ、第２のプラズマを塩素プラズマとすることを特徴
とする特許請求の範囲第２項記載の半導体装置の製造方
法。 ４、 第２の酸化工程を水蒸気中で７００℃と８００℃
の間の温度で行なうことを特徴とする特許請求の範囲前
記各項のいずれか一項に記載の半導体装置の製造方法。 ５、 酸化防止層を実際上ドーピングしていない第１の
シリコン層の上に設け、その上で第１のシリコン層の酸
化された第２のシリコン層により覆われていない第１の
部分を高ｎ形ドーピンクし、第２のシリコン層上の酸化
物をこのドーピングに対するマスクとして用いることを
特徴とする特許請求の範囲前記各項のいずれか一項に記
載の半導体装置の製造方法。 ６、 第１のシリコン層をその全厚さに亘ってエッチし
去ることを特徴とする特許請求の範囲前記各項のいずれ
か一項に記載の半導体装置の製造方法。 ７、 熱酸化により溝を酸化物層で覆うことを特徴とす
る特許請求の範囲前記各項のいずれか一項に記載の半導
体装置の製造方法。 ８、 酸化物層で覆われた半導体基板上に第１のシリコ
ン層を設け、溝をエツチングすることにより電界効果装
置の多数の絶縁されたゲート電極に分割することを’ｆ
！ｊ 徴りする特許請求の範囲前記各項のいずれか一項
に記載の半導体装置の製造方法。 ９、 酸化物窓を介してｒｌ形コレクタ領域内に形成さ
れたバイポーラ トランジスタのｐ形ベース領域上に第
１のシリコン層を設け、この第１のシリコン層の第１の
部分の縁を酸化物窓内に位置せしめ、この第１のシリコ
ン層の第１の部分から拡散させることにより領域内にｎ
形のエミッタ領域を形成し、エツチング速度を熱酸化物
層で覆い、次に酸化防止層を除去し、その後で下にある
第１のシリコン層の第２の部分を高ｐ形ドーピングする
ことを特徴とする特許請求の範囲第５項記載の半導体装
置の製造方法。 １０、第１の酸化工程后第２のシリコン層上の酸化物に
よりマスクして粒子打込みを行ない、この結果酸化防止
層のエツチング速度をその打込まれない部分よりも高く
し、第２のシリコン層上の酸化物を除去した後酸化防止
層のＪ］込まれた部分を完全に工・ソチし去り、打込ま
れない部分を表面的にしかエツチングしないことを特徴
とする特許請求の範囲前記各項のいずれか一項に記載の
半導体装置の製造方法。 １１ 第１のシリコン層の高ドープｎ形部のドーピング
濃度を少なくとも２ｘ ｌ Ｑ ２０原子／ｃｍ３とす
ることを特徴とする特許請求の範囲前記各項のいずれか
一項に記載の半導体装置の製造方法。 １２、特許請求の範囲前記各項のいずれか一項に記載の
半導体装置の製造方法を用いることにより作られた半導
体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8302541 | 1983-07-15 | ||
| NL8302541A NL8302541A (nl) | 1983-07-15 | 1983-07-15 | Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6038874A true JPS6038874A (ja) | 1985-02-28 |
Family
ID=19842167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59143407A Pending JPS6038874A (ja) | 1983-07-15 | 1984-07-12 | 半導体装置の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US4659428A (ja) |
| EP (1) | EP0132009B1 (ja) |
| JP (1) | JPS6038874A (ja) |
| CA (1) | CA1216969A (ja) |
| DE (1) | DE3463317D1 (ja) |
| IE (1) | IE55653B1 (ja) |
| NL (1) | NL8302541A (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8302541A (nl) * | 1983-07-15 | 1985-02-01 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze. |
| NL8400224A (nl) * | 1984-01-25 | 1985-08-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting vervaardigd door toepassing daarvan. |
| NL8402223A (nl) * | 1984-07-13 | 1986-02-03 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting, vervaardigd door toepassing daarvan. |
| FR2573919B1 (fr) * | 1984-11-06 | 1987-07-17 | Thomson Csf | Procede de fabrication de grilles pour circuit integre |
| FR2610140B1 (fr) * | 1987-01-26 | 1990-04-20 | Commissariat Energie Atomique | Circuit integre cmos et procede de fabrication de ses zones d'isolation electrique |
| US4837176A (en) * | 1987-01-30 | 1989-06-06 | Motorola Inc. | Integrated circuit structures having polycrystalline electrode contacts and process |
| US5067002A (en) * | 1987-01-30 | 1991-11-19 | Motorola, Inc. | Integrated circuit structures having polycrystalline electrode contacts |
| US5026663A (en) * | 1989-07-21 | 1991-06-25 | Motorola, Inc. | Method of fabricating a structure having self-aligned diffused junctions |
| JP2726502B2 (ja) * | 1989-08-10 | 1998-03-11 | 株式会社東芝 | 半導体装置の製造方法 |
| US5092957A (en) * | 1989-11-24 | 1992-03-03 | The United States Of America As Represented By The United States Department Of Energy | Carrier-lifetime-controlled selective etching process for semiconductors using photochemical etching |
| US5240512A (en) * | 1990-06-01 | 1993-08-31 | Texas Instruments Incorporated | Method and structure for forming a trench within a semiconductor layer of material |
| US5120675A (en) * | 1990-06-01 | 1992-06-09 | Texas Instruments Incorporated | Method for forming a trench within a semiconductor layer of material |
| JPH04212472A (ja) * | 1990-07-13 | 1992-08-04 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
| US5026665A (en) * | 1990-12-24 | 1991-06-25 | Motorola Inc. | Semiconductor device electrode method |
| US5305519A (en) * | 1991-10-24 | 1994-04-26 | Kawasaki Steel Corporation | Multilevel interconnect structure and method of manufacturing the same |
| US5292680A (en) * | 1993-05-07 | 1994-03-08 | United Microelectronics Corporation | Method of forming a convex charge coupled device |
| US5968058A (en) * | 1996-03-27 | 1999-10-19 | Optonol Ltd. | Device for and method of implanting an intraocular implant |
| US6203513B1 (en) * | 1997-11-20 | 2001-03-20 | Optonol Ltd. | Flow regulating implant, method of manufacture, and delivery device |
| US8313454B2 (en) | 1997-11-20 | 2012-11-20 | Optonol Ltd. | Fluid drainage device, delivery device, and associated methods of use and manufacture |
| US6558342B1 (en) | 1999-06-02 | 2003-05-06 | Optonol Ltd. | Flow control device, introducer and method of implanting |
| US6770904B2 (en) * | 2002-01-11 | 2004-08-03 | Xerox Corporation | Polythiophenes and electronic devices generated therefrom |
| JP4347009B2 (ja) * | 2003-09-26 | 2009-10-21 | キヤノン株式会社 | 近接場光の発生方法、近接場露光用マスク、近接場露光方法、近接場露光装置、近接場光ヘッド |
| US7862531B2 (en) * | 2004-06-25 | 2011-01-04 | Optonol Ltd. | Flow regulating implants |
| US8109896B2 (en) * | 2008-02-11 | 2012-02-07 | Optonol Ltd. | Devices and methods for opening fluid passageways |
| JP6667410B2 (ja) * | 2016-09-29 | 2020-03-18 | 東京エレクトロン株式会社 | ハードマスクおよびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3767492A (en) * | 1971-10-12 | 1973-10-23 | Bell Telephone Labor Inc | Semiconductor masking |
| US4053349A (en) * | 1976-02-02 | 1977-10-11 | Intel Corporation | Method for forming a narrow gap |
| EP0051534B1 (en) * | 1980-10-29 | 1986-05-14 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth |
| NL8105559A (nl) * | 1981-12-10 | 1983-07-01 | Philips Nv | Werkwijze voor het aanbrengen van een smalle groef in een substraatgebied, in het bijzonder een halfgeleidersubstraatgebied. |
| NL8202686A (nl) * | 1982-07-05 | 1984-02-01 | Philips Nv | Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze. |
| NL8302541A (nl) * | 1983-07-15 | 1985-02-01 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze. |
-
1983
- 1983-07-15 NL NL8302541A patent/NL8302541A/nl not_active Application Discontinuation
-
1984
- 1984-07-11 CA CA000458637A patent/CA1216969A/en not_active Expired
- 1984-07-11 DE DE8484201019T patent/DE3463317D1/de not_active Expired
- 1984-07-11 EP EP84201019A patent/EP0132009B1/en not_active Expired
- 1984-07-12 IE IE1792/84A patent/IE55653B1/en unknown
- 1984-07-12 JP JP59143407A patent/JPS6038874A/ja active Pending
-
1986
- 1986-03-17 US US06/840,164 patent/US4659428A/en not_active Expired - Fee Related
-
1987
- 1987-01-27 US US07/007,152 patent/US4750971A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| IE55653B1 (en) | 1990-12-05 |
| CA1216969A (en) | 1987-01-20 |
| EP0132009A3 (en) | 1985-03-13 |
| IE841792L (en) | 1985-01-15 |
| EP0132009B1 (en) | 1987-04-22 |
| US4750971A (en) | 1988-06-14 |
| NL8302541A (nl) | 1985-02-01 |
| US4659428A (en) | 1987-04-21 |
| DE3463317D1 (en) | 1987-05-27 |
| EP0132009A2 (en) | 1985-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6038874A (ja) | 半導体装置の製造方法 | |
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH0355984B2 (ja) | ||
| JPS6254936A (ja) | Ｍｏｓ装置の分離構造の製造方法 | |
| JPH07183310A (ja) | 半導体装置及びその製造方法 | |
| JPS62203380A (ja) | 半導体素子の製造方法 | |
| JPH0348656B2 (ja) | ||
| JPH02260660A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| FR2568058A1 (fr) | Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite | |
| JPS62104051A (ja) | 集積回路のアイソレ−シヨン構造およびその形成方法 | |
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPS62298151A (ja) | 半導体集積回路装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS6266619A (ja) | 半導体装置の製造方法 | |
| JPH0661343A (ja) | 半導体装置の製造方法 | |
| JPS63260163A (ja) | 半導体記憶装置の製造方法 | |
| JPH0423828B2 (ja) | ||
| JPS59105367A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS63250839A (ja) | 半導体装置の製造方法 | |
| JPS594046A (ja) | 半導体装置及びその製造方法 | |
| JP2743451B2 (ja) | 半導体装置の製造方法 | |
| JPH10144780A (ja) | 半導体装置の製造方法 | |
| JPS63198373A (ja) | 半導体装置およびその製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 |