JP2816584B2 - プッシュプル出力段を含む増幅器回路 - Google Patents
プッシュプル出力段を含む増幅器回路Info
- Publication number
- JP2816584B2 JP2816584B2 JP1318715A JP31871589A JP2816584B2 JP 2816584 B2 JP2816584 B2 JP 2816584B2 JP 1318715 A JP1318715 A JP 1318715A JP 31871589 A JP31871589 A JP 31871589A JP 2816584 B2 JP2816584 B2 JP 2816584B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- current
- amplifier circuit
- coupled
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3088—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプッシュプル出力段を含む増幅器回路に関
し、更に具体的には必ずしもこれに限らないがラウドス
ピーカ駆動用出力段回路として特に適用可能なプッシュ
プル出力段を含む増幅器回路に関する。
し、更に具体的には必ずしもこれに限らないがラウドス
ピーカ駆動用出力段回路として特に適用可能なプッシュ
プル出力段を含む増幅器回路に関する。
典型的な先行技術としてのプッシュプル出力段を含む
増幅器回路は、直列接続されたNPNトランジスタ及びPNP
トランジスタからなり、これら２つのトランジスタ間の
１つのノードにおいて与えられた出力を具え、プッシュ
プル構成で駆動されるように構成されている。
増幅器回路は、直列接続されたNPNトランジスタ及びPNP
トランジスタからなり、これら２つのトランジスタ間の
１つのノードにおいて与えられた出力を具え、プッシュ
プル構成で駆動されるように構成されている。
入力信号の１つの半サイクルにおいて、電流はNPNト
ランジスタを通して出力に結合された負荷に対して供給
されており、一方、他の半サイクルにおいては電流はPN
Pトランジスタによって負荷から吸収されている。
ランジスタを通して出力に結合された負荷に対して供給
されており、一方、他の半サイクルにおいては電流はPN
Pトランジスタによって負荷から吸収されている。
このような型のプッシュプル出力段を含む増幅器回路
はいくつかの問題点を含んでいる。トランジスタに対す
る望ましいバイアス電流を得ることは難しい。なぜなら
ば、このことは各トランジスタのVBE値に関する精密に
設定された情報を必要とするからである。またPNPパワ
ートランジスタを用いることは半導体ダイ上により大き
な占有面積を必要とする。一般的に、その回路は低電流
容量の性能しかない。
はいくつかの問題点を含んでいる。トランジスタに対す
る望ましいバイアス電流を得ることは難しい。なぜなら
ば、このことは各トランジスタのVBE値に関する精密に
設定された情報を必要とするからである。またPNPパワ
ートランジスタを用いることは半導体ダイ上により大き
な占有面積を必要とする。一般的に、その回路は低電流
容量の性能しかない。
別の周知の増幅器においては、PNPトランジスタは複
合ダーリントンPNP−NPN出力段によって置き換えられて
いて、大きなPNPパワートランジスタに対する必要性を
排除している。この型の増幅器もまだ上記のバイアス問
題点を解決することはなく、かつまた安定性の問題点、
即ち高利得ダーリントン段を含むことにより発振しやす
い傾向を持つという問題点を含んでいる。
合ダーリントンPNP−NPN出力段によって置き換えられて
いて、大きなPNPパワートランジスタに対する必要性を
排除している。この型の増幅器もまだ上記のバイアス問
題点を解決することはなく、かつまた安定性の問題点、
即ち高利得ダーリントン段を含むことにより発振しやす
い傾向を持つという問題点を含んでいる。
本発明の目的は、上記問題点が軽減化され、従来技術
による回路に比べて高い電流容量性能を具え、本質的に
安定性を有するプッシュプル出力段を含む増幅器回路を
提供することにある。
による回路に比べて高い電流容量性能を具え、本質的に
安定性を有するプッシュプル出力段を含む増幅器回路を
提供することにある。
本発明によると、入力端子（10）と、負荷へ結合する
出力端子（80）と、入力端子（10）へ結合され、出力端
子（80）へ電流を供給する電流発生源段（20）と、出力
端子から電流を吸収する電流吸収段（70）と、入力端子
に結合され、電流吸収段（70）を駆動し、電流吸収段
（70）及び電流発生源段（20）をともにバイアスするカ
スコード段（50）と及びカスコード段（50）をバイアス
する電圧バイアス手段（40）とから構成されるプッシュ
プル出力段を含む増幅器回路が提供される。
出力端子（80）と、入力端子（10）へ結合され、出力端
子（80）へ電流を供給する電流発生源段（20）と、出力
端子から電流を吸収する電流吸収段（70）と、入力端子
に結合され、電流吸収段（70）を駆動し、電流吸収段
（70）及び電流発生源段（20）をともにバイアスするカ
スコード段（50）と及びカスコード段（50）をバイアス
する電圧バイアス手段（40）とから構成されるプッシュ
プル出力段を含む増幅器回路が提供される。
望ましくは、電流発生源段（20）はPNPダーリントン
段（20）を含むことがよい。
段（20）を含むことがよい。
カスコード段（50）は低出力インピーダンスドライバ
段によって駆動されること、しかも低出力インピーダン
スドライバ段はエミッタホロワ段（11）であることが有
利である。
段によって駆動されること、しかも低出力インピーダン
スドライバ段はエミッタホロワ段（11）であることが有
利である。
電流吸収段（70）は電流利得段を含むことが望まし
い。電流利得段はカレントミラー（60,61）もしくはベ
ータβ利得結合トランジスタを含むことが望ましい。
い。電流利得段はカレントミラー（60,61）もしくはベ
ータβ利得結合トランジスタを含むことが望ましい。
入力端子と出力端子との間にミラーキャパシタンス
（81）が結合されていてもよい。
（81）が結合されていてもよい。
従って、本発明の構成は以下に示す通りである。即
ち、入力端子（10）と、 負荷へ結合する出力端子（80）と、 前記入力端子（10）へ結合され、前記出力端子（80）
へ電流を供給する電流発生源段（20）と、 前記電流発生源段（20）のPNPトランジスタ（22）に
よって駆動され、前記出力端子（80）から電流を吸収す
る電流吸収段（70）と、 前記入力端子（10）に結合され、前記電流吸収段（7
0）を駆動し、前記電流吸収段（70）及び前記電流発生
源段（20）をともにバイアスするカスコード段（50）
と、 前記入力端子（10）と前記カスコード段（50）との間
に結合され、前記カスコード段（50）をバイアスする電
圧バイアス手段（40）とから構成されるプッシュプル出
力段を含む増幅器回路としての構成を有する。
ち、入力端子（10）と、 負荷へ結合する出力端子（80）と、 前記入力端子（10）へ結合され、前記出力端子（80）
へ電流を供給する電流発生源段（20）と、 前記電流発生源段（20）のPNPトランジスタ（22）に
よって駆動され、前記出力端子（80）から電流を吸収す
る電流吸収段（70）と、 前記入力端子（10）に結合され、前記電流吸収段（7
0）を駆動し、前記電流吸収段（70）及び前記電流発生
源段（20）をともにバイアスするカスコード段（50）
と、 前記入力端子（10）と前記カスコード段（50）との間
に結合され、前記カスコード段（50）をバイアスする電
圧バイアス手段（40）とから構成されるプッシュプル出
力段を含む増幅器回路としての構成を有する。
或いはまた、前記電流発生源段（20）はPNPダーリン
トン段（20）を含むことを特徴とするプッシュプル出力
段を含む増幅器回路としての構成を有する。
トン段（20）を含むことを特徴とするプッシュプル出力
段を含む増幅器回路としての構成を有する。
或いはまた、前記カスコード段（50）は低出力インピ
ーダンスドライバ段によって駆動されることを特徴とす
るプッシュプル出力段を含む増幅器回路としての構成を
有する。
ーダンスドライバ段によって駆動されることを特徴とす
るプッシュプル出力段を含む増幅器回路としての構成を
有する。
或いはまた、前記低出力インピーダンスドライバ段は
エミッタホロワ段（11）であることを特徴とするプッシ
ュプル出力段を含む増幅器回路としての構成を有する。
エミッタホロワ段（11）であることを特徴とするプッシ
ュプル出力段を含む増幅器回路としての構成を有する。
或いはまた、前記電流吸収段（70）は電流利得段を含
むことを特徴とするプッシュプル出力段を含む増幅器回
路としての構成を有する。
むことを特徴とするプッシュプル出力段を含む増幅器回
路としての構成を有する。
或いはまた、前記電流利得段はカレントミラー（60,6
1）からなることを特徴とするプッシュプル出力段を含
む増幅器回路としての構成を有する。
1）からなることを特徴とするプッシュプル出力段を含
む増幅器回路としての構成を有する。
或いはまた、前記電流利得段はベータ（β）利得結合
トランジスタを含むことを特徴とするプッシュプル出力
段を含む増幅器回路としての構成を有する。
トランジスタを含むことを特徴とするプッシュプル出力
段を含む増幅器回路としての構成を有する。
或いはまた、前記入力端子（10）と前記出力端子（8
0）との間に結合されたミラーキャパシタンス（81）を
含むことを特徴とするプッシュプル出力段を含む増幅器
回路としての構成を有する。
0）との間に結合されたミラーキャパシタンス（81）を
含むことを特徴とするプッシュプル出力段を含む増幅器
回路としての構成を有する。
ラウドスピーカ用のプッシュプル出力段を含む増幅器
回路であて、プッシュプル構成の電流発生源段（20）及
び電流吸収段（70）を含み、しかも電流吸収段（70）を
駆動しかつ電流吸収段（70）及び電流発生源段（20）の
両方をバイアスしているカスコード段（50）を含む。
回路であて、プッシュプル構成の電流発生源段（20）及
び電流吸収段（70）を含み、しかも電流吸収段（70）を
駆動しかつ電流吸収段（70）及び電流発生源段（20）の
両方をバイアスしているカスコード段（50）を含む。
本発明に従うプッシュプル出力段を含む増幅器回路の
実施例は添付の図面を参照してここに開示されている。
実施例は添付の図面を参照してここに開示されている。
第１図は本発明の一実施例としてのプッシュプル出力
段を含む増幅器回路の模式的構成図を示す。
段を含む増幅器回路の模式的構成図を示す。
第２図ａ及び第２図ｂは第１図のプッシュプル出力段
を含む増幅器回路の電流利得段の別の実施例としての模
式的回路構成図を示す。
を含む増幅器回路の電流利得段の別の実施例としての模
式的回路構成図を示す。
第１図を参照すると、入力端子10は、エミッタホロワ
段11によって構成される、低出力インピーダンスドライ
バ段のベースに結合されている。エミッタホロワ段11
は、電源供給ライン12へ結合されたコレクタ、及び電流
源13を介して接地基準端子14に結合されたエミッタを有
するNPNトランジスタから構成される。
段11によって構成される、低出力インピーダンスドライ
バ段のベースに結合されている。エミッタホロワ段11
は、電源供給ライン12へ結合されたコレクタ、及び電流
源13を介して接地基準端子14に結合されたエミッタを有
するNPNトランジスタから構成される。
エミッタホロワ段11を構成するNPNトランジスタのエ
ミッタは、PNPトランジスタ21及び22からなるPNPダーリ
ントン段20に結合されている。２つのPNPトランジスタ2
1及び22のエミッタは電源供給ライン12に結合されてい
る。PNPトランジスタ21のエミッタは抵抗23を介して電
源供給ライン12に結合されている。抵抗23はPNPトラン
ジスタ21を導通する電流を決定し、かつPNPトランジス
タ22のベースへ流れる電流をも決定する。PNPトランジ
スタ21のコレクタは接地基準端子14に結合されている。
ミッタは、PNPトランジスタ21及び22からなるPNPダーリ
ントン段20に結合されている。２つのPNPトランジスタ2
1及び22のエミッタは電源供給ライン12に結合されてい
る。PNPトランジスタ21のエミッタは抵抗23を介して電
源供給ライン12に結合されている。抵抗23はPNPトラン
ジスタ21を導通する電流を決定し、かつPNPトランジス
タ22のベースへ流れる電流をも決定する。PNPトランジ
スタ21のコレクタは接地基準端子14に結合されている。
PNPダーリントン段20への入力は、PNPトランジスタ21
のベースに結合されており、一方その出力は、PNPトラ
ンジスタ22のコレクタから取られており、その出力は電
流源NPNトランジスタ30のベースを駆動するように結合
されている。
のベースに結合されており、一方その出力は、PNPトラ
ンジスタ22のコレクタから取られており、その出力は電
流源NPNトランジスタ30のベースを駆動するように結合
されている。
電流源NPNトランジスタ30のコレクタは、電流供給ラ
イン12に結合されており、一方そのエミッタは１つの出
力端子80へ結合されており、出力端子80には動作状態で
は、ラウドスピーカのような負荷が接続される。
イン12に結合されており、一方そのエミッタは１つの出
力端子80へ結合されており、出力端子80には動作状態で
は、ラウドスピーカのような負荷が接続される。
PNPトランジスタ21,22及び電流源NPNトランジスタ30
は、抵抗23とともに出力端子80へ電流を供給するための
電流発生源段を構成している。エミッタホロワ段11を構
成するNPNトランジスタのエミッタはまたカスコード接
続PNPトランジスタ50のエミッタに結合されている。カ
スコード接続PNPトランジスタ50のベースはバイアス電
圧源としてのバイアス手段40に結合されている。
は、抵抗23とともに出力端子80へ電流を供給するための
電流発生源段を構成している。エミッタホロワ段11を構
成するNPNトランジスタのエミッタはまたカスコード接
続PNPトランジスタ50のエミッタに結合されている。カ
スコード接続PNPトランジスタ50のベースはバイアス電
圧源としてのバイアス手段40に結合されている。
バイアス電圧源40は、３つのPNPトランジスタ41,42,4
3、１つの抵抗44及び１つの電流源45から構成される。
3、１つの抵抗44及び１つの電流源45から構成される。
PNPトランジスタ43のエミッタは、電源供給ライン12
に結合されている。PNPトランジスタ41のベースは、PNP
トランジスタ43のコレクタに結合され、かつ電流源45を
介して接地基準端子14に結合されている。またPNPトラ
ンジスタ41のコレクタも接続基準端子14に結合されてい
る。PNPトランジスタ41のエミッタはPNPトランジスタ42
のベース及びコレクタに結合されている。PNPトランジ
スタ42のエミッタは、PNPトランジスタ43のベースに結
合され、かつ抵抗44を介して電源供給ライン12に結合さ
れている。抵抗44はPNPトランジスタ41及び42を導通す
る電流を設定する。電流源45はPNPトランジスタ43に電
流を供給している。バイアス電圧源40の出力はPNPトラ
ンジスタ41のベースにおいて取られており、かつカスコ
ード接続PNPトランジスタ50のベースに結合されてい
る。このバイアス電圧源40は、電源供給ライン12から３
倍のベース−エミッタ接合電圧に相当する電圧を供給す
る。
に結合されている。PNPトランジスタ41のベースは、PNP
トランジスタ43のコレクタに結合され、かつ電流源45を
介して接地基準端子14に結合されている。またPNPトラ
ンジスタ41のコレクタも接続基準端子14に結合されてい
る。PNPトランジスタ41のエミッタはPNPトランジスタ42
のベース及びコレクタに結合されている。PNPトランジ
スタ42のエミッタは、PNPトランジスタ43のベースに結
合され、かつ抵抗44を介して電源供給ライン12に結合さ
れている。抵抗44はPNPトランジスタ41及び42を導通す
る電流を設定する。電流源45はPNPトランジスタ43に電
流を供給している。バイアス電圧源40の出力はPNPトラ
ンジスタ41のベースにおいて取られており、かつカスコ
ード接続PNPトランジスタ50のベースに結合されてい
る。このバイアス電圧源40は、電源供給ライン12から３
倍のベース−エミッタ接合電圧に相当する電圧を供給す
る。
カスコード接続PNPトランジスタ50のコレクタは、１
つの抵抗62と２つのカレントミラー接続NPNトランジス
タ60及び61からなる電流利得段に結合されている。電流
利得段は２つのカレントミラー接続NPNトランジスタ60
及び61のエミッタ領域の比に１を加えた値に等しい利得
係数を有する。カレントミラー接続NPNトランジスタ60
及び61のエミッタは互いに共通に結合されかつ抵抗62を
介して接続基準端子14に結合されている。抵抗62はカス
コード接続PNPトランジスタ50、カレントミラー接続NPN
トランジスタ60及び61を導通する電流を設定する。カレ
ントミラー接続NPNトランジスタ60及び61のベースは共
通に接続されて、カスコード接続PNPトランジスタ50の
コレクタ及びカレントミラー接続NPNトランジスタ61の
コレクタに結合されている。カレントミラー接続NPNト
ランジスタ60のコレクタは電源供給ライン12に結合され
ている。もしも高利得が必要とされる場合には、カレン
トミラー接続NPNトランジスタ61は、抵抗でNPNベータ
（β）利得を形成するために第２図ａもしくは第２図ｂ
において図示されるように結合された抵抗63によって置
換することが有効である。
つの抵抗62と２つのカレントミラー接続NPNトランジス
タ60及び61からなる電流利得段に結合されている。電流
利得段は２つのカレントミラー接続NPNトランジスタ60
及び61のエミッタ領域の比に１を加えた値に等しい利得
係数を有する。カレントミラー接続NPNトランジスタ60
及び61のエミッタは互いに共通に結合されかつ抵抗62を
介して接続基準端子14に結合されている。抵抗62はカス
コード接続PNPトランジスタ50、カレントミラー接続NPN
トランジスタ60及び61を導通する電流を設定する。カレ
ントミラー接続NPNトランジスタ60及び61のベースは共
通に接続されて、カスコード接続PNPトランジスタ50の
コレクタ及びカレントミラー接続NPNトランジスタ61の
コレクタに結合されている。カレントミラー接続NPNト
ランジスタ60のコレクタは電源供給ライン12に結合され
ている。もしも高利得が必要とされる場合には、カレン
トミラー接続NPNトランジスタ61は、抵抗でNPNベータ
（β）利得を形成するために第２図ａもしくは第２図ｂ
において図示されるように結合された抵抗63によって置
換することが有効である。
カスコード接続PNPトランジスタ50は、実際上そのエ
ミッタをPNPダーリントン段20を構成するPNPトランジス
タ21のベースに結合し、かつそのベースをバイアス電圧
源40の出力に結合しているため、PNPダーリントン段20
に対してバイアス電圧を供給するように動作する。この
ことは、バイアス電圧源40が供給する３倍のベースエミ
ッタ接合電圧に相当する電圧はカスコード接続PNPトラ
ンジスタ50、PNPトランジスタ21及び22の３つのベース
−エミッタ接合電圧に整合しているということを意味し
ている。一度カスコード接続PNPトランジスタ50のコレ
クタ電流が後続する電流利得段によって供給されると、
PNPトランジスタ22の電流が決定され、しかもその値は
電流源45の関数となる。
ミッタをPNPダーリントン段20を構成するPNPトランジス
タ21のベースに結合し、かつそのベースをバイアス電圧
源40の出力に結合しているため、PNPダーリントン段20
に対してバイアス電圧を供給するように動作する。この
ことは、バイアス電圧源40が供給する３倍のベースエミ
ッタ接合電圧に相当する電圧はカスコード接続PNPトラ
ンジスタ50、PNPトランジスタ21及び22の３つのベース
−エミッタ接合電圧に整合しているということを意味し
ている。一度カスコード接続PNPトランジスタ50のコレ
クタ電流が後続する電流利得段によって供給されると、
PNPトランジスタ22の電流が決定され、しかもその値は
電流源45の関数となる。
電流利得段を構成するカレントミラー接続NPNトラン
ジスタ60及び61のエミッタは、入力信号の適当な半サイ
クルの期間中に出力端子80から電流を吸収する電流吸収
段70を駆動するために、電流吸収段70に対して結合され
ている。
ジスタ60及び61のエミッタは、入力信号の適当な半サイ
クルの期間中に出力端子80から電流を吸収する電流吸収
段70を駆動するために、電流吸収段70に対して結合され
ている。
電流吸収段70は、４つのNPNトランジスタ71,72,73及
び74と２つの抵抗75及び76から構成されている。電流利
得段を構成するカレントミラー接続NPNトランジスタ60
及び61のエミッタは、NPNトランジスタ72のベース及び
抵抗75を介してNPNトランジスタ71のベースに結合され
ている。NPNトランジスタ71及び72のエミッタは接地基
準端子14に結合されている。次にNPNトランジスタ71の
コレクタは、PNPダーリントン段20を構成するPNPトラン
ジスタ22のコレクタに、ダイオード接続されたNPNトラ
ンジスタ74を介して結合されており、一方NPNトランジ
スタ72のコレクタは出力端子80に結合されている。
び74と２つの抵抗75及び76から構成されている。電流利
得段を構成するカレントミラー接続NPNトランジスタ60
及び61のエミッタは、NPNトランジスタ72のベース及び
抵抗75を介してNPNトランジスタ71のベースに結合され
ている。NPNトランジスタ71及び72のエミッタは接地基
準端子14に結合されている。次にNPNトランジスタ71の
コレクタは、PNPダーリントン段20を構成するPNPトラン
ジスタ22のコレクタに、ダイオード接続されたNPNトラ
ンジスタ74を介して結合されており、一方NPNトランジ
スタ72のコレクタは出力端子80に結合されている。
従って、回路の良好なバイアスを保証するために活性
なループが形成されている。PNPトランジスタ22のコレ
クタから供給される電流はNPNトランジスタ71のコレク
タ電流を設定する。そして、NPNトランジスタ71と72の
ベース間を結合することによってNPNトランジスタ72の
コレクタ電流が設定され、これによって次に電流源NPN
トランジスタ30を流れる電流が設定される。NPNトラン
ジスタ72の零入力コレクタ電流の振幅は、NPNトランジ
スタ71と72のエミッタ領域の比に依存している。
なループが形成されている。PNPトランジスタ22のコレ
クタから供給される電流はNPNトランジスタ71のコレク
タ電流を設定する。そして、NPNトランジスタ71と72の
ベース間を結合することによってNPNトランジスタ72の
コレクタ電流が設定され、これによって次に電流源NPN
トランジスタ30を流れる電流が設定される。NPNトラン
ジスタ72の零入力コレクタ電流の振幅は、NPNトランジ
スタ71と72のエミッタ領域の比に依存している。
NPNトランジスタ73は、NPNトランジスタ71と72のコレ
クタ間に接続されたダイオードとして実装されている
が、中間の吸収電流においてNPNトランジスタ71の飽和
を防止するために使用されている。高い吸収電流におい
ては、抵抗75はNPNトランジスタ71のコレクタ電流を制
限し、出力端子80における電圧をNPNトランジスタ72の
飽和電圧の値に到達するように設定する。ダイオード接
続されたNPNトランジスタ74及びNPNトランジスタ71及び
72のコレクタ間に結合された抵抗76はクロスオーバ経路
を平滑化するために使用されている。
クタ間に接続されたダイオードとして実装されている
が、中間の吸収電流においてNPNトランジスタ71の飽和
を防止するために使用されている。高い吸収電流におい
ては、抵抗75はNPNトランジスタ71のコレクタ電流を制
限し、出力端子80における電圧をNPNトランジスタ72の
飽和電圧の値に到達するように設定する。ダイオード接
続されたNPNトランジスタ74及びNPNトランジスタ71及び
72のコレクタ間に結合された抵抗76はクロスオーバ経路
を平滑化するために使用されている。
入力端子10と出力端子80との間に結合されたミラーキ
ャパシタンス81は増幅器周波数位相シフトを補償するた
めに使用される。
ャパシタンス81は増幅器周波数位相シフトを補償するた
めに使用される。
動作状態においては、前置増幅器からのオーディオ信
号のような発振している入力信号が増幅器の入力端子10
に印加される。
号のような発振している入力信号が増幅器の入力端子10
に印加される。
電流がエミッタホロワ段11を構成するNPNトランジス
タのベースに供給される入力信号の半サイクルの期間中
に、エミッタホロワ段11は、カスコード接続PNPトラン
ジスタ50を通して電流利得段を構成するカレントミラー
接続NPNトランジスタ60に流入する、ダイナミックなエ
ミッタ出力電流を供給する。この電流利得段は今度は出
力端子80からの電流を吸収する電流吸収段70を駆動す
る。
タのベースに供給される入力信号の半サイクルの期間中
に、エミッタホロワ段11は、カスコード接続PNPトラン
ジスタ50を通して電流利得段を構成するカレントミラー
接続NPNトランジスタ60に流入する、ダイナミックなエ
ミッタ出力電流を供給する。この電流利得段は今度は出
力端子80からの電流を吸収する電流吸収段70を駆動す
る。
入力信号の反対の半サイクルにおいては、電流はエミ
ッタホロワ段11を構成するNPNトランジスタのベースか
ら流れ出し、PNPダーリントン段20から電流を吸収し、P
NPトランジスタ21及び22を通して電流源NPNトランジス
タ30のベースに電流が供給される。電流源NPNトランジ
スタ30は次に出力端子80に電流を発生させる。
ッタホロワ段11を構成するNPNトランジスタのベースか
ら流れ出し、PNPダーリントン段20から電流を吸収し、P
NPトランジスタ21及び22を通して電流源NPNトランジス
タ30のベースに電流が供給される。電流源NPNトランジ
スタ30は次に出力端子80に電流を発生させる。
各々出力端子80に対して発生させ、出力端子80から吸
収される電流ΔI1,ΔI2とエミッタホロワ段11の電流Δ
Ｉとの関係は以下の通りである。即ち、 ΔI1＝ΔＩ・β2 P・βＮ ΔI2＝ΔＩ・Ｎ・βＮ ここでは、βＰ及びβＮは回路のPNPトランジスタ及
びNPNトランジスタの各々の電流利得であり、Ｎは電流
利得段の利得係数である。
収される電流ΔI1,ΔI2とエミッタホロワ段11の電流Δ
Ｉとの関係は以下の通りである。即ち、 ΔI1＝ΔＩ・β2 P・βＮ ΔI2＝ΔＩ・Ｎ・βＮ ここでは、βＰ及びβＮは回路のPNPトランジスタ及
びNPNトランジスタの各々の電流利得であり、Ｎは電流
利得段の利得係数である。
PNPトランジスタの電流利得βＰの値に依存して、利
得係数Ｎは伝達関数特性の一様性を得るために選択可能
である。
得係数Ｎは伝達関数特性の一様性を得るために選択可能
である。
本発明のプッシュプル出力段を含む増幅器回路は前述
の通り先行技術の回路に対して数多くの利点を具備して
いる。即ち、本発明のプッシュプル出力段を含む増幅器
回路は高い電流容量性能を具えているが、低出力インピ
ーダンスドライバ段を与えるエミッタホロワ段によって
駆動されているため、従来技術による回路に比べて本質
的により安定である。
の通り先行技術の回路に対して数多くの利点を具備して
いる。即ち、本発明のプッシュプル出力段を含む増幅器
回路は高い電流容量性能を具えているが、低出力インピ
ーダンスドライバ段を与えるエミッタホロワ段によって
駆動されているため、従来技術による回路に比べて本質
的により安定である。
カスコード段50によって回路をバイアスすることは極
めて簡単でありかつ安定である。
めて簡単でありかつ安定である。
本発明は実施例によって記述されているが本発明の展
望の範囲から逸脱することなしに変更は当然可能であ
る。例えば、任意の適切なる低出力インピーダンスドラ
イバ段をエミッタホロワ段11の代わりに用いても何ら差
しつかえない。
望の範囲から逸脱することなしに変更は当然可能であ
る。例えば、任意の適切なる低出力インピーダンスドラ
イバ段をエミッタホロワ段11の代わりに用いても何ら差
しつかえない。
第１図は本発明の一実施例としてのプッシュプル出力段
を含む増幅器回路の模式的構成図である。 第２図ａ及び第２図ｂは第１図のプッシュプル出力段を
含む増幅器回路の電流利得段の別の実施例としての模式
的回路構成図である。 10……入力端子 11……エミッタホロワ段（NPNトランジスタ） 12……電源供給ライン 13,45……電流源 14……接地基準端子 20……PNPダーリントン段（電流発生源段） 21,22,41,42,43……PNPトランジスタ 23,44,62,63,75,76……抵抗 30……電流源NPNトランジスタ 40……バイアス手段（バイアス電圧源） 50……カスコード接続PNPトランジスタ（カスコード
段） 60,61……カレントミラー（カレントミラー接続NPNトラ
ンジスタ） 70……電流吸収段 71,72,73,74……NPNトランジスタ 80……出力端子 81……ミラーキャパシタンス
を含む増幅器回路の模式的構成図である。 第２図ａ及び第２図ｂは第１図のプッシュプル出力段を
含む増幅器回路の電流利得段の別の実施例としての模式
的回路構成図である。 10……入力端子 11……エミッタホロワ段（NPNトランジスタ） 12……電源供給ライン 13,45……電流源 14……接地基準端子 20……PNPダーリントン段（電流発生源段） 21,22,41,42,43……PNPトランジスタ 23,44,62,63,75,76……抵抗 30……電流源NPNトランジスタ 40……バイアス手段（バイアス電圧源） 50……カスコード接続PNPトランジスタ（カスコード
段） 60,61……カレントミラー（カレントミラー接続NPNトラ
ンジスタ） 70……電流吸収段 71,72,73,74……NPNトランジスタ 80……出力端子 81……ミラーキャパシタンス
Claims (8)
- 【請求項１】入力端子（10）と、 負荷へ結合する出力端子（80）と、 前記入力端子（10）へ結合され、前記出力端子（80）へ
電流を供給する電流発生源段（20）と、 前記電流発生源段（20）のPNPトランジスタ（22）によ
って駆動され、前記出力端子（80）から電流を吸収する
電流吸収段（70）と、 前記入力端子（10）に結合され、前記電流吸収段（70）
を駆動し、前記電流吸収段（70）及び前記電流発生源段
（20）をともにバイアスするカスコード段（50）と、 前記入力端子（10）と前記カスコード段（50）との間に
結合され、前記カスコード段（50）をバイアスする電圧
バイアス手段（40）とから構成されるプッシュプル出力
段を含む増幅器回路。 - 【請求項２】前記電流発生源段（20）はPNPダーリント
ン段（20）を含むことを特徴とする請求項１記載のプッ
シュプル出力段を含む増幅器回路。 - 【請求項３】前記カスコード段（50）は低出力インピー
ダンスドライバ段によって駆動されることを特徴とする
請求項１記載のプッシュプル出力段を含む増幅器回路。 - 【請求項４】前記低出力インピーダンスドライバ段はエ
ミッタホロワ段（11）であることを特徴とする請求項３
記載のプッシュプル出力段を含む増幅器回路。 - 【請求項５】前記電流吸収段（70）は電流利得段を含む
ことを特徴とする請求項１記載のプッシュプル出力段を
含む増幅器回路。 - 【請求項６】前記電流利得段はカレントミラー（60,6
1）からなることを特徴とする請求項５記載のプッシュ
プル出力段を含む増幅器回路。 - 【請求項７】前記電流利得段はベータ（β）利得結合ト
ランジスタを含むことを特徴とする請求項５記載のプッ
シュプル出力段を含む増幅器回路。 - 【請求項８】前記入力端子（10）と前記出力端子（80）
との間に結合されたミラーキャパシタンス（81）を含む
ことを特徴とする請求項５記載のプッシュプル出力段を
含む増幅器回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8828917.8 | 1988-12-10 | ||
| GB8828917A GB2227137B (en) | 1988-12-10 | 1988-12-10 | Amplifier output stage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237205A JPH02237205A (ja) | 1990-09-19 |
| JP2816584B2 true JP2816584B2 (ja) | 1998-10-27 |
Family
ID=10648327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1318715A Expired - Lifetime JP2816584B2 (ja) | 1988-12-10 | 1989-12-06 | プッシュプル出力段を含む増幅器回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5021746A (ja) |
| EP (1) | EP0373853B1 (ja) |
| JP (1) | JP2816584B2 (ja) |
| KR (1) | KR930007291B1 (ja) |
| DE (1) | DE68927951T2 (ja) |
| GB (1) | GB2227137B (ja) |
| HK (1) | HK106995A (ja) |
| SG (1) | SG30646G (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500625A (en) * | 1994-12-01 | 1996-03-19 | Texas Instruments Incorporated | Controlled current output stage amplifier circuit and method |
| US5764105A (en) * | 1996-11-22 | 1998-06-09 | Burr-Brown Corporation | Push-pull output circuit method |
| US6292057B1 (en) * | 1998-12-18 | 2001-09-18 | Texas Instruments Incorporated | Output stage of an operational amplifier and method having a latchup-free sourcing current booster for driving low impedance loads |
| US6417733B1 (en) * | 1999-07-06 | 2002-07-09 | Texas Instruments Incorporated | High output voltage swing class AB operational amplifier output stage |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1274672A (en) * | 1968-09-27 | 1972-05-17 | Rca Corp | Operational amplifier |
| BE756600A (fr) * | 1969-09-26 | 1971-03-24 | Philips Nv | Amplificateur de courant |
| US3660773A (en) * | 1970-02-05 | 1972-05-02 | Motorola Inc | Integrated circuit amplifier having an improved gain-versus-frequency characteristic |
| CA965159A (en) * | 1970-06-30 | 1975-03-25 | Bendix Corporation (The) | Half-bridge audio amplifier |
| JPS567322B2 (ja) * | 1972-03-21 | 1981-02-17 | ||
| JPS4991567A (ja) * | 1972-12-30 | 1974-09-02 | ||
| US4025871A (en) * | 1974-01-22 | 1977-05-24 | General Electric Company | Audio amplifier for integrated circuit fabrication having controlled idling current |
| US3979689A (en) * | 1975-01-29 | 1976-09-07 | Rca Corporation | Differential amplifier circuit |
| JPS5272451U (ja) * | 1975-11-27 | 1977-05-30 | ||
| JPS52136526U (ja) * | 1976-04-09 | 1977-10-17 | ||
| JPS55143809A (en) * | 1979-04-25 | 1980-11-10 | Hitachi Ltd | Push-pull circuit |
| JP2636829B2 (ja) * | 1981-12-17 | 1997-07-30 | 富士通株式会社 | 差動回路 |
| JPS598415A (ja) * | 1982-07-06 | 1984-01-17 | Toshiba Corp | 増幅回路 |
| NL8204003A (nl) * | 1982-10-18 | 1984-05-16 | Philips Nv | Schakelversterker. |
| JPS60160707A (ja) * | 1984-01-31 | 1985-08-22 | Matsushita Electric Ind Co Ltd | プッシュプル型出力回路 |
-
1988
- 1988-12-10 SG SG1995907168A patent/SG30646G/en unknown
- 1988-12-10 GB GB8828917A patent/GB2227137B/en not_active Expired - Fee Related
-
1989
- 1989-12-06 JP JP1318715A patent/JP2816584B2/ja not_active Expired - Lifetime
- 1989-12-07 KR KR1019890018068A patent/KR930007291B1/ko not_active IP Right Cessation
- 1989-12-07 US US07/447,353 patent/US5021746A/en not_active Expired - Fee Related
- 1989-12-11 DE DE68927951T patent/DE68927951T2/de not_active Expired - Fee Related
- 1989-12-11 EP EP89312899A patent/EP0373853B1/en not_active Expired - Lifetime
-
1995
- 1995-06-29 HK HK106995A patent/HK106995A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| SG30646G (en) | 1995-09-01 |
| DE68927951D1 (de) | 1997-05-15 |
| US5021746A (en) | 1991-06-04 |
| DE68927951T2 (de) | 1997-10-16 |
| EP0373853A2 (en) | 1990-06-20 |
| EP0373853A3 (en) | 1991-01-09 |
| EP0373853B1 (en) | 1997-04-09 |
| KR930007291B1 (ko) | 1993-08-04 |
| JPH02237205A (ja) | 1990-09-19 |
| GB2227137B (en) | 1993-02-10 |
| GB2227137A (en) | 1990-07-18 |
| HK106995A (en) | 1995-07-07 |
| GB8828917D0 (en) | 1989-01-18 |
| KR900011130A (ko) | 1990-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475343A (en) | Class AB complementary output stage | |
| US5568092A (en) | Attenuated feedback type differential amplifier | |
| US4484147A (en) | Bootstrapped shunt feedback amplifier | |
| EP0586251B1 (en) | Power amplifier having high output voltage swing and high output drive current | |
| US4723111A (en) | Amplifier arrangement | |
| JPH0580163B2 (ja) | ||
| JPS6212692B2 (ja) | ||
| JP2816584B2 (ja) | プッシュプル出力段を含む増幅器回路 | |
| US5376897A (en) | Differential amplifier circuit providing high gain output at low power supply voltage | |
| JPS6038043B2 (ja) | スイツチ回路 | |
| JP2522587B2 (ja) | 基準電圧源回路 | |
| JPH0580162B2 (ja) | ||
| US5889433A (en) | Amplifier having a high current efficiency | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JPH0752815B2 (ja) | プツシユプル増幅器 | |
| JPH03108756A (ja) | 複合ｐｎｐトランジスタ | |
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| US7078973B2 (en) | Bipolar rail-to-rail output stage | |
| JP3338334B2 (ja) | 増幅回路 | |
| JPH0540577Y2 (ja) | ||
| JP3733188B2 (ja) | パワーアンプ | |
| EP0645883A2 (en) | Wideband amplifier circuit | |
| JPS6119549Y2 (ja) | ||
| JPS6040017Y2 (ja) | 電力増幅回路 | |
| JPS6123687B2 (ja) |