JPS6033763A - 速度選択通信方式 - Google Patents
速度選択通信方式Info
- Publication number
- JPS6033763A JPS6033763A JP58143408A JP14340883A JPS6033763A JP S6033763 A JPS6033763 A JP S6033763A JP 58143408 A JP58143408 A JP 58143408A JP 14340883 A JP14340883 A JP 14340883A JP S6033763 A JPS6033763 A JP S6033763A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- time slot
- line
- information
- subscriber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
- H04L12/52—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
- H04L12/525—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques involving a stored program control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、速度選択通信方式に関し、詳しくは、異速度
データ端末を時分割多重化装置もしくは時分割交換局に
混在収容して、データ通信を行うデータ通信方式におい
て、データ端末が、交換局側に速度選択要求を行った時
に、交換局側で、自動的に時分割多重回線上で要求され
た速度帯域に見合う空きタイムスロットを自動選択して
、要求通信速度でのデータ通信を可能ならしめる方式に
関するものである。
データ端末を時分割多重化装置もしくは時分割交換局に
混在収容して、データ通信を行うデータ通信方式におい
て、データ端末が、交換局側に速度選択要求を行った時
に、交換局側で、自動的に時分割多重回線上で要求され
た速度帯域に見合う空きタイムスロットを自動選択して
、要求通信速度でのデータ通信を可能ならしめる方式に
関するものである。
従来、多重化装置間、もしくは局間の多重化伝送路や加
入者線においては、データ端末の速度種別の割当ては、
固定的に決めらねていた。このため、トラヒック需要の
みならず、端末速度の分布が、時間的、地理的に変動す
る場合に対しては、網側では、このトラヒック変動に対
して融通的に対処できないという欠点があった。従来は
、種々の速度をもつ端末は、第1図に示すように、各速
度により固定的に定められた多重化チャネル位置に収容
されていた。第1図においては、端末101から送出さ
れるデータおよび制御線の情報に対して、宅内回線終端
装置102でエンベロープ(通常は、データ6ビットも
しくは8ビットに対して、同期用のFビット、状態表示
用のSビットを付加したもの)に組立てると同時に、加
入者線信号レベルに合ったバイポーラ信号に変換して、
加入者線103へ送出する。また、宅内回線終端装置1
02は、加入者線103よりのデータを前記とは逆変換
して端末101へ送ることも行う。
入者線においては、データ端末の速度種別の割当ては、
固定的に決めらねていた。このため、トラヒック需要の
みならず、端末速度の分布が、時間的、地理的に変動す
る場合に対しては、網側では、このトラヒック変動に対
して融通的に対処できないという欠点があった。従来は
、種々の速度をもつ端末は、第1図に示すように、各速
度により固定的に定められた多重化チャネル位置に収容
されていた。第1図においては、端末101から送出さ
れるデータおよび制御線の情報に対して、宅内回線終端
装置102でエンベロープ(通常は、データ6ビットも
しくは8ビットに対して、同期用のFビット、状態表示
用のSビットを付加したもの)に組立てると同時に、加
入者線信号レベルに合ったバイポーラ信号に変換して、
加入者線103へ送出する。また、宅内回線終端装置1
02は、加入者線103よりのデータを前記とは逆変換
して端末101へ送ることも行う。
加入者線103上のバイポーラ信号は、局内回線終端装
置104によりユニポーラ信号に変換され、そのユニポ
ーラ信号は多重化装置105で多重化される。多重化装
置105の出力は、多重化回線106を用いて、交換局
108に接続される局内回線終端装置107に接続して
いる。宅内回線終端装置102および局内回線終端装置
104は、収容する端末の速度種別毎に異なった種類の
装置を設置し、加入者側で異速度の入出力機器を複数個
持つ場合には、その種類に対応して、各装置102.1
04を網側で、各速度別対応に設置する必要があった。
置104によりユニポーラ信号に変換され、そのユニポ
ーラ信号は多重化装置105で多重化される。多重化装
置105の出力は、多重化回線106を用いて、交換局
108に接続される局内回線終端装置107に接続して
いる。宅内回線終端装置102および局内回線終端装置
104は、収容する端末の速度種別毎に異なった種類の
装置を設置し、加入者側で異速度の入出力機器を複数個
持つ場合には、その種類に対応して、各装置102.1
04を網側で、各速度別対応に設置する必要があった。
第2図は、従来の交換局側での時分割スイッチによる交
換原理を示した図である。入ハイウエイ201上で、タ
イムスリットt1、tjで運ばれる情報Di、Djの書
込み動作は、入りハイウエイ201のクロック位相に同
期して動作するタイムスロットカウンタ203の指定す
るアドレスがセレクタ204により選択され、これを用
いて、データバッファメモリ205の該アドレスをアク
セスすることにより行われる。一方、読出し動作につい
ては、出ハイウェイ206のクロック位相に同期して動
作するタイムスロットカウンタ207でアクセスされる
保持メモリ202が、セレクタ204により選択されて
、保持メモリ202の指定するデータ・バッファ・メモ
リ205上のアドレスから出ハイウェイ206への該デ
ータの読出しが行われる。これら一連の書込み・読出し
動作により交換動作が実現できる。第2図の方式におい
ては、タイムスロットカウンタ203の歩進するアドレ
スまたは、保持メモリ202のアドレスは、入ハイウエ
イ201上に多重化される加入者端末の収容位置と一対
一に対応しており、各加入者の端末のデータ伝送速度が
基本呼(低速ベアラレート)の2倍、4倍、20倍と、
高速端末になるに従って、上記保持メモリ202上のア
ドレスとしては、固定的に、2倍、4倍、20倍のアド
レス領域が硫保されており、端末速度の変更に対処し得
る方法がとられていなかった。今後、各加入者端末から
の速度の変更がしばしば行われる場合を考えると、従来
の交換方式では対処し切れないという問題が生じていた
。
換原理を示した図である。入ハイウエイ201上で、タ
イムスリットt1、tjで運ばれる情報Di、Djの書
込み動作は、入りハイウエイ201のクロック位相に同
期して動作するタイムスロットカウンタ203の指定す
るアドレスがセレクタ204により選択され、これを用
いて、データバッファメモリ205の該アドレスをアク
セスすることにより行われる。一方、読出し動作につい
ては、出ハイウェイ206のクロック位相に同期して動
作するタイムスロットカウンタ207でアクセスされる
保持メモリ202が、セレクタ204により選択されて
、保持メモリ202の指定するデータ・バッファ・メモ
リ205上のアドレスから出ハイウェイ206への該デ
ータの読出しが行われる。これら一連の書込み・読出し
動作により交換動作が実現できる。第2図の方式におい
ては、タイムスロットカウンタ203の歩進するアドレ
スまたは、保持メモリ202のアドレスは、入ハイウエ
イ201上に多重化される加入者端末の収容位置と一対
一に対応しており、各加入者の端末のデータ伝送速度が
基本呼(低速ベアラレート)の2倍、4倍、20倍と、
高速端末になるに従って、上記保持メモリ202上のア
ドレスとしては、固定的に、2倍、4倍、20倍のアド
レス領域が硫保されており、端末速度の変更に対処し得
る方法がとられていなかった。今後、各加入者端末から
の速度の変更がしばしば行われる場合を考えると、従来
の交換方式では対処し切れないという問題が生じていた
。
本発明の目的は、このような従来の問題に対処するため
、加入者端末からの速度選択要求に対して、速やかに要
求速度帯域に見合う空きタイムスロットを自動的に選択
して、速度選択通信を行い、融通性のある通信形態を実
現することができる速度選択通信方式を提供することに
ある。
、加入者端末からの速度選択要求に対して、速やかに要
求速度帯域に見合う空きタイムスロットを自動的に選択
して、速度選択通信を行い、融通性のある通信形態を実
現することができる速度選択通信方式を提供することに
ある。
本発明の速度選択通信方式は、複数の速度種別を有する
データ端末からのデータをフレームに組立てて時分割多
重伝送する方式において、発呼加入者による複数種類の
速度選択の指定情報を交換局側で検出し、時分割多重回
線上で上記指定情報の速度に対応した空きチャネルを選
択して、要求速度に応じた通信を行うことに特徴がある
。
データ端末からのデータをフレームに組立てて時分割多
重伝送する方式において、発呼加入者による複数種類の
速度選択の指定情報を交換局側で検出し、時分割多重回
線上で上記指定情報の速度に対応した空きチャネルを選
択して、要求速度に応じた通信を行うことに特徴がある
。
第3図は、本発明の実施例を示す速度選択アルゴリズム
のフローチートであり、第4図は本発明の実施例を示す
速度選択制御部のブロック図である。
のフローチートであり、第4図は本発明の実施例を示す
速度選択制御部のブロック図である。
加入者端末から速度種別要求が発生したとき、交換局あ
るいは集線局では、各速度種別要求に空きチャネルを自
動選択するため、第3図のフローチャートにしたがって
動作する。
るいは集線局では、各速度種別要求に空きチャネルを自
動選択するため、第3図のフローチャートにしたがって
動作する。
第3図(a)は動作フローチャート、第3図(b)は第
3図(a)で使用する加入者テーブルである。
3図(a)で使用する加入者テーブルである。
先ず、加入者端末から速度種別要求があると、空きタイ
ムスロットの探索であることを検出して、加入者テーブ
ルの読出しアドレスを0に設定する(ステップ10,1
1.14)。第3図(b)の加入者テーブルのアドレス
0の内容を読出し、要求速度と一致するか否か判明する
(テップ15、16)。
ムスロットの探索であることを検出して、加入者テーブ
ルの読出しアドレスを0に設定する(ステップ10,1
1.14)。第3図(b)の加入者テーブルのアドレス
0の内容を読出し、要求速度と一致するか否か判明する
(テップ15、16)。
なお、デープルの右端のLは低速(3,2Kb/s)、
Mは中速(12,8Kb/s)、Hは高速(64Kb/
s)である。要求速度と一致したときには、加入者テー
ブルから読出した内容の左端から順次シフトして“0”
を探索する(ステップ17、なお、ここで、各タイムス
ロット位置の“1”は使用中、“0”は空きである)。
Mは中速(12,8Kb/s)、Hは高速(64Kb/
s)である。要求速度と一致したときには、加入者テー
ブルから読出した内容の左端から順次シフトして“0”
を探索する(ステップ17、なお、ここで、各タイムス
ロット位置の“1”は使用中、“0”は空きである)。
“0”が探索されると、加入者テーブルのアドレス位置
X=0と、シフト回数yをレジスタに格納する(ステッ
プ18.22)。次に、要求速度が低速のときには、空
きタイムスロット位置(x+24y)を演算し格納した
後、加入者テーブルの該当タイムスロット位置を“1”
にする(ステップ23.24.27)。
X=0と、シフト回数yをレジスタに格納する(ステッ
プ18.22)。次に、要求速度が低速のときには、空
きタイムスロット位置(x+24y)を演算し格納した
後、加入者テーブルの該当タイムスロット位置を“1”
にする(ステップ23.24.27)。
また、要求速度が中途のときには、空きタイムスロット
位置(X+24(y+m)を演算し格納した後、該当タ
イムスロット位置を“1”にする(ステップ23.25
.27、なお、m=0.3.6、9の6値の1つが5進
カウンタで順次選択される)。
位置(X+24(y+m)を演算し格納した後、該当タ
イムスロット位置を“1”にする(ステップ23.25
.27、なお、m=0.3.6、9の6値の1つが5進
カウンタで順次選択される)。
また、要求速度が高速のときには、空きタイムスロット
位置(x+24n)を演算して格納した後、該当タイム
スロット位置を“1”にする(ステップ23.26.2
7、なお、n=0,1,2・・・・・19の6値が20
進カウンタで順次選択される)。
位置(x+24n)を演算して格納した後、該当タイム
スロット位置を“1”にする(ステップ23.26.2
7、なお、n=0,1,2・・・・・19の6値が20
進カウンタで順次選択される)。
該当タイムスロット位置を“1”にしたならば、(C)
を経て再度ステップ11に戻る。
を経て再度ステップ11に戻る。
なお、ステップ16で要求速度と一致しないとき、ある
いはステップ18で“0”が探索さねないとき(つまり
オール“1”のとき)(A)を経てステップ19に進み
、加入者テーブルの読出しアドレスを+1加算し、アド
レス・テーブル読出し番地が23を越えない限り、ステ
ップ15に戻ってテーブルの情報を読出す(ステップ1
9.20.15)。
いはステップ18で“0”が探索さねないとき(つまり
オール“1”のとき)(A)を経てステップ19に進み
、加入者テーブルの読出しアドレスを+1加算し、アド
レス・テーブル読出し番地が23を越えない限り、ステ
ップ15に戻ってテーブルの情報を読出す(ステップ1
9.20.15)。
しかし、読出し番地が23を越えたときには、要求速度
に合う空きタイムスロットがないため、ビジー状態を通
知する(ステップ21)。
に合う空きタイムスロットがないため、ビジー状態を通
知する(ステップ21)。
第4図においては、1,536Mb/sの多重伝送路上
で、64Kb/sチャネルを24チャネル多重化し、各
64Kb/sのチャネル内では、速度種別はホモジニア
ス、即ち、同一速度の端末種別のみを扱うことを想定し
ている。301は、各64Kb/sチャネル内でのタイ
ムスロットの空き塞がり状態を記憶する保持メモリであ
り、64Kb/sチャネルを24多重化する多重伝送路
上のタイムスロットの使用状態を管理する場合は、24
ワード構成となる。保持メモリ301内の各ワードは、
基本ベアラレート(低速ベアラレート)を3.2Kb/
sとすれば、64/5.2=20(ビット)の情報と、
速度種別を示す情邦ビット(速度種別が第3.第4図に
示した例のように3種類(LMH)の場合には2ビット
必要)から構成される。
で、64Kb/sチャネルを24チャネル多重化し、各
64Kb/sのチャネル内では、速度種別はホモジニア
ス、即ち、同一速度の端末種別のみを扱うことを想定し
ている。301は、各64Kb/sチャネル内でのタイ
ムスロットの空き塞がり状態を記憶する保持メモリであ
り、64Kb/sチャネルを24多重化する多重伝送路
上のタイムスロットの使用状態を管理する場合は、24
ワード構成となる。保持メモリ301内の各ワードは、
基本ベアラレート(低速ベアラレート)を3.2Kb/
sとすれば、64/5.2=20(ビット)の情報と、
速度種別を示す情邦ビット(速度種別が第3.第4図に
示した例のように3種類(LMH)の場合には2ビット
必要)から構成される。
すなわち、第4図に示すように、ワード0は“111・
・・01”ワード1は“11011”・・・・が書き込
まれているが、これらの内容は各チャネルの空き塞がり
情報であって、“0”は空き、“1”は使用中である。
・・01”ワード1は“11011”・・・・が書き込
まれているが、これらの内容は各チャネルの空き塞がり
情報であって、“0”は空き、“1”は使用中である。
また、各ワード0〜23に対応して速度種別情報が書き
込まれており、Lは低速呼、Mは中連呼、Hは高速呼で
ある。
込まれており、Lは低速呼、Mは中連呼、Hは高速呼で
ある。
保持メモリ301は、クロック回路302によって動作
する24進カウンタ303の歩進されたアドレス情報に
もとづいてアクセスされ、その出力情報は、レジスタ3
04にラッチされる。なお、カウンタ303のりセット
は、要求速度帯域の空きタイムスロットの探索要求時に
、空きタイムスリット探索要求信号線305をオンにし
た状態で行われ、またカウンタ303の歩進動作は保持
メモリ301の速度種別情報読出し結果が要求速度帯域
と一致しない場合、もしくは同一アドレス内の全チャネ
ル(高連呼の場合は1チャネル、中連呼は5チャネル、
低速呼は20チャネル)が使用中であることを検出した
時点で、可能になるように300のカウント動作指示回
路により調整を行い、また、0検出回路314によって
0検出が行われた時点でカウンタ303の歩進動作が止
まるように調整する。レジスタ304にラッチされたチ
ャネルの空き塞がり情報は、デコーダ308によって識
別される各64Kb/sチャネル毎の速度種別情報と、
加入者端末101からの要求による速度種別情報V10
1をデコーダ307によりデコードした結果とが一致し
た時に、シフトレジスタ310にパラレル入力される。
する24進カウンタ303の歩進されたアドレス情報に
もとづいてアクセスされ、その出力情報は、レジスタ3
04にラッチされる。なお、カウンタ303のりセット
は、要求速度帯域の空きタイムスロットの探索要求時に
、空きタイムスリット探索要求信号線305をオンにし
た状態で行われ、またカウンタ303の歩進動作は保持
メモリ301の速度種別情報読出し結果が要求速度帯域
と一致しない場合、もしくは同一アドレス内の全チャネ
ル(高連呼の場合は1チャネル、中連呼は5チャネル、
低速呼は20チャネル)が使用中であることを検出した
時点で、可能になるように300のカウント動作指示回
路により調整を行い、また、0検出回路314によって
0検出が行われた時点でカウンタ303の歩進動作が止
まるように調整する。レジスタ304にラッチされたチ
ャネルの空き塞がり情報は、デコーダ308によって識
別される各64Kb/sチャネル毎の速度種別情報と、
加入者端末101からの要求による速度種別情報V10
1をデコーダ307によりデコードした結果とが一致し
た時に、シフトレジスタ310にパラレル入力される。
306は、このパラレル入力を可能にするためのパラレ
ル・イネーブル指示用の制御線である。上記シフトレジ
スタ310はシフトクロック309によって1ビットず
つ左シフトすることにより、保持メモリ301内の各ア
ドレス対応のタイムスロットの空き塞がり状態が1ビッ
トずつ“0”検出路314によりチェックされる。“0
”検出が、行なわれた時には、低速呼の場合は5進カウ
ンタ311の情報が、中連呼の場合には20進カウンタ
312の値がレジスタ313にラッチされる(なお、5
進カウンタ311と20進カウンタ312は、シフトレ
ジスタ310のパラレル入力時にリセットされる)。
ル・イネーブル指示用の制御線である。上記シフトレジ
スタ310はシフトクロック309によって1ビットず
つ左シフトすることにより、保持メモリ301内の各ア
ドレス対応のタイムスロットの空き塞がり状態が1ビッ
トずつ“0”検出路314によりチェックされる。“0
”検出が、行なわれた時には、低速呼の場合は5進カウ
ンタ311の情報が、中連呼の場合には20進カウンタ
312の値がレジスタ313にラッチされる(なお、5
進カウンタ311と20進カウンタ312は、シフトレ
ジスタ310のパラレル入力時にリセットされる)。
シフトレジスタ310に入力される左シフト用のクロッ
ク信号線309は、シフトレジスタ310のパラレルイ
ネーブルの制御線306がオンになった状態から動作し
始め、保持メモリ301の速度種別情報によってきまる
時間帯(低連呼の場合は、20チャネル分、中連呼の場
合は5チャネル分、高速呼の場合は1チャネル分)だけ
動作するように、シフト時間指定回路316によって調
整される。なお、フリップフロップ回路315は、空き
タイムスロット選択要求信号線305がオンになった時
点でセットされ、“0”検出が行われた時点でリセット
される。
ク信号線309は、シフトレジスタ310のパラレルイ
ネーブルの制御線306がオンになった状態から動作し
始め、保持メモリ301の速度種別情報によってきまる
時間帯(低連呼の場合は、20チャネル分、中連呼の場
合は5チャネル分、高速呼の場合は1チャネル分)だけ
動作するように、シフト時間指定回路316によって調
整される。なお、フリップフロップ回路315は、空き
タイムスロット選択要求信号線305がオンになった時
点でセットされ、“0”検出が行われた時点でリセット
される。
レジスタ313に格納された情報は、24倍回路317
によって、加算回路318に、303のカウンタ情報と
共に加えられる。この加算結果により得られる情報線3
19が、要求された速度見合の空きタイムスロット番号
に対応している。なお、この空きタイムスロット番号は
、低連呼の場合は1個のみを割りあてるだけで十分であ
るが、中連呼、高連呼の場合には、それぞれ5.20個
を周期的に割り当てる必要がある。この周期的な割り当
てを行うために、速度種別情報■100が与えられた繰
返し回数指定回路320によって319の空きタイムス
ロット番号情報を帰還して、再び加算回路318に加え
る操作を施し、中・高連呼に対しては、上述の周期的割
当てを実現することができる。321は空きタイムスロ
ット探索の結果、見つかったタイムスロット番号対応に
、端末の収容位置に対応するラインナンバもしくは、交
換動作時のタイムスロット変換用の相手タイムスロット
番号を保持するための保持メモリである。
によって、加算回路318に、303のカウンタ情報と
共に加えられる。この加算結果により得られる情報線3
19が、要求された速度見合の空きタイムスロット番号
に対応している。なお、この空きタイムスロット番号は
、低連呼の場合は1個のみを割りあてるだけで十分であ
るが、中連呼、高連呼の場合には、それぞれ5.20個
を周期的に割り当てる必要がある。この周期的な割り当
てを行うために、速度種別情報■100が与えられた繰
返し回数指定回路320によって319の空きタイムス
ロット番号情報を帰還して、再び加算回路318に加え
る操作を施し、中・高連呼に対しては、上述の周期的割
当てを実現することができる。321は空きタイムスロ
ット探索の結果、見つかったタイムスロット番号対応に
、端末の収容位置に対応するラインナンバもしくは、交
換動作時のタイムスロット変換用の相手タイムスロット
番号を保持するための保持メモリである。
319の空きタイムスロット番号情報によってアクセス
される保持メモリ321は、呼処理プログラムにより、
加入者端末のラインナンバもしくは交換先の相手アドレ
スを書込み情報として用い、以後、加入者端末が切断要
求を行うまで、この保持メモリ321に、該情報を保持
する。
される保持メモリ321は、呼処理プログラムにより、
加入者端末のラインナンバもしくは交換先の相手アドレ
スを書込み情報として用い、以後、加入者端末が切断要
求を行うまで、この保持メモリ321に、該情報を保持
する。
一方、保持メモリ301の中で、要求された速度帯域に
見合う空きタイムスロットが探索された場合には、保持
メモリ301内の該タイムスロット位置を“0”→“1
”に書き変える必要がある。
見合う空きタイムスロットが探索された場合には、保持
メモリ301内の該タイムスロット位置を“0”→“1
”に書き変える必要がある。
このために、レジスタ313の情報をデコーダ324に
帰還させて、このデコード情報と、レジスタ304の情
報との排他的論理和をとり、該アドレスに書込み情報と
して格納を行う。また、要求を行った加入者端末が、切
断を行った場合には、呼処理プログラムにより、保持メ
モリ301内の該アドレス内のタイムスロット空き塞が
り情報を“1”→“0”に書き替えを行う。
帰還させて、このデコード情報と、レジスタ304の情
報との排他的論理和をとり、該アドレスに書込み情報と
して格納を行う。また、要求を行った加入者端末が、切
断を行った場合には、呼処理プログラムにより、保持メ
モリ301内の該アドレス内のタイムスロット空き塞が
り情報を“1”→“0”に書き替えを行う。
第5図は、本発明を集線多重化装置に適用した場合の利
用形態の一例図である。切替回路501に収容される加
入者端末は、異なる速度を持つものとし、切替え回路5
01により、切替えられて任意の速度で通信が可能であ
る場合を想定する。
用形態の一例図である。切替回路501に収容される加
入者端末は、異なる速度を持つものとし、切替え回路5
01により、切替えられて任意の速度で通信が可能であ
る場合を想定する。
加入者側からの各種速度別の通信を要求する手段として
は、例えば、従来エンベロープを組立てる時に使われた
Fビットを用いる方法がある。従来のFビットのパター
ンとしては単純な“101010・・・・・”パターン
がオクテット同期のためにのみ用いられていたが、この
Fビットパターンを、第6図に示す如く速度別に複数種
類のパターンを用意することにより速度種別の判別が集
線局側で可能となる。
は、例えば、従来エンベロープを組立てる時に使われた
Fビットを用いる方法がある。従来のFビットのパター
ンとしては単純な“101010・・・・・”パターン
がオクテット同期のためにのみ用いられていたが、この
Fビットパターンを、第6図に示す如く速度別に複数種
類のパターンを用意することにより速度種別の判別が集
線局側で可能となる。
第6図では、低速度要求の場合、“0”を2個、“1”
を3個交互に送出し、中速度要求の場合、3個の“1”
の最後を1つおきに“01”に置き替えて送出し、また
高速度要求の場合、3個の“1”の最後を“01”と“
0”に交互に置き替えて送出している。また、Fビット
を用いずに、各加入者端末毎に個別の制御チャネルを用
意し、この制御チャネルを用いて、要求速度種別を通知
する方法も可能である。集線多重化装置505内の50
2は、第4図で述べた空きタイムスロット探索用リード
ウェアであり、321は502.が要求速度種別情報V
Cに基づいて探索した空きタイムスリット番号対応に加
入者のラインナンバを格納する保持メモリである。デー
タバッファ504は、このラインナンバ保持メモリ32
1によってアクセスされて、加入者端末101からの回
線データを集線多重するためのバッファメモリであり、
読出し出力(回線データLD)は、多重化回線106へ
送出される。なお、呼処理動作を行うために交換局へは
、制御チャネルCHを用いて、各端末毎に割りあてたタ
イムスロット番号を通知する。一方、端末503は、単
独で、速度変更が可変に設定できる端末であって、この
場合でも、上述の動作と同様に、要求速度に応じたタイ
ムスロットの割付けが可能である。
を3個交互に送出し、中速度要求の場合、3個の“1”
の最後を1つおきに“01”に置き替えて送出し、また
高速度要求の場合、3個の“1”の最後を“01”と“
0”に交互に置き替えて送出している。また、Fビット
を用いずに、各加入者端末毎に個別の制御チャネルを用
意し、この制御チャネルを用いて、要求速度種別を通知
する方法も可能である。集線多重化装置505内の50
2は、第4図で述べた空きタイムスロット探索用リード
ウェアであり、321は502.が要求速度種別情報V
Cに基づいて探索した空きタイムスリット番号対応に加
入者のラインナンバを格納する保持メモリである。デー
タバッファ504は、このラインナンバ保持メモリ32
1によってアクセスされて、加入者端末101からの回
線データを集線多重するためのバッファメモリであり、
読出し出力(回線データLD)は、多重化回線106へ
送出される。なお、呼処理動作を行うために交換局へは
、制御チャネルCHを用いて、各端末毎に割りあてたタ
イムスロット番号を通知する。一方、端末503は、単
独で、速度変更が可変に設定できる端末であって、この
場合でも、上述の動作と同様に、要求速度に応じたタイ
ムスロットの割付けが可能である。
第7図は、本発明における空きタイムスロット探索用ハ
ードウェア502を、交換局側へ適用したものである。
ードウェア502を、交換局側へ適用したものである。
第7図において、基本呼(低連呼)の3倍の帯域を必要
とする端末からの空きタイムスロット探索要求(基本呼
の3倍の速度帯域)と、相手端末のアドレスに対応する
情報とが、交換局へ、制御チャネル等を用いることによ
り通知された場合を想定した時の通話路制御方法を示し
ている。
とする端末からの空きタイムスロット探索要求(基本呼
の3倍の速度帯域)と、相手端末のアドレスに対応する
情報とが、交換局へ、制御チャネル等を用いることによ
り通知された場合を想定した時の通話路制御方法を示し
ている。
交換局では、探索用ハードウェア502を用いて自動的
に、必要な速度帯域に見合うだけの空きタイムスロット
を探索して、(ここでは発側端末用にti、ti+α、
ti+2α、着側端末用にtj、tj+αtj+2aの
タイムスロット番号が対応している。)アドレス制御用
保持メモリ202の該当番地に、データバッファメモリ
205の未使用番地(これは呼処理プログラムによる指
定もしくは、探索されたタイムスロットの先頭番地を自
動的に指定することにより決定される。)として、α、
βを書き込む。
に、必要な速度帯域に見合うだけの空きタイムスロット
を探索して、(ここでは発側端末用にti、ti+α、
ti+2α、着側端末用にtj、tj+αtj+2aの
タイムスロット番号が対応している。)アドレス制御用
保持メモリ202の該当番地に、データバッファメモリ
205の未使用番地(これは呼処理プログラムによる指
定もしくは、探索されたタイムスロットの先頭番地を自
動的に指定することにより決定される。)として、α、
βを書き込む。
以上の操作により、保持メモリ202に書込まれた情報
を用いて交換動作を実現することができる。
を用いて交換動作を実現することができる。
なお、第7図において、RQはソフトウェアからの空き
タイムスロット探索要求、PGはソフトウェア処理、T
Cは呼処理プログラムによる交換相手先のタイムスロッ
ト指定情報である。
タイムスロット探索要求、PGはソフトウェア処理、T
Cは呼処理プログラムによる交換相手先のタイムスロッ
ト指定情報である。
第8図は、第7図におけるアドレス制御保持メモリ20
2の動作サイクルを示す図である。
2の動作サイクルを示す図である。
第8図において、Aはデータバッファ・メモリへの書込
番地の読出しサイクル、Bはデータバッファ・メモリか
らの読出し番地の読出しサイクル、Cは空きタイムスロ
ット探索に伴う該当タイムスロットへの交換相手側タイ
ムスロット書込みサイクル、Dはソフトウェア・サイク
ルである。
番地の読出しサイクル、Bはデータバッファ・メモリか
らの読出し番地の読出しサイクル、Cは空きタイムスロ
ット探索に伴う該当タイムスロットへの交換相手側タイ
ムスロット書込みサイクル、Dはソフトウェア・サイク
ルである。
A〜Dのサイクルで制御動作が実行される。
このようにして、加入者端末から任意の時刻に速度変更
の要求が行われた場合に、要求された速度帯域に見合う
だけの空きタイムスロット番号を、自動的に選択するた
めのハードウェアを集線局または交換局に具備すること
ができる。したがって、従来の交換方式では、加入者端
末の収容位置によって速度帯域は一意的に決められてい
たが、上記のハードウェアの具備により速度帯域を可変
にすることができる。
の要求が行われた場合に、要求された速度帯域に見合う
だけの空きタイムスロット番号を、自動的に選択するた
めのハードウェアを集線局または交換局に具備すること
ができる。したがって、従来の交換方式では、加入者端
末の収容位置によって速度帯域は一意的に決められてい
たが、上記のハードウェアの具備により速度帯域を可変
にすることができる。
以上説明したように、本発明によれば、加入者端末から
の速度選択要求に対して、すみやかに要求速度帯域に見
合う空きタイムスロットを自動的に選択して、速度選択
通信を行うので大幅に呼処理能力を高めるとともに、融
通性のある通信形態を実現することができる。
の速度選択要求に対して、すみやかに要求速度帯域に見
合う空きタイムスロットを自動的に選択して、速度選択
通信を行うので大幅に呼処理能力を高めるとともに、融
通性のある通信形態を実現することができる。
第1図は、従来の各種速度の端末収容を行う場合の構成
図、第2図は従来の時分割スイッチの交換原理図、第3
図は本発明の原理を示すアルゴリズムのフローチャート
、第4図は本発明の実施例を示す制御部のブロック図、
第5図は本発明を集線多重化装置に適用した場合の実施
例図、第6図はFビットのパターン例を示す図、第7図
は本発明を交換局側へ適用した場合の実施例図、第8図
は第7図におけるアドレス制御保持メモリの動作サイク
ル図である。 101:端末、102:宅内回線終端装置、103:加
入者線、104:局内回線終端装置(集線局用)、10
5:多重化装置、106:多重化回線、107:局内回
線終端装置(交換局内)、108:交換局、201:入
りハイウェイ、202:保持メモリ、203:タイムス
ロットカウンタ(入りハイウェイのクロック位相に同期
)、204:セレクタ、205:データバッファメモリ
、206:出ハイウェイ、2078タイムスロットカウ
ンタ(出ハイウェイのクロック位相に同期)、300:
カウント動作指示回路、301:保持メモリ、302:
クロック回路、303:24進カウンタ、304:レジ
スタ、306:空きタイムスロット選択要求信号線、3
06:ハラレルイネーブル指示用制御線、307:デコ
ーダ、308:デコーダ、309:シフトクロック、3
10:シフトレジスタ、311:5進カウンタ、312
:20進カウンタ、313:レジスタ、314:“0”
検出回路、315:フリップフロップ、316:シフト
時間指定用回路、317:24倍回路、318:加算回
路、319:割当てタイムスロット番号情報線、320
:繰り返し回数指定回路、321:保持メモリ、322
:レジスタ情報、323:“0”検出信号線、324:
デコーダ、501:切替え回路、502:空きタイムス
ロット探索用ハードウェア、503:速度可変端末、5
04:データバッファ、505:集線多重化装置。
図、第2図は従来の時分割スイッチの交換原理図、第3
図は本発明の原理を示すアルゴリズムのフローチャート
、第4図は本発明の実施例を示す制御部のブロック図、
第5図は本発明を集線多重化装置に適用した場合の実施
例図、第6図はFビットのパターン例を示す図、第7図
は本発明を交換局側へ適用した場合の実施例図、第8図
は第7図におけるアドレス制御保持メモリの動作サイク
ル図である。 101:端末、102:宅内回線終端装置、103:加
入者線、104:局内回線終端装置(集線局用)、10
5:多重化装置、106:多重化回線、107:局内回
線終端装置(交換局内)、108:交換局、201:入
りハイウェイ、202:保持メモリ、203:タイムス
ロットカウンタ(入りハイウェイのクロック位相に同期
)、204:セレクタ、205:データバッファメモリ
、206:出ハイウェイ、2078タイムスロットカウ
ンタ(出ハイウェイのクロック位相に同期)、300:
カウント動作指示回路、301:保持メモリ、302:
クロック回路、303:24進カウンタ、304:レジ
スタ、306:空きタイムスロット選択要求信号線、3
06:ハラレルイネーブル指示用制御線、307:デコ
ーダ、308:デコーダ、309:シフトクロック、3
10:シフトレジスタ、311:5進カウンタ、312
:20進カウンタ、313:レジスタ、314:“0”
検出回路、315:フリップフロップ、316:シフト
時間指定用回路、317:24倍回路、318:加算回
路、319:割当てタイムスロット番号情報線、320
:繰り返し回数指定回路、321:保持メモリ、322
:レジスタ情報、323:“0”検出信号線、324:
デコーダ、501:切替え回路、502:空きタイムス
ロット探索用ハードウェア、503:速度可変端末、5
04:データバッファ、505:集線多重化装置。
Claims (1)
- (1)複数の速度種別を有するデータ端末群を収容し、
該データ端末群からのデータをフレームに組立てて時分
割多重伝送する通信方式において、交換局に、各チャネ
ルごとのタイムスロットの空き塞り状態と速度種別を示
す情報を格納した保持メモリを設け、発呼端末からの枚
数種類の速度選択指定情報を検出すると、上記保持メモ
リから順次情報を読み出して、上記指定情報の速度に対
応した空きチャネルを選択し、時分割多重回線上で要求
速度に応じた通信を行うことを特徴とする速度選択通信
方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58143408A JPS6033763A (ja) | 1983-08-05 | 1983-08-05 | 速度選択通信方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58143408A JPS6033763A (ja) | 1983-08-05 | 1983-08-05 | 速度選択通信方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6033763A true JPS6033763A (ja) | 1985-02-21 |
Family
ID=15338074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58143408A Pending JPS6033763A (ja) | 1983-08-05 | 1983-08-05 | 速度選択通信方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6033763A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61158237A (ja) * | 1984-12-28 | 1986-07-17 | Sony Corp | デ−タ通信方法 |
JPS61290838A (ja) * | 1985-06-18 | 1986-12-20 | ジーイーシー プレッシー テレコミュニケーションズ リミテッド | 電気通信交換装置 |
JPS62227236A (ja) * | 1986-03-29 | 1987-10-06 | Omron Tateisi Electronics Co | 複数の装置相互間のデ−タ伝送システム |
JPS6364439A (ja) * | 1986-09-04 | 1988-03-22 | Nippon Telegr & Teleph Corp <Ntt> | 共通メモリ管理方式 |
JPH01306034A (ja) * | 1988-05-30 | 1989-12-11 | Yanagawa Seiko Kk | 金属線材の切断方法 |
JPH02223257A (ja) * | 1989-02-23 | 1990-09-05 | Nec Corp | プログラム転送方式 |
JPH03131517A (ja) * | 1989-09-21 | 1991-06-05 | Soc Atochem | αアルミナの小板状マクロ結晶の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5432286A (en) * | 1977-08-17 | 1979-03-09 | Sharp Corp | Light driving unit of thin film el element |
JPS5787650A (en) * | 1980-11-20 | 1982-06-01 | Nippon Telegr & Teleph Corp <Ntt> | Variable speed digital line exchange system |
-
1983
- 1983-08-05 JP JP58143408A patent/JPS6033763A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5432286A (en) * | 1977-08-17 | 1979-03-09 | Sharp Corp | Light driving unit of thin film el element |
JPS5787650A (en) * | 1980-11-20 | 1982-06-01 | Nippon Telegr & Teleph Corp <Ntt> | Variable speed digital line exchange system |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61158237A (ja) * | 1984-12-28 | 1986-07-17 | Sony Corp | デ−タ通信方法 |
JPH0574974B2 (ja) * | 1984-12-28 | 1993-10-19 | Sony Corp | |
JPS61290838A (ja) * | 1985-06-18 | 1986-12-20 | ジーイーシー プレッシー テレコミュニケーションズ リミテッド | 電気通信交換装置 |
JPS62227236A (ja) * | 1986-03-29 | 1987-10-06 | Omron Tateisi Electronics Co | 複数の装置相互間のデ−タ伝送システム |
JPS6364439A (ja) * | 1986-09-04 | 1988-03-22 | Nippon Telegr & Teleph Corp <Ntt> | 共通メモリ管理方式 |
JPH01306034A (ja) * | 1988-05-30 | 1989-12-11 | Yanagawa Seiko Kk | 金属線材の切断方法 |
JPH02223257A (ja) * | 1989-02-23 | 1990-09-05 | Nec Corp | プログラム転送方式 |
JP2526656B2 (ja) * | 1989-02-23 | 1996-08-21 | 日本電気株式会社 | プログラム転送方式 |
JPH03131517A (ja) * | 1989-09-21 | 1991-06-05 | Soc Atochem | αアルミナの小板状マクロ結晶の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4603416A (en) | (Time division multiplex) switching system for routing trains of constant length data packets | |
US4763319A (en) | Multi-rate synchronous virtual circuit network for voice and data communications | |
JP3248929B2 (ja) | 固定又は可変長のデータブロックとして構成されたデータを記憶するバッファメモリを備えた情報一時記憶システム | |
EP0471344A1 (en) | Traffic shaping method and circuit | |
US4759017A (en) | Telecommunications exchange allocating variable channel bandwidth | |
WO2001069849A2 (en) | Method and apparatus for shared buffer packet switching | |
JPS596555B2 (ja) | 多速度デ−タのための時分割交換方式 | |
JPH0564000B2 (ja) | ||
KR19990082037A (ko) | 상이한 속도의 디지털 티디엠신호들을 스위칭시키기 위한 방법및 시스템 | |
US6430180B1 (en) | Method and apparatus for switching data between bitstreams of a time division multiplexed network | |
US3967070A (en) | Memory operation for 3-way communications | |
EP0126484B1 (en) | Time switch in a time division switching network | |
JPS6033763A (ja) | 速度選択通信方式 | |
US5343467A (en) | Space/time switching element having input/output circuits each separately switchable between two or more bit rates | |
US5386414A (en) | Method and apparatus for distributing data traffic among the trunks connecting communication switches | |
US6426951B1 (en) | Device and a method for switching data frames | |
US4099029A (en) | Asynchronous pcm common decoding apparatus | |
US6269097B1 (en) | Time switch with the control memory | |
JP2563770B2 (ja) | 回線設定回路 | |
US7143185B1 (en) | Method and apparatus for accessing external memories | |
JPH06338905A (ja) | Atm交換網における優先制御装置 | |
EP0078634B1 (en) | Switching network for use in a time division multiplex system | |
JP3761962B2 (ja) | タイムスイッチメモリのデータ制御装置 | |
JP2621602B2 (ja) | Isdn用宅内装置 | |
KR100243414B1 (ko) | 가상연결단위의 큐잉장치 및 방법 |