JPS6032189A - メモリへのデ−タ記憶方法 - Google Patents
メモリへのデ−タ記憶方法Info
- Publication number
- JPS6032189A JPS6032189A JP58138737A JP13873783A JPS6032189A JP S6032189 A JPS6032189 A JP S6032189A JP 58138737 A JP58138737 A JP 58138737A JP 13873783 A JP13873783 A JP 13873783A JP S6032189 A JPS6032189 A JP S6032189A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- input
- signal
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a) 発明の技術分野
この発明は、プログラムのチェック用などにデータ信号
をメモリに記憶させる場合のデータ記憶方法についての
ものである。
をメモリに記憶させる場合のデータ記憶方法についての
ものである。
(b) 従来技術と問題点
通常は、データ信号をメモリのデータ入力に入れ、アド
レス信号をメモリのアドレス人力に入れてデータ信号を
記憶する。
レス信号をメモリのアドレス人力に入れてデータ信号を
記憶する。
このような場合の従来のデータ記憶方法の一例を第1図
に示す。
に示す。
第1図で、例えばデータ信号が8ビツト、アドレスバス
が10ビツトの情報を記憶するためには、メモリ1にI
Kワード×1ビットのRAMが8個必要になる。
が10ビツトの情報を記憶するためには、メモリ1にI
Kワード×1ビットのRAMが8個必要になる。
(C) 発明の目的
この発明は、小容量のメモリでパターンの存在の仔無を
記憶することができる新しい記憶方法を提供するもので
ある。
記憶することができる新しい記憶方法を提供するもので
ある。
(b) 発明の実施例
まず、この発明に、よる実施例のデータ記憶方法を第2
図に示す。
図に示す。
第2図では、メモリ1のデータ人力11を論理「1」に
固定する。そして、データ信号をメモリ1のアドレス人
力12に入力する。
固定する。そして、データ信号をメモリ1のアドレス人
力12に入力する。
次に、第2図の使用方法を説明する。
最初にリセット信号2によりメモリ1をリセットする。
これにより、メモリ1の全アドレスに対応するデータが
すべて論理「0」になる。第2図のメモリ1をリセット
した吠態の一例を第3図に示す。
すべて論理「0」になる。第2図のメモリ1をリセット
した吠態の一例を第3図に示す。
メモリ1をリセットしたら、次にデータ信号3をメモリ
lのアドレス人力12に入力する。この場合は、データ
信号3の変化につれて、メモリ1にライトイネーブル信
号4を送出する。
lのアドレス人力12に入力する。この場合は、データ
信号3の変化につれて、メモリ1にライトイネーブル信
号4を送出する。
例えば、データ信号3がrooJ、「ol」、「02」
、「03」、「06」、「ol」、「08」、「OA」
、「OA」、「OA」・・・・・・と変化すると、これ
らのデータ信号3でアクセスしたアドレスのデータが論
理「0」から「論理「1」になる。これは、データ人力
11を論理「1」に固定しているためである。
、「03」、「06」、「ol」、「08」、「OA」
、「OA」、「OA」・・・・・・と変化すると、これ
らのデータ信号3でアクセスしたアドレスのデータが論
理「0」から「論理「1」になる。これは、データ人力
11を論理「1」に固定しているためである。
すなわち、メモリ1のアドレス人力12に入ったデータ
信号3と同じアドレスが論理rOJから論理「1」に塗
り変えられることになる。
信号3と同じアドレスが論理rOJから論理「1」に塗
り変えられることになる。
この発明による方法でメモリ1をアクセスした場合の、
メモリ1の記憶状態の一例を第4図に示す。
メモリ1の記憶状態の一例を第4図に示す。
第3図と第4図から明らかなように、メモリ1のアドレ
ス人力12に入ったデータ信号3と同じアドレスが論理
「0」から論理「1」に塗り変えられている。
ス人力12に入ったデータ信号3と同じアドレスが論理
「0」から論理「1」に塗り変えられている。
データ信号が同じパターンを繰り返すときは、メモリ1
の内容には変化が生じない。
の内容には変化が生じない。
メモリ1へのデータ信号3の入力が終了したら、メモリ
1をリードモードに切換え、図示を省略した表示器にメ
モリ1の記憶内容を表示させる。これにより、例えばデ
ータ信号3がどのようなプログラムで構成されているか
などを目視することができる。
1をリードモードに切換え、図示を省略した表示器にメ
モリ1の記憶内容を表示させる。これにより、例えばデ
ータ信号3がどのようなプログラムで構成されているか
などを目視することができる。
<e> 発明の効果
この発明によれば、データ信号3のバター7をすべてメ
モリ1のアドレス上に「0」→「1」の形で記憶するの
で、データ信号3の転送時間やビット長に無関係にデー
タ信号3のパターンを記憶することができる。
モリ1のアドレス上に「0」→「1」の形で記憶するの
で、データ信号3の転送時間やビット長に無関係にデー
タ信号3のパターンを記憶することができる。
また、例えば従来の記憶方法では8個のRAMが必要で
あった情報を、この発明による記憶方法ではIKワード
×1ビットのRAMが1個で記憶することができるなど
、小容量のメモリですむという効果がある。
あった情報を、この発明による記憶方法ではIKワード
×1ビットのRAMが1個で記憶することができるなど
、小容量のメモリですむという効果がある。
第1図は従来のデータ記憶方法の一例を示す図、第2図
はこの発明による実施例のデータ記憶方法を示す図、 第3図は第2図のメモ1月をリセットした状態の一例を
示す図、 第4図はこの発明による方法でメモ1月をアクセスした
場合の、メモ1月の記憶状態の一例を示す図。 1・・・・・・メモリ、2・・・・・・リセット信号、
3・・・・・・データ信号、4・・・・・・ライトイネ
ーブル信号、11・・・・・データ入力、12・・・・
・・アドレス人力。 代理人 弁理士 小 俣 欽 司
はこの発明による実施例のデータ記憶方法を示す図、 第3図は第2図のメモ1月をリセットした状態の一例を
示す図、 第4図はこの発明による方法でメモ1月をアクセスした
場合の、メモ1月の記憶状態の一例を示す図。 1・・・・・・メモリ、2・・・・・・リセット信号、
3・・・・・・データ信号、4・・・・・・ライトイネ
ーブル信号、11・・・・・データ入力、12・・・・
・・アドレス人力。 代理人 弁理士 小 俣 欽 司
Claims (1)
- 1、 メモリのデータ入力に論理「1」を入力し、前記
メモリのアドレス人力にデータ信号をへカすることを特
徴とするメモリへのデータ記憶方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58138737A JPS6032189A (ja) | 1983-07-30 | 1983-07-30 | メモリへのデ−タ記憶方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58138737A JPS6032189A (ja) | 1983-07-30 | 1983-07-30 | メモリへのデ−タ記憶方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6032189A true JPS6032189A (ja) | 1985-02-19 |
Family
ID=15228991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58138737A Pending JPS6032189A (ja) | 1983-07-30 | 1983-07-30 | メモリへのデ−タ記憶方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6032189A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS564161A (en) * | 1979-06-25 | 1981-01-17 | Ricoh Co Ltd | Two color developing device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5472909A (en) * | 1977-11-22 | 1979-06-11 | Nippon Telegr & Teleph Corp <Ntt> | Recording method for program passing trace of electronic switchboard |
JPS55118157A (en) * | 1979-03-06 | 1980-09-10 | Hitachi Ltd | Program tracing system |
-
1983
- 1983-07-30 JP JP58138737A patent/JPS6032189A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5472909A (en) * | 1977-11-22 | 1979-06-11 | Nippon Telegr & Teleph Corp <Ntt> | Recording method for program passing trace of electronic switchboard |
JPS55118157A (en) * | 1979-03-06 | 1980-09-10 | Hitachi Ltd | Program tracing system |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS564161A (en) * | 1979-06-25 | 1981-01-17 | Ricoh Co Ltd | Two color developing device |
JPS6331777B2 (ja) * | 1979-06-25 | 1988-06-27 | Ricoh Kk |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5864505A (en) | Random access memory with plural simultaneously operable banks | |
JPS6462743A (en) | Memory access controller | |
JPS5652454A (en) | Input/output control method of variable word length memory | |
JPH077260B2 (ja) | 画像データ回転処理装置及びその方法 | |
US4639894A (en) | Data transferring method | |
EP1026600B1 (en) | Method and apparatus for interfacing with RAM | |
JPS6032189A (ja) | メモリへのデ−タ記憶方法 | |
JPH02292645A (ja) | 高速読出変更書込メモリー・システム及び方法 | |
JPS6061836A (ja) | メモリへのデ−タ記憶方法 | |
JPH05210981A (ja) | 半導体記憶装置 | |
JPH01188962A (ja) | 電子機器 | |
JPS6115245A (ja) | 記憶装置 | |
JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 | |
JPS6140628A (ja) | メモリ回路 | |
JPS62110697A (ja) | アドレス制御方式 | |
JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
JPS61262945A (ja) | 記憶装置 | |
KR950000495B1 (ko) | 병렬처리시스템을 위한 노드메모리 시스템 | |
JPS62241059A (ja) | デ−タバツフア回路 | |
JPH01211395A (ja) | Icメモリ | |
JPH0652516B2 (ja) | バス・インターフェース装置 | |
JPS6199991A (ja) | デイジタルメモリ装置 | |
JPS63241785A (ja) | 半導体メモリ | |
JPH03257555A (ja) | ストアバッファ装置 | |
JPS60121491A (ja) | ディスプレイ装置 |