JPS603148A - 単結晶シリコン半導体装置用基板およびその製造方法 - Google Patents

単結晶シリコン半導体装置用基板およびその製造方法

Info

Publication number
JPS603148A
JPS603148A JP11134783A JP11134783A JPS603148A JP S603148 A JPS603148 A JP S603148A JP 11134783 A JP11134783 A JP 11134783A JP 11134783 A JP11134783 A JP 11134783A JP S603148 A JPS603148 A JP S603148A
Authority
JP
Japan
Prior art keywords
film
substrate
single crystal
crystal silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11134783A
Other languages
English (en)
Inventor
Koji Egami
江上 浩二
Masakazu Kimura
正和 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11134783A priority Critical patent/JPS603148A/ja
Publication of JPS603148A publication Critical patent/JPS603148A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は単結晶シリコン半導体装置用基板、特に絶縁体
膜上に形成された単結晶シリコン半導体装置用基板およ
びその製造方法に関するものである。
LSI技術の進歩に伴い、絶縁体膜上に形成された単結
晶シリコン膜はデバイスの低消費電力化。
高速化、更には三次元化に有用な半導体装置用基板とし
て注目されている。いわゆる、80I(8ion In
5ulator )技術においては、レーザビーム。
電子ビーム、加熱ランプにより、あらかじめ絶縁体基板
表面上に堆積させておいた非晶質もしくは多結晶シリコ
ン膜をアニールし、再結晶化させて得たシリコン膜を半
導体装置用基板として用いようとするものであるが、い
づれの方法においても、該再結晶化シリコン膜を大面積
に形成したり、完全な結晶学的方位を制御することは困
難であった。
本発明は従来のもののこのような欠点を除去し。
大面積に渡って均一な膜厚をもち結晶学的方位を制御し
た単結晶シリコン半導体装置用基板を提供するものであ
る。
本発明単結晶シリコン半導体装置用基板は保持用基板本
体上に順次第1の非晶質絶縁体膜、金属シリサイド層、
第2の非晶質絶縁体膜、単結晶シリコン膜が形成されて
構成される。
また、本発明単結晶シリコン半導体装置用基板の製造方
法は、第1の単結晶シリコン保持用基板なくとも表面に
絶縁体層が形成された第2の保持用基板を用意し、第1
の基板の絶縁体膜と、第2の基板の絶縁体層との間に金
属シリサイド膜を形成することによって接着して、然る
後前記第1の保持用基板を除去することを特徴とする。
以下5本発明の実施例を図面を参照して詳細に説明する
。第1図は本発明の単結晶シリコン半導体装置用基板を
形成する工程を説明する模式図である。第1図(a)は
、直径75#Im、板厚450μmの単結晶シリコン基
板l上に化学気相成長法で堆積させt膜厚1μmの二酸
化シリコン膜2を用b1電子線加加熱式の真空蒸着装置
で該二酸化シリコン膜2上に、順次、蒸着シリコン膜3
を0.4μm堆積し、次いで、同一蒸着装置内で蒸着金
属モリブデン膜4を0.3μm堆積させた基板断面の模
式前記シリコン基板lは本発明における単結晶シリコン
膜を保持する保持用基板本体として用いた。
前記蒸着シリコン膜3及び蒸着金属モリブデン膜4は多
重連式のターゲットを有する真空蒸着装置によハ真空系
を切ることなく、連続して蒸着を行った。なお蒸着中の
真空度は10TOrrであった。
第1図(b)は第1図(a)で示した単結晶シリコン膜
保持用基板に保持させる単結晶シリコン膜を含む基板断
面の模式図である。5は高濃度(1019/Cl1)の
ボロンを有する直径76yri、板厚450μmの面方
位が(100)の単結晶シリコン基板である。
6は該単結晶シリコン基板5上にホモエピタキシャル成
長させた低不純物濃度の単結晶シリコン膜であるっ該単
結晶シリコン膜6は成長温度を1050℃とし、シラン
ガス(5iHa ) の熱分解法により成長させたもの
で膜厚は1μmとした。7は前記単結晶シリコン膜6上
に化学気相成長法で堆積させた二酸化シリコン膜で、膜
厚は1μmとした。
8は真空蒸着装置を用いて、該二酸化シリコン膜7上に
堆積させた蒸着シリコン膜で、膜厚は0.4μmである
次に、これら二つの基板をモリブデン膜4の表面と蒸着
シリコン膜8の表面が互いに向い合うように接着させた
。互いに接着させた基板を温度700℃、雰囲気が窒素
ガス中の炉内で、加圧接着させながら、30分間の熱処
理を施し、モリブデン膜4をはさんで蒸着シリコン膜3
.8との間で金属シリサイド形成化学反応を進行させ、
モリブデンシリサイド膜を形成させた。
第2図は、以上のごとく、モリブデンシリサイド膜9を
形成し接着させた保持用基板と単結晶シリコン膜を含む
基板において、第1図(b)で示した(100)単結晶
シリコン基板5を取り除いた基板断面の模式図である。
次に、単結晶シリコン基板5を取り除く工程について説
明する。先ず、研摩加工により、保持用基板である単結
晶シリコン基板5の板厚を450μmから20μm程度
に減少さ一+!:たつ次いで、ダラシユニ・ソテ/ダ液
(組成はふつ酸l、硝酸3゜氷酢酸9の割合)により、
ボロンを高濃度に含む単結晶シリコン基板5を工・ソテ
ングして、その板厚を減少させた。ダッシュエツチング
液はボロンを高濃度に含むシリコンと低不純物濃度のシ
リコンに対して、低不純物濃度のシリコンのエツチング
速度elとすると、そのエツチング速度の選択比は50
にも達し、エツチングの最終工程において、ボロンを高
濃度に含むシリコンのみがエツチングされ、低不純物濃
度の単結晶シリコン膜6が得られる。
以上のごとく、第2図に示したように、保持用基板本体
であるシリコン基板1上に非晶質絶縁体膜である二酸化
シリコン膜2が形成され、該二酸化シリコン膜2上に金
属シリサイド形成化学反りにより形成されたモリブデン
シリサイド膜9を備え、更に該モリブデンシリサイド膜
9上に二酸化シリコン膜7を備え、該二酸化シリコン膜
7上に面方位が(100)である単結晶シリコン膜6が
形成された単結晶シリコン半導体装置用基板を得た。
本発明により得られた単結晶シリコン膜の結晶性をX線
回折、電子線回折、ラマン散乱法により評価したところ
、転位、積層欠陥、結晶欠陥が含ま九でおらず、また残
留歪がないことが明らかとな9、また膜厚むらが1μm
±0.03μm で直径761mの大面積に渡って、高
品質であることがわかった。
本発明で保持基板と非晶質絶縁体膜をはさんで単結晶シ
リコン膜を接着しているモリブデンシリサイド膜はその
溶融温度は1870℃で、シリコンの溶融温度1420
℃よりも高く、その耐熱性は非常に優れており5通常の
デバイスプロセスにも十分に耐えうるう本実施例では金
属シリサイドとしてモリブデンシリサイドを用いた例を
示したが、一般に他の金属シリサイドも耐熱性に優れ、
他のタングステンシリサイド、メンタルシリ丈イド。
チタンシリサイドを用いても本発明は有効である。
また、本実施例では保持用基板本体として単結晶シリコ
ン基板を用いたが、他のガラス基板、絶縁体基板を用い
ても良く、非晶質絶縁体膜として化学気相成長法で成長
させた二酸化シリコン膜以外にも、他の熱酸化膜、絶縁
体膜を用いても本発明は同様に達せられる。
本発明は、大面積に渡って均一な膜厚をもつ単結晶シリ
コン半導体装置用基板が得られ、80Iを用すた高集積
度回路デバイス形成に与える経済的効果は犬なるもので
ある。
【図面の簡単な説明】
第1図(a)(b)は本発明の単結晶シリコン半導体装
置用基板製造方法を説明するために用いた基板断面の一
例の模式図っ第2図は本発明の基板の一実施例の模式図
である。 1.5・・・・・・単結晶シリコン基板、2.7・・・
・・・二酸化シリコ/膜、3,8・・・・・・蒸着シリ
コン膜、4・・・・・・蒸着モリブデン膜、9・・・・
・・モリブデン7リサイド膜、6・−・・・・単結晶シ
リコン膜。 皿 、′ 代理人 弁理士 内 原 ヨ( 栢 1 (a) (b)

Claims (2)

    【特許請求の範囲】
  1. (1) 保持用基板本体上に順次第1の非晶質絶縁体膜
    、金属シリサイド層、第2の非晶質絶縁体膜。 単結晶シリコン膜が形成されていることを特徴とする単
    結晶シリコン半導体装置用基板。
  2. (2)第1の単結晶シリコン保持用基板上に単結晶も表
    面に絶縁体層が形成された第2の保持側基板金用意し第
    1の基板の絶縁体膜と第2の基板の絶縁体層との間に金
    属シリサイド膜を形成することによって接着して、然る
    後前記第1の保持用基板を除去することを特徴とする単
    結晶シリコン半導体装置用基板の製造方法。
JP11134783A 1983-06-21 1983-06-21 単結晶シリコン半導体装置用基板およびその製造方法 Pending JPS603148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11134783A JPS603148A (ja) 1983-06-21 1983-06-21 単結晶シリコン半導体装置用基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11134783A JPS603148A (ja) 1983-06-21 1983-06-21 単結晶シリコン半導体装置用基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPS603148A true JPS603148A (ja) 1985-01-09

Family

ID=14558882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11134783A Pending JPS603148A (ja) 1983-06-21 1983-06-21 単結晶シリコン半導体装置用基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPS603148A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216352A (ja) * 1986-03-18 1987-09-22 Fujitsu Ltd 半導体装置の製造方法
JPS6310376U (ja) * 1986-07-08 1988-01-23
EP0371861A2 (en) * 1988-11-29 1990-06-06 Mcnc High density semiconductor structure and method of making the same
US5168078A (en) * 1988-11-29 1992-12-01 Mcnc Method of making high density semiconductor structure
FR2682811A1 (fr) * 1991-09-10 1993-04-23 Mitsubishi Electric Corp Dispositif a semiconducteurs de type empile et procede de fabrication.
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216352A (ja) * 1986-03-18 1987-09-22 Fujitsu Ltd 半導体装置の製造方法
JPS6310376U (ja) * 1986-07-08 1988-01-23
JPH0541330Y2 (ja) * 1986-07-08 1993-10-19
EP0371861A2 (en) * 1988-11-29 1990-06-06 Mcnc High density semiconductor structure and method of making the same
EP0371861A3 (en) * 1988-11-29 1991-04-10 Mcnc High density semiconductor structure and method of making the same
US5168078A (en) * 1988-11-29 1992-12-01 Mcnc Method of making high density semiconductor structure
FR2682811A1 (fr) * 1991-09-10 1993-04-23 Mitsubishi Electric Corp Dispositif a semiconducteurs de type empile et procede de fabrication.
US5355022A (en) * 1991-09-10 1994-10-11 Mitsubishi Denki Kabushiki Kaisha Stacked-type semiconductor device
US5504376A (en) * 1991-09-10 1996-04-02 Mitsubishi Denki Kabushiki Kaisha Stacked-type semiconductor device
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8389385B2 (en) 2009-02-04 2013-03-05 Micron Technology, Inc. Semiconductor material manufacture

Similar Documents

Publication Publication Date Title
JPS58130517A (ja) 単結晶薄膜の製造方法
US5470619A (en) Method of the production of polycrystalline silicon thin films
JPS63133650A (ja) 多結晶シリコン層上にシリサイドの接着層を形成する方法
JPS603148A (ja) 単結晶シリコン半導体装置用基板およびその製造方法
JPS60189922A (ja) 単結晶層の製造方法
JPH02143415A (ja) 単結晶シリコン膜の形成方法
JPH0411722A (ja) 半導体結晶化膜の形成方法
KR19990013304A (ko) 비정질 막을 결정화하는 방법
JPS5840820A (ja) シリコン単結晶膜形成法
JPH11251241A (ja) 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法
JPH0284772A (ja) 半導体装置の製造方法
KR19990023052A (ko) 비정질 막을 결정화하는 방법
JPS62124736A (ja) シリコン薄膜およびその作成方法
JPH05343685A (ja) シリコン薄膜トランジスタの製造方法
JPH05259458A (ja) 半導体装置の製法
JP3168655B2 (ja) 多結晶シリコン薄膜の製造方法
JPH03284831A (ja) 半導体薄膜の形成方法
JP2592984B2 (ja) シリコン薄膜の製造方法
JPS59197129A (ja) 半導体装置の製造方法
JP2737152B2 (ja) Soi形成方法
JPS6248014A (ja) 半導体層の固相成長方法
JPH1167663A (ja) 半導体装置の製造方法
JPS62297289A (ja) 単結晶薄膜の形成方法
JPH0397698A (ja) 薄膜形成方法
JPS61270294A (ja) Si単結晶膜の形成方法