JPS59151186A - 文字表示装置 - Google Patents
文字表示装置Info
- Publication number
- JPS59151186A JPS59151186A JP58026054A JP2605483A JPS59151186A JP S59151186 A JPS59151186 A JP S59151186A JP 58026054 A JP58026054 A JP 58026054A JP 2605483 A JP2605483 A JP 2605483A JP S59151186 A JPS59151186 A JP S59151186A
- Authority
- JP
- Japan
- Prior art keywords
- character
- special
- symbol
- circuit
- special character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、文字表示装置に関し、詳しくは、電子計算機
等からの清報を受けて、画面上に表示する文字表示装置
について、文字情報以外に特殊文字、記号等の表示パタ
ーンデータをあらかじめ電子計算機等から受け、表示パ
ターンデータとして特殊文字、記号発生用のメモリに書
込み、これを用いて特殊文字、記号等を表示する文字表
示装置に関するものである。
等からの清報を受けて、画面上に表示する文字表示装置
について、文字情報以外に特殊文字、記号等の表示パタ
ーンデータをあらかじめ電子計算機等から受け、表示パ
ターンデータとして特殊文字、記号発生用のメモリに書
込み、これを用いて特殊文字、記号等を表示する文字表
示装置に関するものである。
従来の文字表示装置は、文字情報を受信して文字発生用
ＲＯＭから所定の文字パターンを画面に表示し、特殊文
字、記号等の表示パターンデータの場合にはパターンデ
ータをあらかじめ受信して特殊文字、記号発生用 上回
に書込みを行ない、表示は書込み位置情報（任意に割シ
付けた文字コード）により、該特殊文字、記号等の表示
を行なっている。
ＲＯＭから所定の文字パターンを画面に表示し、特殊文
字、記号等の表示パターンデータの場合にはパターンデ
ータをあらかじめ受信して特殊文字、記号発生用 上回
に書込みを行ない、表示は書込み位置情報（任意に割シ
付けた文字コード）により、該特殊文字、記号等の表示
を行なっている。
従来の回路例を第１図に示す。従来におけるこの種の回
路は、第１図のブロック図に見ら扛る様に、メモＩＪ
１ 、（、”Ｒ１１’コントローラ２、文字発生用ＲＯ
Ｍ３、デコーダ４、オアゲート５、アドレス切替回路６
、特殊文字、記号発生用ＲＡＭ７ 、バッファ８、バッ
ファ９、並ｍ列変換回路１０、オシＬ／ −タ１１、ビ
デオクロック発生回路１２、キャラクタクロック発生回
路１３、水平同期信号発生回路１４、垂直同期信号発生
回路１５がら構成されている。このウチ、ＣＲＴコント
ローラ２は、文字を表示するための制御回路であり、ラ
インバッファ２−１、キャラクタカウンタ２−２、ラス
タカウンタ２〜３、ラインカウンタ２−４、水平走査制
御回路２−５及び垂面走査制御回路２−６が含まれてい
る。
路は、第１図のブロック図に見ら扛る様に、メモＩＪ
１ 、（、”Ｒ１１’コントローラ２、文字発生用ＲＯ
Ｍ３、デコーダ４、オアゲート５、アドレス切替回路６
、特殊文字、記号発生用ＲＡＭ７ 、バッファ８、バッ
ファ９、並ｍ列変換回路１０、オシＬ／ −タ１１、ビ
デオクロック発生回路１２、キャラクタクロック発生回
路１３、水平同期信号発生回路１４、垂直同期信号発生
回路１５がら構成されている。このウチ、ＣＲＴコント
ローラ２は、文字を表示するための制御回路であり、ラ
インバッファ２−１、キャラクタカウンタ２−２、ラス
タカウンタ２〜３、ラインカウンタ２−４、水平走査制
御回路２−５及び垂面走査制御回路２−６が含まれてい
る。
この様な構成に２いて、メモリ１よυＣＲＴコントロー
ラ２の内部のラインバッファ２−１に１行表示分のデー
タが転送されると、キャラクタカウンタ２−２によって
０番からキャラクタデータがＪＩＩＱ次文字発生用ＲＯ
Ｍ３、デコーダ回路４及びアドレス切替回路６を経由し
て特殊文字、記号発生用Ｒ・ＡＭ７へ送出される。デコ
ーダ回路４では人力したキャラクタデータが文字発生用
ＲＯＭ ３に属するか特殊文字、記号発生用ＲＡＭ７に
属するかを選択する。選択された文字発生用ＲＯＭ３で
はラスタカウンタ２−３の値により予め文字発生用ＲＯ
Ｍ ３に書込まれている文字パターンを並列信号として
出力し、並直列変換回路１０に送る。又、アドレス切替
回路６を経由し、キャラクタデータを受けた特殊文字、
記号発生Ｒ・ＡＭ７は、ラスタカウンタ２−３の出力が
キャラクタデータと同様にアドレス切替回路６を経由し
て、特殊文字、記号ＲＡＭ７に書込まれている特殊文字
、記号パターンを並列信号として出力し、バッファ９を
経由して並直列変換回路１０に送る。
ラ２の内部のラインバッファ２−１に１行表示分のデー
タが転送されると、キャラクタカウンタ２−２によって
０番からキャラクタデータがＪＩＩＱ次文字発生用ＲＯ
Ｍ３、デコーダ回路４及びアドレス切替回路６を経由し
て特殊文字、記号発生用Ｒ・ＡＭ７へ送出される。デコ
ーダ回路４では人力したキャラクタデータが文字発生用
ＲＯＭ ３に属するか特殊文字、記号発生用ＲＡＭ７に
属するかを選択する。選択された文字発生用ＲＯＭ３で
はラスタカウンタ２−３の値により予め文字発生用ＲＯ
Ｍ ３に書込まれている文字パターンを並列信号として
出力し、並直列変換回路１０に送る。又、アドレス切替
回路６を経由し、キャラクタデータを受けた特殊文字、
記号発生Ｒ・ＡＭ７は、ラスタカウンタ２−３の出力が
キャラクタデータと同様にアドレス切替回路６を経由し
て、特殊文字、記号ＲＡＭ７に書込まれている特殊文字
、記号パターンを並列信号として出力し、バッファ９を
経由して並直列変換回路１０に送る。
アドレス切替回路６は、特殊文字、記号等の表示時には
、ＣＲＴコントローラ２からのキャラクタデータ及びラ
スタカウンタ２−３からの出力信号ｆ：特殊文字、記号
発生用ＲＡ、Ｍ７に送る。
、ＣＲＴコントローラ２からのキャラクタデータ及びラ
スタカウンタ２−３からの出力信号ｆ：特殊文字、記号
発生用ＲＡ、Ｍ７に送る。
特殊文字発生用ＲＡＭ、７へ特殊文字、記号等の表示フ
ォントデータの＃込み時にはマイクロプロセッサからの
アドレス信号ＡＩ）Ｂが特殊文字、記号発生用ＲＡＭ７
へ送ら扛る。
ォントデータの＃込み時にはマイクロプロセッサからの
アドレス信号ＡＩ）Ｂが特殊文字、記号発生用ＲＡＭ７
へ送ら扛る。
オアゲート５は、特殊文字、記号発生用ＲＡ、Ｍ７へ表
示７オントデータの書込み時に、デコーダ４からの特殊
文字、表示用ＲＡＭ７の烟択信号の送出を几ＡＭ ＬＯ
ＡＤ化号）（ＭＬＯＤとの条件により禁止し、表示時に
は選択信号を特殊文字、記号発生用ｌ儲Ｎ７へ送る。
示７オントデータの書込み時に、デコーダ４からの特殊
文字、表示用ＲＡＭ７の烟択信号の送出を几ＡＭ ＬＯ
ＡＤ化号）（ＭＬＯＤとの条件により禁止し、表示時に
は選択信号を特殊文字、記号発生用ｌ儲Ｎ７へ送る。
バッファ８は、特殊文字、記号ＲＡＭ ７へ書込み時に
はマイクロプロセッサからの表示フォントデータＤＡ１
３を特殊文字、記号ＲＡＭ７へ送出する。特殊文字、記
号表示時にはバッファ８の出力はオープン状態となる。
はマイクロプロセッサからの表示フォントデータＤＡ１
３を特殊文字、記号ＲＡＭ７へ送出する。特殊文字、記
号表示時にはバッファ８の出力はオープン状態となる。
バッファ９は、特殊文字、記号発生用ＲＡＭ７へ表示フ
ォントデータ引゛込み時にはバッファ９の出力はオープ
ンとなり、特殊文字、記号表示時には特殊文字、記号発
生用几ＡＭ７の出力を並直列変換回路１０に送る。
ォントデータ引゛込み時にはバッファ９の出力はオープ
ンとなり、特殊文字、記号表示時には特殊文字、記号発
生用几ＡＭ７の出力を並直列変換回路１０に送る。
並直列変換回路１０では、ビデオクロック発生回路１２
からのクロンク信号で前記並列信号を直列信号に変換し
、映像信号ｖＳとして、水平同期信号発生回路１４から
の水平同期信号Ｈ及び垂直同期信号発生回路１５からの
垂直同期信号Ｖと共に（ＪＴ表示器（図示せず）に与え
る。
からのクロンク信号で前記並列信号を直列信号に変換し
、映像信号ｖＳとして、水平同期信号発生回路１４から
の水平同期信号Ｈ及び垂直同期信号発生回路１５からの
垂直同期信号Ｖと共に（ＪＴ表示器（図示せず）に与え
る。
この様な文字表示装置では、特殊文字、記号等の書込み
時に表示すべき特殊文字が消えたり、途中から表示が開
始されたうして表示画面がちらっき操作者が見にくかっ
た。又、この様なちらつきを防ぐ為に、垂直同期信号の
帰線時間中に特殊文字、記号等ｆ：書込む方法もあった
が、電子計算機等からの転送速度が速くなった場合には
データの送受時間に比較して応答時間が遅くなり、シス
テムとしての処理速度が運くなる欠点があった。
時に表示すべき特殊文字が消えたり、途中から表示が開
始されたうして表示画面がちらっき操作者が見にくかっ
た。又、この様なちらつきを防ぐ為に、垂直同期信号の
帰線時間中に特殊文字、記号等ｆ：書込む方法もあった
が、電子計算機等からの転送速度が速くなった場合には
データの送受時間に比較して応答時間が遅くなり、シス
テムとしての処理速度が運くなる欠点があった。
本発明は従来の上記欠点を解決する為になされたもので
あシ、従って本発明の目的は、特殊文字、記号発生用化
成への書込み時にちらつきを防き゛、又、処理速匿にも
影棒を与えない新規な文字表示装置を提供することにあ
る。
あシ、従って本発明の目的は、特殊文字、記号発生用化
成への書込み時にちらつきを防き゛、又、処理速匿にも
影棒を与えない新規な文字表示装置を提供することにあ
る。
上記目的を達成する為に、本発明に係る文字表示装置は
、前記説明した従来回路に、ｉｆ電子計算機から受信し
た通常文字以外の特殊文字、記号表示パターンデータを
一時蓄積するための蓄積用メモリと、特殊文字、記号発
生用メモリがアクセスされていないことを検出する手段
と、該検出手段の検出結果により前記蓄私用メモリの軌
み出し及び前記特殊文字、記号発生用メモリへの誉込み
の制御回路、つまり、通常文字表示時即ち走査期間中に
前記特殊文字、記号発生用ＲＡＭが未使用時に特殊文字
、記号表示パターンデータを前記蓄積用メモリから前記
特殊文字、記号発生用ＲＡＭに書込む表示制御回路とを
具備して構成される。
、前記説明した従来回路に、ｉｆ電子計算機から受信し
た通常文字以外の特殊文字、記号表示パターンデータを
一時蓄積するための蓄積用メモリと、特殊文字、記号発
生用メモリがアクセスされていないことを検出する手段
と、該検出手段の検出結果により前記蓄私用メモリの軌
み出し及び前記特殊文字、記号発生用メモリへの誉込み
の制御回路、つまり、通常文字表示時即ち走査期間中に
前記特殊文字、記号発生用ＲＡＭが未使用時に特殊文字
、記号表示パターンデータを前記蓄積用メモリから前記
特殊文字、記号発生用ＲＡＭに書込む表示制御回路とを
具備して構成される。
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第２図に本発明の一実施例を示す。この図の中で、従来
回路と同一の回路は同一符号を附与し、ここでの説明は
省略する。
回路と同一の回路は同一符号を附与し、ここでの説明は
省略する。
蓄積用メモリ２５は電子計算機からの特殊文字、記号表
示パターンデータを一時記憶するためのメモリである。
示パターンデータを一時記憶するためのメモリである。
バッファ２４はマイクロプロセンサからの特殊文字、記
号表示パターンデータを蓄積用メモリ２５へ送出するた
めのバッファである。アドレス切替回路２３は、蓄積用
メモリ２５への書込み及び読み出し時のアドレス供給回
路であり、蓄積用メモリ２５への書込み時にはマイクロ
プロセンサからのアドレス信号ＡＤＢが蓄積用メモリ２
５へ供給さ汎、読み出し時にはラスタカウンタ２２から
のカウント出力が供給される。ラスタカウンタ２２は蓄
積用メモリ２５から特殊文字、記号発生用ＲＡＭ７へ転
送するときの蓄積用メモリ２５に対する読み出し及び特
殊文字、記号発生用ＲＡＭ７に対する曹込みアドレスを
発生する。アドレス切替回路２１は、特殊文字、記号発
生用ＲＡＭ７に対するアドレス供給回路であり、特殊文
字、記号の表示時にはＣＲＴコントローラ２のラスタカ
ウンタ２−３からの出力を供給し、特殊文字、記号表示
パターンデータの誓込み時にはラスタカウンタ２２のカ
ウンタ出力を供給する。転送制御用フリップフロップ１
８は蓄積用メモリ２５から特殊文字、記号発生用ＲＡＭ
７への転送を制御するクリップフロップである。デコー
ダ４、オアゲート１９、アンドゲート２０は特殊文字、
記号発生用メモリ７がアクセスさ扛ていないことを検出
する手段を構成している。アドレスレジスタ１７は蓄積
用メモリ２５から特殊文字、記号発生用ＲＡＭ７へ特殊
文字、記号表示パターンデータを転送時のアドレスを供
給するレジスタである。アドレス切替回路１６は、特殊
文字、記号発生用ＲＡＭ、 ７へのアドレス供給回路で
あり、特殊文字、記号表示時にはＣＩ（、Ｔコントロー
ラ２からのキャラクタデータを供給し、蓄積用メモリ２
５から特殊文字、記号用ＲＡＭ７へ転送時にはアドレス
レジスタ１７の出力が供給される。バッファ２６は蓄積
用メモリ２５の出力を特殊文字、記号発生用ＲＡＭ ７
へ供給する。
号表示パターンデータを蓄積用メモリ２５へ送出するた
めのバッファである。アドレス切替回路２３は、蓄積用
メモリ２５への書込み及び読み出し時のアドレス供給回
路であり、蓄積用メモリ２５への書込み時にはマイクロ
プロセンサからのアドレス信号ＡＤＢが蓄積用メモリ２
５へ供給さ汎、読み出し時にはラスタカウンタ２２から
のカウント出力が供給される。ラスタカウンタ２２は蓄
積用メモリ２５から特殊文字、記号発生用ＲＡＭ７へ転
送するときの蓄積用メモリ２５に対する読み出し及び特
殊文字、記号発生用ＲＡＭ７に対する曹込みアドレスを
発生する。アドレス切替回路２１は、特殊文字、記号発
生用ＲＡＭ７に対するアドレス供給回路であり、特殊文
字、記号の表示時にはＣＲＴコントローラ２のラスタカ
ウンタ２−３からの出力を供給し、特殊文字、記号表示
パターンデータの誓込み時にはラスタカウンタ２２のカ
ウンタ出力を供給する。転送制御用フリップフロップ１
８は蓄積用メモリ２５から特殊文字、記号発生用ＲＡＭ
７への転送を制御するクリップフロップである。デコー
ダ４、オアゲート１９、アンドゲート２０は特殊文字、
記号発生用メモリ７がアクセスさ扛ていないことを検出
する手段を構成している。アドレスレジスタ１７は蓄積
用メモリ２５から特殊文字、記号発生用ＲＡＭ７へ特殊
文字、記号表示パターンデータを転送時のアドレスを供
給するレジスタである。アドレス切替回路１６は、特殊
文字、記号発生用ＲＡＭ、 ７へのアドレス供給回路で
あり、特殊文字、記号表示時にはＣＩ（、Ｔコントロー
ラ２からのキャラクタデータを供給し、蓄積用メモリ２
５から特殊文字、記号用ＲＡＭ７へ転送時にはアドレス
レジスタ１７の出力が供給される。バッファ２６は蓄積
用メモリ２５の出力を特殊文字、記号発生用ＲＡＭ ７
へ供給する。
この様に構成される回路において、電子計算機等からの
特殊文字、記号表示パターンデータ等を受けたことによ
り、ＡＤＢ信号ラインにラスタカウンタと対応するアド
レスを供給して逐時書込み、−文字分の表示７オントヲ
書込み終了後に、ＲＭＬＯＤ信号をＯＮ”とすることに
より転送制御用フリップフロップ１８を転送側にセット
する。転送制御用スリップフロップ１８の出力は、ラス
タカウンタ２２及びオアゲート１９に接続さ扛、ラスタ
カウンタ２２ヲイネーブル状態とし、且つ）くツファ２
４の出力をオープン状態とする。デコーダ４の文字発生
用ＲＯＭ選択側出力はオアゲート１９のもう一力の入力
に接続されている。オアゲート１９の出力はアンドゲー
ト２０の一力及びアドレス切替回路１６に入力されてい
る。アドレス切替回路１６はオアゲート１９の出力によ
シアドレスレジスタ１７の出力データをアドレスデータ
として特殊文字表示用ＲＡＭ７に供給する。
特殊文字、記号表示パターンデータ等を受けたことによ
り、ＡＤＢ信号ラインにラスタカウンタと対応するアド
レスを供給して逐時書込み、−文字分の表示７オントヲ
書込み終了後に、ＲＭＬＯＤ信号をＯＮ”とすることに
より転送制御用フリップフロップ１８を転送側にセット
する。転送制御用スリップフロップ１８の出力は、ラス
タカウンタ２２及びオアゲート１９に接続さ扛、ラスタ
カウンタ２２ヲイネーブル状態とし、且つ）くツファ２
４の出力をオープン状態とする。デコーダ４の文字発生
用ＲＯＭ選択側出力はオアゲート１９のもう一力の入力
に接続されている。オアゲート１９の出力はアンドゲー
ト２０の一力及びアドレス切替回路１６に入力されてい
る。アドレス切替回路１６はオアゲート１９の出力によ
シアドレスレジスタ１７の出力データをアドレスデータ
として特殊文字表示用ＲＡＭ７に供給する。
更に、オアゲート１９の出力はラスタカウンタ２２、ア
ドレス切替回路２１、アドレス切替回路２３、バッファ
２６に入力される。ラスタカウンタ２２はオアゲート１
９の出力により特殊文字表示時にはカウントをストップ
し、文字表示時にはカウントアンプする。アドレス切替
回路２１、アドレス゛切替回路２３はオアゲート１９の
出力によりアドレス供給をテスクカウンタ２２側に切替
える。バッファ２６は、オアゲート１９の出力によりオ
ープン状態からイネーブル状態となり、蓄積用メモリ２
５の出力を特殊文字、記号発生用ＲＡＭ７に送出する。
ドレス切替回路２１、アドレス切替回路２３、バッファ
２６に入力される。ラスタカウンタ２２はオアゲート１
９の出力により特殊文字表示時にはカウントをストップ
し、文字表示時にはカウントアンプする。アドレス切替
回路２１、アドレス゛切替回路２３はオアゲート１９の
出力によりアドレス供給をテスクカウンタ２２側に切替
える。バッファ２６は、オアゲート１９の出力によりオ
ープン状態からイネーブル状態となり、蓄積用メモリ２
５の出力を特殊文字、記号発生用ＲＡＭ７に送出する。
アンドゲート２０のもう一力の入力端子にはキャラクタ
クロンク発生回路１３からの出力が入力され、アンドゲ
ート２０の出力は特殊文字、記号発生用ＲＡＭ７の書込
み信号として入力され、又蓄積用メモリ２５にはリード
信号として入力される。
クロンク発生回路１３からの出力が入力され、アンドゲ
ート２０の出力は特殊文字、記号発生用ＲＡＭ７の書込
み信号として入力され、又蓄積用メモリ２５にはリード
信号として入力される。
本発明は、以上説明した様に、蓄積用メモリと蓄積用メ
モリの読み出し及び特殊文字、記号発生用ＲＡＭへの書
込み制御回路を具備することにより、垂面帰線時間以外
の文字表示時即ち走査期間中における特殊文字、記号発
生用瓢■の未使用時にも特殊文字、記号表示パターンデ
ータを蓄積用メモリから特殊文字、記号発生用ＲＡＭへ
転送することで、ちらつきもなく、又応答速度にも影・
麿が出ない効果がある。
モリの読み出し及び特殊文字、記号発生用ＲＡＭへの書
込み制御回路を具備することにより、垂面帰線時間以外
の文字表示時即ち走査期間中における特殊文字、記号発
生用瓢■の未使用時にも特殊文字、記号表示パターンデ
ータを蓄積用メモリから特殊文字、記号発生用ＲＡＭへ
転送することで、ちらつきもなく、又応答速度にも影・
麿が出ない効果がある。
第１図は従来の文字表示装置を示すブロック図、第２図
は本発明の一実施例を示すブロック構成図である。 ｌ ｓｅｅメモリ、２ 、 、 、 ｃｉｔ’ｒコント
ローラ、３・・・文字発生用［Ｍ、 ４・・・デコーダ
、５ａｓｓオアゲート、６・費・アドレス切替回路、７
・・・特殊文字、記号発生用ルＷ１８・・・バッファ、
９・・・バッファ、１０・・・並直列変換回路、１１鎗
・のオシレータ、１２ ＠ ｈ ＊ビデオクロンク発生
回路、１３争・φキャラクタクロック発生回路、１４・
・・水平同期信号発生回路、１５φ・曽垂直同期信号発
生回路、１６・・・アドレス切替回路、１７・拳拳アド
レスレジスタ、１８・・・転送用レジスタ、１９−−・
オアゲート、２０・・・アンドゲート、２１ ＠−・ア
ドレス切替回路、２２＠・・ラスタカウンタ、２３・昏
ｅアドレス切替回路、２４・争・バッファ、２５１１Ｉ
ｌφ蓄積用メモリ、２６・・穆バッファ 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部
は本発明の一実施例を示すブロック構成図である。 ｌ ｓｅｅメモリ、２ 、 、 、 ｃｉｔ’ｒコント
ローラ、３・・・文字発生用［Ｍ、 ４・・・デコーダ
、５ａｓｓオアゲート、６・費・アドレス切替回路、７
・・・特殊文字、記号発生用ルＷ１８・・・バッファ、
９・・・バッファ、１０・・・並直列変換回路、１１鎗
・のオシレータ、１２ ＠ ｈ ＊ビデオクロンク発生
回路、１３争・φキャラクタクロック発生回路、１４・
・・水平同期信号発生回路、１５φ・曽垂直同期信号発
生回路、１６・・・アドレス切替回路、１７・拳拳アド
レスレジスタ、１８・・・転送用レジスタ、１９−−・
オアゲート、２０・・・アンドゲート、２１ ＠−・ア
ドレス切替回路、２２＠・・ラスタカウンタ、２３・昏
ｅアドレス切替回路、２４・争・バッファ、２５１１Ｉ
ｌφ蓄積用メモリ、２６・・穆バッファ 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部
Claims (1)
- 電子計算機等から受信した通常文字以外の特殊文字、記
号を画面上に表示するために該特殊文字、記号パターン
をあらかじめ電子計算機等より受信しそのパターンデー
タを記憶する特殊文字、記号発生用メモ１，１ ｋ有す
る文字表示装置において、前記特殊文字、記号表示パタ
ーンデータを一時蓄積するだめの蓄積用メモリと、前記
特殊文字、記号発生用メモリがアクセスされていない事
を検出する手段と、該検出手段の検出結果によシ前記蓄
積用メモリから読み出す手段及び前記特殊文字、記号発
生用メモリへ書込む手段とを附加したことを特徴とする
文字表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58026054A JPS59151186A (ja) | 1983-02-17 | 1983-02-17 | 文字表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58026054A JPS59151186A (ja) | 1983-02-17 | 1983-02-17 | 文字表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59151186A true JPS59151186A (ja) | 1984-08-29 |
Family
ID=12182969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58026054A Pending JPS59151186A (ja) | 1983-02-17 | 1983-02-17 | 文字表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59151186A (ja) |
-
1983
- 1983-02-17 JP JP58026054A patent/JPS59151186A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0346437A1 (en) | APPARATUS FOR GENERATING A CURSOR SHAPE ON A DISPLAY SCREEN. | |
| JPS6049391A (ja) | ラスタ走査表示システム | |
| JPS62269989A (ja) | 表示制御装置 | |
| US4706213A (en) | Graphic memory system for interarea transfer of X-Y coordinate data | |
| KR900007186A (ko) | 컴퓨터시스템의 출력 디스플레이를 빠르게 지우는 장치 | |
| JPS59151186A (ja) | 文字表示装置 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| US5197119A (en) | External synchronism control circuit | |
| JPS6228474B2 (ja) | ||
| JPS61243492A (ja) | ビツトマツプ・デイスプレイ装置 | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JPH0443594B2 (ja) | ||
| JPS5997184A (ja) | 画像処理装置 | |
| JPH09292244A (ja) | 車両用ナビゲーション装置 | |
| JPS59185A (ja) | 陰極線管デイスプレイ装置 | |
| JPS58205186A (ja) | 表示装置 | |
| JPS62147482A (ja) | カ−ソル制御装置 | |
| JPS6011891A (ja) | 表示装置制御方式 | |
| JPS608891A (ja) | キヤラクタジエネレ−タの制御方式 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPS58200288A (ja) | 表示装置 | |
| JPS62246092A (ja) | 全角カ−ソル表示装置 | |
| JPS63214824A (ja) | 手書き文字入力装置 | |
| JPS62212691A (ja) | 画像表示装置 | |
| JPS62139581A (ja) | 図形表示装置 |