JPS60245319A - Fm receiving device of synthesizer system - Google Patents

Fm receiving device of synthesizer system

Info

Publication number
JPS60245319A
JPS60245319A JP10127684A JP10127684A JPS60245319A JP S60245319 A JPS60245319 A JP S60245319A JP 10127684 A JP10127684 A JP 10127684A JP 10127684 A JP10127684 A JP 10127684A JP S60245319 A JPS60245319 A JP S60245319A
Authority
JP
Japan
Prior art keywords
circuit
frequency
oscillation
synthesizer
changed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10127684A
Other languages
Japanese (ja)
Inventor
Nobuo Asada
信雄 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP10127684A priority Critical patent/JPS60245319A/en
Publication of JPS60245319A publication Critical patent/JPS60245319A/en
Pending legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)

Abstract

PURPOSE:To compensate a shift of a center frequency caused by an environmental variation by adding an automatic frequency control operation to a reference crystal oscillating circuit of a synthesizer PLL circuit. CONSTITUTION:When a turner device is in a prescribed tuning state, a switching circuit 32 applies an AFC voltage from an FM detecting circuit 10, to an oscillating circuit 30, and an oscillation frequency of the oscillating circuit 30 is controlled by the AFC voltage. As a result, a center frequency is changed in accordance with the AFC voltage, and adjusted by following a deterioration of various characteristics based on an environmental variation, for instance, a variation of the center frequency corresponding to a characteristics variation of an IF filter of an intermediate frequency amplifying circuit 8 and an FM detecting coil. As a result, a stable tuning state can be maintained, and also an FM detecting band can be expanded equivalently.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、シンセサイザ方式のFM受信装置に係り、
特に、局部発振周波数の変更に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a synthesizer type FM receiving device,
In particular, it relates to changing the local oscillation frequency.

〔従来の技術〕[Conventional technology]

第5図は従来のシンセサイザ方式のFM受信装置を示し
ている。すなわち、アンテナ2に受信されたFM放送信
号は、フロントエンド4に加えられ、局部発振回路6か
ら加えられる局部発振出力と混合され、中間周波(IF
)信号に変更される。
FIG. 5 shows a conventional synthesizer type FM receiver. That is, the FM broadcast signal received by the antenna 2 is applied to the front end 4, mixed with the local oscillation output applied from the local oscillation circuit 6, and generated as an intermediate frequency (IF) signal.
) is changed to a signal.

このIF倍信号、中間周波増幅回路8で増幅された後、
FM検波回路10に加えられ、FM検波される。このF
M検波信号は、ステレオ復調回路12に加えられて左右
のステレオ信号に分離された後、出力端子13R,13
Lから個別に取り出される。
After this IF multiplied signal is amplified by the intermediate frequency amplification circuit 8,
The signal is added to the FM detection circuit 10 and subjected to FM detection. This F
The M detection signal is applied to the stereo demodulation circuit 12 and separated into left and right stereo signals, and then sent to output terminals 13R, 13.
are taken out individually from L.

局部発振回路6は、電圧制御発振器(以下VCOという
)14、位相同期ループ(以下PLL回路という)16
および水晶発振器18で構成され、PLL回路16は、
分周器20、プログラマブルディバイダ22、位相比較
器24、分周器26および低域フィルタ28で構成され
ている。
The local oscillator circuit 6 includes a voltage controlled oscillator (hereinafter referred to as VCO) 14 and a phase locked loop (hereinafter referred to as PLL circuit) 16.
and a crystal oscillator 18, the PLL circuit 16 is
It is composed of a frequency divider 20, a programmable divider 22, a phase comparator 24, a frequency divider 26, and a low-pass filter 28.

分周器20は、高速フリップフロップ回路によって構成
される分周器であり、この分周器20によって得られる
VCO14の分周出力は、プログラマプルディバイダ2
2を介して位相比較器24に加えられている。一方、水
晶発振器18は基準発振器として構成され、その基準発
振信号は、分周器26でたとえば4分周された後、位相
比較器24に基準信号として加えられている。位相比較
器24は、再入力の位相を比較してその偏差に応じた信
号を発生し、その出力信号は低域フィルタ28で直流電
圧に変換された後、VCOI4に制御入力として加えら
れる。
The frequency divider 20 is a frequency divider constituted by a high-speed flip-flop circuit, and the frequency divided output of the VCO 14 obtained by the frequency divider 20 is divided into the programmable divider 2
2 to the phase comparator 24. On the other hand, the crystal oscillator 18 is configured as a reference oscillator, and its reference oscillation signal is frequency-divided by a frequency divider 26, for example, by 4, and then applied to the phase comparator 24 as a reference signal. The phase comparator 24 compares the re-input phases and generates a signal according to the deviation, and the output signal is converted into a DC voltage by a low-pass filter 28 and then applied to the VCOI 4 as a control input.

この結果、VCO14の発振周波数が所定の周波数にロ
ックされ、安定した同調状態を維持することができる。
As a result, the oscillation frequency of the VCO 14 is locked to a predetermined frequency, and a stable tuned state can be maintained.

このようなPLL回路16を用いて構成される局部発振
回路6では、環境変化に対して水晶発振子と同等の高い
安定度を持っているが、中間周波増幅回路8のIFフィ
ルタやFM検波回路10のFM検波コイルは、温度など
の環境変化に対してインダクタンスなどが変わり、その
中心周波数が変動するおそれがある。このような周波数
の変動は、検波出力の信号歪やステレオ復調回路12の
ステレオセパレーションの悪化などを招来する。
The local oscillation circuit 6 configured using such a PLL circuit 16 has high stability against environmental changes comparable to that of a crystal oscillator, but the IF filter and FM detection circuit of the intermediate frequency amplification circuit 8 In the FM detection coil No. 10, the inductance and the like change due to environmental changes such as temperature, and there is a possibility that the center frequency may fluctuate. Such frequency fluctuations cause signal distortion of the detection output and deterioration of stereo separation of the stereo demodulation circuit 12.

そして、中間周波増幅回路8に用いられるセラミックフ
ィルタの中心周波数は、10.7MHz±60KHz程
度のばらつきを持つので、10.7MHz±0KHzの
フィルタを使用するか、あるいはその中心周波数に局部
発振周波数が合致するように、PLL回路16のプログ
ラマブルディバイダ22の分周比を製造調整ライン途上
で調整する必要がある。
Since the center frequency of the ceramic filter used in the intermediate frequency amplification circuit 8 has a variation of about 10.7 MHz ± 60 KHz, it is necessary to use a filter with a frequency of 10.7 MHz ± 0 KHz, or to set the local oscillation frequency at its center frequency. In order to match, it is necessary to adjust the frequency division ratio of the programmable divider 22 of the PLL circuit 16 during the manufacturing adjustment line.

しかし、実際には、フィルタの中心周波数のばらつきを
皆無にすることは困難であるだけでなく、製造調整ライ
ンでプログラマブルディバイダ22を調整することは、
生産効率の低下の原因になる。
However, in reality, it is not only difficult to eliminate all variations in the center frequency of the filter, but also to adjust the programmable divider 22 on the manufacturing adjustment line.
This will cause a decrease in production efficiency.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第1の発明は、環境変化に応じて発振周波数を制御可能
にしてFM検波帯域幅を増大するとともに、中間周波増
幅回路のFM検波の中心周波数を合致させ、従来の製造
調整ラインでのプログラマブルディパイダの調整を不要
にすることを目的とする。
The first invention makes it possible to control the oscillation frequency in accordance with environmental changes to increase the FM detection bandwidth, and to match the center frequency of FM detection in the intermediate frequency amplifier circuit, thereby eliminating the need for programmable detection in the conventional manufacturing adjustment line. The purpose is to eliminate the need for Paida adjustment.

第2の発明は、任意に中間周波数の変更を可能にして混
信を避け、良好な受信状態を得られるようにすることを
目的とする。
The second invention aims to make it possible to arbitrarily change the intermediate frequency to avoid interference and obtain good reception conditions.

〔問題点を解決するための手段〕[Means for solving problems]

第1の発明は、FM検波回路の直流出力電圧によって発
振周波数が変更されるシンセサイザ基準水晶発振回路を
設置するとともに、このシンセサイザ基準水晶発振回路
に前記FM検波回路の直流出力電圧が非選局操作時のみ
加えられるようにスイッチ回路を設置したものである。
The first invention includes a synthesizer reference crystal oscillation circuit whose oscillation frequency is changed by the DC output voltage of the FM detection circuit, and the DC output voltage of the FM detection circuit is applied to the synthesizer reference crystal oscillation circuit to control the non-tuning operation. A switch circuit is installed so that it can be applied only at certain times.

第2の発明は、同調操作とは別に発振周波数が変更され
る局部発振回路を設置し、発振周波数の変更により中間
周波数を変更可能にしたものである。
In the second invention, a local oscillation circuit whose oscillation frequency is changed separately from the tuning operation is installed, and the intermediate frequency can be changed by changing the oscillation frequency.

〔作 用〕[For production]

第1の発明では、局部発振回路を構成しているシンセサ
イザPLL回路の559水晶発振回路に自動周波数制御
(A F C)動作を加味させ、環境変化によるIFフ
ィルタ、FM検波コイルの中心周波数のずれをシンセサ
イザ基準水晶発振周波数の制御によって補償する。
In the first invention, an automatic frequency control (AFC) operation is added to the 559 crystal oscillation circuit of the synthesizer PLL circuit that constitutes the local oscillation circuit, and the shift in the center frequency of the IF filter and FM detection coil due to environmental changes is prevented. is compensated for by controlling the synthesizer reference crystal oscillation frequency.

第2の発明では、所定の同調状態において、基準発振回
路の発振周波数の変更により、中間周波数を変更し、所
望の同調状態に調整する。
In the second aspect of the invention, in a predetermined tuned state, the intermediate frequency is changed by changing the oscillation frequency of the reference oscillation circuit to adjust to a desired tuned state.

すなわち、シンセサイザPLL回路により制御されてい
るVCOは、水晶発振周波数によって位相比較制御され
ているので、水晶発振周波数を変化すれば、VCOの発
振周波数が変化し、この結果、中間周波数も変化するこ
とになる。水晶発振回路の周波数変化に対するVCOの
周波数変化の関係式は次のようになる。
In other words, the VCO controlled by the synthesizer PLL circuit is controlled by phase comparison using the crystal oscillation frequency, so if the crystal oscillation frequency is changed, the oscillation frequency of the VCO will change, and as a result, the intermediate frequency will also change. become. The relational expression of the frequency change of the VCO with respect to the frequency change of the crystal oscillator circuit is as follows.

fi/fz=に ただし、f、:VCO周波数、f竺 :水晶発振周波数
、K:逓倍係数である。
fi/fz=, where f: VCO frequency, f: crystal oscillation frequency, and K: multiplication coefficient.

一般的に、f + #100MHz、 f 2 #4.
5MIIzであるから、K#20となる。
Typically f + #100MHz, f2 #4.
Since it is 5MIIz, it becomes K#20.

したがって、シンセサイザPLL回路の基準水晶発振周
波数をIKHz変化させれば、電圧制御発振回路の周波
数は、I K11zX K = 20 K11zだけ変
化することになり5 これ)よ、結果的にIF周波数を
20KHz変化させたことになる。
Therefore, if the reference crystal oscillation frequency of the synthesizer PLL circuit is changed by IKHz, the frequency of the voltage-controlled oscillation circuit will be changed by I K11zX K = 20 K11z. It means that you let it happen.

〔実施例〕〔Example〕

以下、図面に示した実施例を参照して各発明の詳細な説
明する。
Hereinafter, each invention will be described in detail with reference to embodiments shown in the drawings.

第1図は第1の発明のシンセサイザ方式のFM受信装置
の実施例を示し、第5図に示したFM受信装置と同一部
分には同一符合を付しである。
FIG. 1 shows an embodiment of a synthesizer type FM receiver according to the first invention, and the same parts as those of the FM receiver shown in FIG. 5 are given the same reference numerals.

第1図において、PLL回路16は第5図に示すそれと
同一の構成であり、VCO14の出力は分周器20に加
えられる。基準発振器としてのシンセサイザ水晶発振回
路30(以下単に発振回路30という)が設置されてい
る。この発振回路30は、所定の制御入力、たとえば直
流電圧によって発振周波数が変更可能な水晶振動子を用
いた電圧制御発振器で構成され、その発振出力は分周器
20に加えられる。
In FIG. 1, PLL circuit 16 has the same configuration as that shown in FIG. 5, and the output of VCO 14 is applied to frequency divider 20. A synthesizer crystal oscillation circuit 30 (hereinafter simply referred to as oscillation circuit 30) is installed as a reference oscillator. The oscillation circuit 30 is constituted by a voltage controlled oscillator using a crystal resonator whose oscillation frequency can be changed by a predetermined control input, for example, a DC voltage, and its oscillation output is applied to the frequency divider 20.

そして、この実施例では、FM検波回路10から直流出
力電圧がスイッチ回路32を介して発振回路30に制御
入力として加えられている。
In this embodiment, the DC output voltage from the FM detection circuit 10 is applied as a control input to the oscillation circuit 30 via the switch circuit 32.

スイッチ回路32は、チューナ装置が所定の同調状態に
あるときのみ、FM検波回路10の直流出力電圧(AF
C電圧)を発振回路30に与えるように制御され、この
実施例では、PLL回路16が同調操作時、すなわち、
離調時に発生するミューティング出力が開閉制御入力と
して加えられている。すなわち、所定の同調状態にある
とき、スイッチ回路32は、FM検波回路10からの直
流出力電圧の通過を許可し、発振回路30に加える。
The switch circuit 32 switches the DC output voltage (AF
C voltage) to the oscillation circuit 30, and in this embodiment, the PLL circuit 16 is controlled to provide the oscillation circuit 30 with
The muting output generated during detuning is added as an opening/closing control input. That is, when in a predetermined tuned state, the switch circuit 32 allows the DC output voltage from the FM detection circuit 10 to pass and is applied to the oscillation circuit 30.

このような構成によれば、チューナ装置が所定の同調状
態にあるとき、スイッチ回路32がFM検波回路10か
らのAFC電圧を発振回路30に与え、発振回路30の
発振周波数がAFC電圧によって制御される。この結果
、中間周波数がAFC電圧に応じて変更され、環境変化
に基づく緒特性の悪化、たとえば、中間周波増幅回路8
のIFフィルタやFM検波回路10の検波コイルの特性
変化に対応する中心周波数の変動に追随して調整される
。この結果、安定した同調状態が維持できるとともに、
等節約にFM検波帯域の拡大を図ることができる。
According to such a configuration, when the tuner device is in a predetermined tuned state, the switch circuit 32 applies the AFC voltage from the FM detection circuit 10 to the oscillation circuit 30, and the oscillation frequency of the oscillation circuit 30 is controlled by the AFC voltage. Ru. As a result, the intermediate frequency is changed in accordance with the AFC voltage, resulting in deterioration of the operating characteristics due to environmental changes, for example, in the intermediate frequency amplifier circuit 8.
The center frequency is adjusted to follow changes in the center frequency corresponding to changes in the characteristics of the IF filter and the detection coil of the FM detection circuit 10. As a result, a stable state of synchronization can be maintained, and
It is possible to expand the FM detection band while saving money.

また、このようにすれば、中間周波数のずれに応じた周
波数調整操作が自動的に行われるので、従来、製造調整
ラインで行われていた中間周波数の微調整を省略するこ
とによって、製造効率を高めることができ、製造コスト
の低減を図ることができる。
In addition, by doing this, the frequency adjustment operation according to the shift in the intermediate frequency is automatically performed, so manufacturing efficiency can be improved by omitting the fine adjustment of the intermediate frequency that was conventionally performed on the manufacturing adjustment line. Therefore, it is possible to reduce the manufacturing cost.

第2図は、発振回路30およびスイッチ回路32の具体
的な回路構成例を示し、第1図に示した実施例と同一部
分には同一符合を付しである。
FIG. 2 shows a specific circuit configuration example of the oscillation circuit 30 and the switch circuit 32, and the same parts as in the embodiment shown in FIG. 1 are given the same reference numerals.

第2図において、発振回路30は、半導体集積回路で構
成されたPLL回路16の基準信号入力端子34.36
間に撥続され、水晶発振子40、可変容量素子42、コ
ンデンサ44.46および抵抗48で構成され、可変容
量素子42とコンデンサ46の接続点には、所定のバイ
アス電圧Vnが抵抗48を介して設定されており、可変
容量素 。
In FIG. 2, the oscillation circuit 30 includes reference signal input terminals 34 and 36 of a PLL circuit 16 configured with a semiconductor integrated circuit.
A predetermined bias voltage Vn is applied to the connection point between the variable capacitance element 42 and the capacitor 46 through the resistor 48. It is set as a variable capacitor.

子42の制御入力端子に加える制御電圧の増減によって
発振周波数が変更可能になっている。この実施例では、
PLL回路16の内部において、端子34.36の間に
インバータ50.52が挿入され、基準発振信号が分周
器26に加えられている。
The oscillation frequency can be changed by increasing or decreasing the control voltage applied to the control input terminal of the child 42. In this example,
Inside the PLL circuit 16, inverters 50 and 52 are inserted between terminals 34 and 36, and a reference oscillation signal is applied to the frequency divider 26.

そして、可変容量素子42の制御入力端子には、FM検
波回路10からAFC電圧が抵抗54を介して加えられ
、自動周波数制御回路(AFCループ)が構成されてい
る。
The AFC voltage is applied from the FM detection circuit 10 to the control input terminal of the variable capacitance element 42 via a resistor 54, thereby forming an automatic frequency control circuit (AFC loop).

スイッチ回路32はトランジスタ56で構成され、その
ベースには、同調操作すなわち離調時、プログラマブル
デイバイダ22が発生し、PLL回路16の端子58か
ら出力されるミューティング出力が加えられている。
The switch circuit 32 is constituted by a transistor 56, to the base of which is applied a muting output generated by the programmable divider 22 and outputted from a terminal 58 of the PLL circuit 16 during a tuning operation or detuning.

この実施例の場合、ミューティング出力は離調時に高レ
ベル出力を発生するので、トランジスタ56はそれに応
動して導通状態となり、離調時、AFCループが遮断さ
れるようになっている。
In this embodiment, the muting output generates a high level output during detuning, so the transistor 56 becomes conductive in response, and the AFC loop is cut off during detuning.

このような構成によれば、FM検波回路10が発生した
AFC電圧が、可変容量素子42の制御入力端子に加わ
り、その容量が制御されるので、水晶発振子40に付加
される容量値が変更され、発振回路30の発振周波数が
、AFC電圧によって調整されることになる。したがっ
て、環境変化に応じた中間周波数を実現することができ
る。
According to such a configuration, the AFC voltage generated by the FM detection circuit 10 is applied to the control input terminal of the variable capacitance element 42 and its capacitance is controlled, so that the capacitance value added to the crystal oscillator 40 is changed. The oscillation frequency of the oscillation circuit 30 is adjusted by the AFC voltage. Therefore, it is possible to realize an intermediate frequency that corresponds to environmental changes.

この実施例では、PLL回路16のミューティング出力
によって制御されるスイッチ回路32を設置したが、こ
のようなスイッチ回路32に代えて、同様の動作が可能
なスイッチ、あるいはリレーなどの他の機械的なスイッ
チを用いても、同様の効果が期待できる。
In this embodiment, a switch circuit 32 controlled by the muting output of the PLL circuit 16 is installed, but instead of such a switch circuit 32, a switch capable of similar operation or another mechanical device such as a relay may be used. A similar effect can be expected even if a switch is used.

第3図は第2の発明であるシンセサイザ方式のFM受信
装置の実施例を示し、第1図に示すFM受信装置と同一
部分には同一符合を付しである。
FIG. 3 shows an embodiment of a synthesizer type FM receiving apparatus according to the second invention, and the same parts as those of the FM receiving apparatus shown in FIG. 1 are given the same reference numerals.

この実施例のチューナ装置は、通常の同調操作とは別に
、発振回路30の基準発振周波数を調整回路60によっ
て変更可能にしたものである。
In the tuner device of this embodiment, the reference oscillation frequency of the oscillation circuit 30 can be changed by the adjustment circuit 60 in addition to the normal tuning operation.

このような構成によれば、前記実施例の環境変化に対応
した周波数の変更とは別に、隣接する複数の放送電波が
存在している場合、中間周波数を僅かに変化させること
によって、所望の周波数の放送を効果的に受信すること
ができる。
According to such a configuration, in addition to changing the frequency in response to environmental changes in the above embodiment, when a plurality of adjacent broadcast radio waves are present, the desired frequency can be changed by slightly changing the intermediate frequency. broadcasts can be effectively received.

第4図は、第3図に示す実施例の具体的な回路構成例を
示し、第2図に示す実施例と同一部分には同一符合を付
しである。
FIG. 4 shows a specific example of the circuit configuration of the embodiment shown in FIG. 3, and the same parts as in the embodiment shown in FIG. 2 are given the same reference numerals.

この実施例は、可変容量素子42の制御入力端子にその
容量を変更する調整回路60を設置したものである。し
たがって、このような構成によれば、可変容量素子42
の制御入力端子に調整回路60から制御電圧を加えるこ
とにより、その容量を変更して発振周波数を調整するこ
とができ、チューナ装置に所望の中間周波数を設定する
ことができる。
In this embodiment, an adjustment circuit 60 for changing the capacitance of the variable capacitance element 42 is installed at the control input terminal of the variable capacitance element 42. Therefore, according to such a configuration, the variable capacitance element 42
By applying a control voltage from the adjustment circuit 60 to the control input terminal of the tuner, the capacitance can be changed to adjust the oscillation frequency, and a desired intermediate frequency can be set in the tuner device.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、第1の発明によれば、次のような
効果が得られる。
As explained above, according to the first invention, the following effects can be obtained.

(1) 温度などの環境変化に対して、緒特性の悪化を
補償でき、等節約に検波帯域幅の拡大を図ることができ
るう (2) 従来、製造調整ラインにおいて行われていたI
Fフィルタの中心周波数に中間周波数を合わせる(シン
セサイザPLL)プログラマブルディバイダの分周比調
整作業が不要になり、また、IFフィルタの中心周波数
の上記調整作業も不要になり、その周波数を自由に選ぶ
ことができるので、製造効率が改善でき、製造コストの
低減を図ることができる。
(1) It is possible to compensate for the deterioration of the wave characteristics due to environmental changes such as temperature, and it is possible to expand the detection bandwidth while saving money. (2) The I
Adjusting the intermediate frequency to the center frequency of the F filter (Synthesizer PLL) Eliminates the need to adjust the division ratio of the programmable divider, and also eliminates the need to adjust the center frequency of the IF filter, allowing you to freely select the frequency. Therefore, manufacturing efficiency can be improved and manufacturing costs can be reduced.

また、第2の発明によれば、局部発振回路に設置された
発振回路の発振周波数を通常の同調動作とは別に、調整
可能にしたので、所望の中間周波数を連続可変で得るこ
とができ、たとえば、隣接する複数の放送電波から所望
の放送信号に同調を取ることができ、混信を避けること
ができる。
Further, according to the second invention, since the oscillation frequency of the oscillation circuit installed in the local oscillation circuit can be adjusted separately from the normal tuning operation, it is possible to obtain a desired intermediate frequency in a continuously variable manner. For example, it is possible to tune to a desired broadcast signal from a plurality of adjacent broadcast radio waves, thereby avoiding interference.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は第1の発明のシンセサイザ方式のFM受信装置
の実施例を示すブロック図、第2図はその具体的な構成
例を示す回路図、第3図は第2の発明のシンセサイザ方
式のFM受信装置の実施例を示すブロック図、第4図は
その具体的な構成例を示す回路図、第5図は従来のシン
セサイザ方式のFM受信装置を示すブロック図である。 10・・・FM検波回路、3o・・・シンセサイザ水晶
発振回路、32・・・スイッチ回路、6゜・・・調整回
路。 rXI而のaト貴r内客に変更なし】 第2図 第3図 第4図 3δ 手続補正書動式) 昭和59年9月11日 昭和59年特許願第101276号 2、発明の名称 シンセザイザ方式のFM受信装置 3、補正をする者 事件との関係 特許出願人 住 所 京都市右京区西院溝崎町21番地名称 ローム
株式会社 代表者 佐 藤 研 −部 4、代理人 住 所 東京都杉並区天沼三丁目2番2号荻窪勧業ビル
2階 (〒167) とおり補正します。
FIG. 1 is a block diagram showing an embodiment of the synthesizer type FM receiving device of the first invention, FIG. 2 is a circuit diagram showing a specific configuration example thereof, and FIG. 3 is a block diagram showing an embodiment of the synthesizer type FM receiving device of the second invention. FIG. 4 is a block diagram showing an embodiment of the FM receiving device, FIG. 4 is a circuit diagram showing a specific example of its configuration, and FIG. 5 is a block diagram showing a conventional synthesizer type FM receiving device. 10...FM detection circuit, 3o...Synthesizer crystal oscillation circuit, 32...Switch circuit, 6°...Adjustment circuit. No change to r Relationship between the FM receiving device 3 of the system and the amended case Patent applicant address 21 Saiin Mizosaki-cho, Ukyo-ku, Kyoto Name ROHM Co., Ltd. Representative Ken Sato - Department 4, Agent address Amanuma, Suginami-ku, Tokyo 3-2-2 Ogikubo Kangyo Building 2nd floor (167) Corrected as follows.

Claims (1)

【特許請求の範囲】 +11 水晶発振回路を用いて基準となる発振周波数を
発生させるようにしたシンセサイザ方式のFM受信装置
において、前期水晶発振回路の発振周波数をFM検波回
路の直流出力電圧によって制御されるようにするととも
に、前期水晶発振回路に与える前記FM検波回路の直流
出力電圧を選局時のみ遮断するようにスイッチ回路を併
設したことを特徴とするシンセサイザ方式のFM受信装
置。 (2)前記スイッチ回路は11選局時に選局操作キーよ
り作り出された制御信号でFM検波回路の直流出力電圧
を遮断させるようにしたことを特徴とする特許請求の範
囲第1項に記載のシンセサイザ方式のFM受信装置。 (3)選局操作とは別に発振周波数が変更されるシンセ
サイザ基準水晶発振回路を設置し、ぞの発振周波数の変
更により中間周波数を変更可能にしたことを特徴とする
シンセサイザ方式のFM受信装置。
[Claims] +11 In a synthesizer-type FM receiver that uses a crystal oscillation circuit to generate a reference oscillation frequency, the oscillation frequency of the crystal oscillation circuit is controlled by the DC output voltage of the FM detection circuit. 1. A synthesizer type FM receiving device, characterized in that a switch circuit is provided to cut off the DC output voltage of the FM detection circuit applied to the crystal oscillator circuit only when selecting a channel. (2) The switch circuit is configured to cut off the DC output voltage of the FM detection circuit using a control signal generated by a channel selection operation key when selecting a channel 11. Synthesizer type FM receiver. (3) A synthesizer-type FM receiver characterized in that a synthesizer reference crystal oscillation circuit whose oscillation frequency is changed separately from the tuning operation is installed, and the intermediate frequency can be changed by changing the oscillation frequency.
JP10127684A 1984-05-19 1984-05-19 Fm receiving device of synthesizer system Pending JPS60245319A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10127684A JPS60245319A (en) 1984-05-19 1984-05-19 Fm receiving device of synthesizer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10127684A JPS60245319A (en) 1984-05-19 1984-05-19 Fm receiving device of synthesizer system

Publications (1)

Publication Number Publication Date
JPS60245319A true JPS60245319A (en) 1985-12-05

Family

ID=14296351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10127684A Pending JPS60245319A (en) 1984-05-19 1984-05-19 Fm receiving device of synthesizer system

Country Status (1)

Country Link
JP (1) JPS60245319A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63100825A (en) * 1986-10-16 1988-05-02 Nec Corp Radio communication equipment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS536507A (en) * 1976-07-08 1978-01-21 Sony Corp Receivers
JPS55110424A (en) * 1979-02-16 1980-08-25 Mitsubishi Electric Corp Synthesizer receiver
JPS55118234A (en) * 1979-03-05 1980-09-11 Pioneer Electronic Corp Fm receiver
JPS55121742A (en) * 1979-03-14 1980-09-19 Pioneer Electronic Corp Pll frequency synthesizer tuner

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS536507A (en) * 1976-07-08 1978-01-21 Sony Corp Receivers
JPS55110424A (en) * 1979-02-16 1980-08-25 Mitsubishi Electric Corp Synthesizer receiver
JPS55118234A (en) * 1979-03-05 1980-09-11 Pioneer Electronic Corp Fm receiver
JPS55121742A (en) * 1979-03-14 1980-09-19 Pioneer Electronic Corp Pll frequency synthesizer tuner

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63100825A (en) * 1986-10-16 1988-05-02 Nec Corp Radio communication equipment
JP2576476B2 (en) * 1986-10-16 1997-01-29 日本電気株式会社 Wireless communication device

Similar Documents

Publication Publication Date Title
JPS63242030A (en) Broad band frequency synthesizer receiver
US4355413A (en) Phase locked loop circuit
JPS61251313A (en) Electronic tuning type fm receiver
JPS60245319A (en) Fm receiving device of synthesizer system
JPH0241934B2 (en)
JPS6119184B2 (en)
JPS5852374B2 (en) frequency synthesizer receiver
JPH0156580B2 (en)
JPS6290037A (en) Receiver
JPS6131647B2 (en)
US3982198A (en) Oscillators
JPH1079666A (en) Phase locked loop oscillation circuit
JP2944019B2 (en) AFT circuit and electronic tuning tuner using the same
JPS5883446A (en) Receiver
JP2810580B2 (en) PLL detection circuit
JPS5947496B2 (en) Receiving machine
JPS5818345Y2 (en) Receiving machine
JP4417533B2 (en) Intermediate frequency circuit for TV receiver
JPS6363136B2 (en)
JPH08195918A (en) Digital/analog compatible receiver
JPS61111016A (en) Pll frequency synthesizer type tv receiver
JP2000041203A (en) Filter circuit
JPS6042657B2 (en) Reception frequency correction circuit
JPH0671214B2 (en) PLL synthesizer receiver
JPH0543672U (en) Tuning circuit