JPS60241230A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術さらには半導体集積回路装置に
適用して特に有効な技術に関し１例えば溝掘り分離法が
適用された半導体集積回路装置に利用して有効な技術に
関する。

［背景技術］ 従来、半導体集積回路における素子間の分離法として、
拡散層を用いた接合分離法と基板表面のＬＯＧＯ８と呼
ばれる選択酸化膜を利用した酸化膜分離法が行なわれて
いる。ところが、これらの分離法では、素子分離領域の
幅が比較的大きくされてしまい、素子を微細化して行く
に従って素子分離領域の占める割合が大きくなり、ＬＳ
Ｉ（大規模集積回路）の高密度化を図る上での障害とな
る。そこで本出願人は、素子分離領域となる部分を削っ
てＵ字状の溝を形成し、この溝の内側に酸化膜を形成し
てから溝の中をポリシリコン（多結晶シリコン）のよう
な誘電体で埋めることによって素子分離領域とするＵ溝
分離法と称する分離技術を提案した（特願昭５７−１６
８３５５号）。

上記先願発明は、Ｐ型半導体基板１上にＮ生型埋込層２
およびＮ−型エピタキシャル層３を形成した後、方向性
のエツチングによりＮ＋型埋込層２を突き抜けるように
溝４を形成する。その後、熱酸化により基板表面および
溝４の内側に酸化膜（Ｓｉ０２膜）等の絶縁膜５を形成
する。それから、ＣＶＤ法でポリシリコンロを厚く堆積
させて溝４を埋めた後、公知の技術により、素子領域内
にＮ型コレクタ引上げ領域７、Ｐ型ベース領域８、Ｎ型
エミッタ領域９を形成してから、保護膜１１に開口した
コンタクトホール１２を介してアルミニウム電極１３を
接続するというものである（第１図参照）。

ところが、上記のようなＵ溝分離法が適用されたバイポ
ーラ集積回路においては、溝４内に充填されているポリ
シリコンロが、電位的に浮いた状態にされている。また
、ポリシリコンロと基板１との間およびポリシリコンロ
とエピタキシャル層３との間には、それぞれ寄生容量Ｃ
１と０２が存在する。そのため、基板１に回路の最も低
い電位（例えば−５Ｖ）が印加され、またコレクタがグ
ランドにバイアスされたとすると、Ｕ溝内のポリシリコ
ンロの電位が、上記容量の比Ｃ１／（Ｃ１十０２）で基
板電位（−５Ｖ）を分割したような電位（負の電位）に
されてしまう。また、ポリシリコンロ内には、プロセス
の途中で負の電荷が蓄積されて、電位が下がることもあ
る。

このようにしてＵ溝内のポリシリコンの電位が下がると
、第１図に破線Ａで示すように、Ｕ溝分離領域１０と接
するコレクタ領域内に反転層が破線Ａのごとく形成され
て、Ｐ型ベース領域８がＵ溝分離領域１０に沿って延び
たような形になる。

そのため、ベースとコレクタ間の接合容量が増加し、ト
ランジスタの動作速度が遅くなってしまう。

また、半導体基板１上に、第２図に示すようにＵ溝分離
領域１０で分離された横型のＰＮＰトランジスタを形成
した場合、Ｕ溝分離領域１ｏ内のポリシリコンに負の電
荷が蓄積されると、Ｕ溝分離領域１０と接するＮ型ベー
ス領域８′の両側部に破線Ｂのごとく反転層が形成され
、Ｐ型コレクタ領域７′とエミッタ領域９′とが寄生Ｍ
Ｏ３効果によって導通されてしまう。

しかも、Ｕ溝形成に伴なう結晶欠陥を少なくするには、
絶縁膜５が薄い方が良く、またベース・コレクタ間（ベ
ース領域８とエピタキシャル層３との間）の接合容量を
減らし、ベース・コレクタ間の容量を小さくするには、
エピタキシャル層３の濃度が低い方が良い。ところが、
絶縁膜５が薄いほど、またエピタキシャル層３の濃度が
低いほど反転層が形成され易くなるという不都合がある
。

［発明の目的］ この発明の目的は、溝掘り分離法が適用された半導体集
積回路装置において、半導体基板の主面に形成される縦
形トランジスタのベース・コレクタ間の寄生容量を低減
させるとともに、横形トランジスタのエミッタ・コレク
タ間の導通を防止する技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、分離領域が形成されるべき部分に溝を掘った
後、溝の内側の壁面に不純物を導入させることにより予
め分離用の溝の側面に沿って半導体層を形成しておくこ
とによって、分離領域内の誘電体の電位が変動しても分
離領域の周囲に反転層が形成されに＜＜シ、半導体基板
の主面に形成される縦形トランジスタのベース・コレク
タ間の寄生容量を低減させるとともに、横形トランジス
タのエミッタ・コレクタ間の導通を防止するという上記
目的を達成するものである。

［実施例１］ 第３図〜第７図には、本発明をバイポーラ集積回路に適
用した場合の一実施例が製造工程順に示されている。

この実施例においては、先ず公知のバイボーラ集積回路
のプロセスによって、半導体基板１上に酸化膜等をマス
クにしてＮ＋型埋込層２を形成し、その上にＮ−型エピ
タキシャル層３を気相成長法により形成してから、その
表面に酸化膜２１および窒化膜２２を形成する。次に、
分離領域が形成される部分の酸化膜と窒化膜を除去し、
これをマスクとして第３図に示すように、Ｎ＋型埋込層
２を貫通し、Ｐ型基板１まで達するようなＵ溝４を形成
する。

それから、上記窒化膜２２をマスクとして熱拡散によっ
てＵ溝４の内壁に沿ってひ素のようなＮ型不純物を拡散
させ、濃度１０”〜】０１７程度で厚みが０．２〜０．
５μｍ程度のＮ型拡散層２３を形成する。この場合、熱
拡散によりＮ型拡散層２３を形成する代わりに、第３図
に鎖線Ｐで示すように、ひ素がドープされたポリシリコ
ン層をＣＶＤ法（ケミカル・ベイパー・デポジション法
）により形成してから熱処理を施し、ポリシリコン層か
らの不純物拡散によってＮ型拡散層２３を形成するよう
にしてもよい。

その後、Ｕ溝４内にボロン等のイオン打込みを行なって
拡散させることによりチャンネルストッパ層２４を形成
して第４図の状態となる。それから、Ｕ溝４の内側に酸
化膜のような絶縁膜５を形成した後、このＵ溝４の内側
にＣＶＤ法によりポリシリコンロをデポジションし、ド
ライエツチングにより平坦化することにより、第５図の
状態となる。

第５図の状態の後は、例えばエピタキシャル層３の表面
の酸化膜２１と窒化膜２２を除去してから、熱酸化によ
りエピタキシャル層３の表面とポリシリコンロの表面に
酸化膜１５を形成し、その上に窒化膜１６を形成する。

それから、窒化膜１６に穴をあけ、これをマスクとして
酸化膜１５の上からＰ型不純物のイオン打込みを行なう
ことにより、Ｐ型ベース領域８を形成する。

次に、ＣＶＤ法によりポリシリコン層を全面的に形成し
てから、このポリシリコン層にイオン打込みによってひ
素のようなＮ型不純物をドープさせる。しかる後、ホト
エツチングによりエミッタ領域およびコレクタ引上げ口
となる部分の上にのみポリシリコンが残るように除去す
ることにより、ポリシリコン電極２３ａ、２３ｂを形成
する。それから、ホトレジストをマスクにしてポリシリ
コン電極２３ｂに対してのみリンのようなＮ型不純物を
ドープしてから熱処理を施すことにより、ポリシリコン
電極２３ａ、２’３ｂからの不純物拡散によってＮ型コ
レクタ引上げ領域７およびＮ型エミッタ領域９が形成さ
れる。この場合、ひ素に比べてリンの方が拡散速度が速
いのでエミッタ領域９に比べて深いコレクタ引上げ領域
７が形成される。

その後、ＰＳＧ膜のような眉間絶縁膜１１を全面的にデ
ポジションしてからコンタクトホールを形成し、その上
にアルミニウムを蒸着してからホトエツチングにより不
用な部分を除去することにより、アルミ電極１３ａ〜１
３ｃを形成して第７図の状態となる。

なお、第７図の状態の後は、アルミ電極１３ａ〜１２ｃ
上に全面的にファイナルパッシベーション膜を形成する
ことにより完成状態とされる。

上記実施例によれば、Ｕ溝分離領域と接するコレクタと
してのＮ−型エピタキシャル層３に薄いＮ型拡散層２３
が形成される。そのため、基板１に一５ｖのような回路
の最も低い電圧を印加することによってＵ溝分離領域内
のポリシリコンロの電位がコレクタ電位よりも低くなっ
ても、絶縁膜５とエピタキシャル層３との間に反転層が
形成さ−れ番；＜くなる。

その結果、Ｐ型ベース領域８とエピタキシャル層３との
間の空乏層がＵ溝分離領域に沿って下方へ延びて接合容
量が増加するのが防止される。

また、第２図に示すようなラテラルトランジスタに上記
実施例を適用すれば、Ｕ溝分離領域の周囲に反転層が形
成されにくくなるので、エミッタ・コレクタ間の導通が
防止される。これによって、バイポーラトランジスタの
動作速度および信頼性が向上される。

なお、上記実施例の場合、チャンネルストッパ層２４の
形成のためのイオン打込みは、深い打込みを防止するた
め、基板と直角方向ではなく少し傾いた方向から行なわ
れる。その場合、上記実施例のととくＵ溝の内壁に沿っ
てＮ型拡散層２３が形成されるようにされていると、Ｕ
溝の側壁に打ち込まれたチャンネルストッパ用のＰ型不
純物を、Ｎ型拡散層２３のＮ型不純物で打ち消すことが
できるという利点もある。

上記実施例におけるＮ型拡散層２３は、濃度が高すぎる
とＰ型ベース領域８との間の空乏層が狭くなって、接合
容量が大きくなったり、ベース・コレクタ間の耐圧が下
がるおそれがある。従って。

Ｎ型拡散層２３の濃度は、ｉｏ”〜ｘｏｌＧ程度の濃度
のエピタキシャル層３に対し、これよりも１ケタ程度高
い例えば１０１６〜１０１７程度にしておくのが良い。

［実施例２］ 第８図および第９図には、本発明の第２の実施例が示さ
れている。

この実施例では１分離領域となる部分にＵ溝４を形成し
て第３図の状態となるところまでは前記実施例と同様で
ある。しかして、この実施例では、Ｕ溝４を形成した後
、基板表面のマスクとなった窒化膜２２および酸化膜２
１を除去し、それから、熱拡散によって全面的にＮ型不
純物を拡散させる。

すると、第８図に示すように基板１の表面およびＵ溝４
の内壁にＮ型拡散層２３が形成される。この場合にも、
基板表面の絶縁膜を除去してからＮ型不純物がドープさ
れたポリシリコン層を全面的にデポジションしてから熱
処理を行なって、ポリシリコンからの拡散によってＮ型
拡散層２３を形成するようにしてもよい。

第８図の状態の後は、イオン打込みによってＵ溝４の底
部にチャンネルストッパ層２４を形成してから、熱酸化
を行なって基板表面からＵ溝４の内壁にかけて酸化膜５
を形成して第９図の状態となる。その後は、前記第１の
実施例と同様の方法により、Ｕ溝４内にポリシリコンロ
を充填して平坦化してから、その表面に酸化膜を形成し
て蓋をした後、ベース、エミッタおよびコレクタ領域お
よびそれらの各電極を形成することによって、第７図と
略同じ構造のバイポーラトランジスタが形成される。

この実施例においても、Ｕ溝分離領域の周囲にＮ型拡散
層２３が形成されるため、第１の実施例と同様に、縦型
トランジスタのベース・コレクタ間の寄生容量が減少さ
れる。また、ラテラルトランジスタでは、エミッタ・コ
レクタの導通を防止することができるという効果がある
。

しかも、この実施例によれば、前記第１の実施例におい
てＵ溝分離領域表面の境界部に酸化膜の形成によって生
じるバーズヘッドができなくなる゛　ため平坦化が容易
になる。また、Ｕ溝４の内壁に形成される酸化膜５を薄
くすることができるため、酸化膜形成の際にＵ溝周囲に
発生する結晶欠陥を少なくすることができるとともに、
Ｕ溝分離領域の幅を狭くして集積度を高めることもでき
る。

従って、このようにＵ溝４内に薄い酸化膜５を形成する
ようにしたものにおいては、酸化膜が薄くなることによ
ってＵ溝分離領域の周囲に寄生ＭｏＳによる反転層が形
成され易くなるので、本実施例のように予めＵ溝の壁面
にＮ型拡散層２３を形成しておくことによるメリットが
大きい。

なお、上記実施例では、基板の主面に酸化膜２１と窒化
膜２２を形成して、これをマスクとしてＵ溝４を形成す
るようにしたものについて説明したが、基板の主面に酸
化膜のみを形成し、この酸化膜をマスクとしてＵ溝を形
成するようにしてもよい。

さらに、上記実施例では、ベースとコレクタ間に分離領
域が設けられていないが、第１図に示す構造と同じよう
にＰ型ベース領域８とコレクタ引上げロアとの間にＮ＋
埋込層２の表面に達する比較的浅いＵ溝分離領域を形成
するようにしてもよい。

また、実施例ではベース形成後にコレクタ引上げロアを
形成しているが、コレクタ引上げロアをベースの形成前
に形成するようにしてもよい。コレクタ引上げロアは、
ポリシリコンからの拡散でなく、イオン打込みによって
形成するようにしてもよい。

［効果］ （１）分離領域が形成されるべき部分に溝を掘った後、
溝の内側の壁面に不純物を導入させることにより予め溝
の側面に沿って半導体層を形成しておくようにしたので
１分離領域内の誘電体の電位−が変動しても分離領域の
周囲に反転層が形成されにくくなるという作用により、
半導体基板の主面に形成される縦形トランジスタのベー
ス・コレクタ間の寄生容量を低減され、これによってト
ランジスタの動作速度が向上されるとともに、壁面チャ
ンネルの心配がなくなるため、レイアウト上の制約が少
なくなり高集積化が可能となるという効果がある。

（２）分離領域が形成されるべき部分に溝を掘った後、
溝の内側の壁面に不純物を導入させることにより予め溝
の側面に沿って半導体層を形成しておくようにしたので
、分離領域内の誘電体の電位が変動しても分離領域の周
囲に反転層が形成されにくくなるという作用により、横
形トランジスタのエミッタ・コレクタ間の導通を防止す
ることができるようになり、これによってトランジスタ
の信頼性が向上されるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、分離用の溝の内
側に充填される物質はポリシリコンに限定されず他の導
電体であってもよい。また、溝の内側に形成される絶縁
膜は酸化膜のみでなく、酸化膜と窒化膜の二層あるいは
三層構造であってもよい。さらに、溝の形状は、Ｕ字状
に限定されるものでなく、基板に溝を掘って誘電体で埋
める構造であればよく７字状であってもよい。

［利用分野］ この発明は、バイポーラ集積回路におけるバイポーラト
ランジスタ間の分離領域のみでなく、溝掘り分離法が適
用されたＭＯ３集積回路等にも利用できるものである。

【図面の簡単な説明】

第１図は、Ｕ溝分離法を適用した先願の半導体装置にお
けるバイポーラトランジスタおよびその素子間分離領域
の構成例を示す断面図。 第２図は、横形トランジスタの構成例を示す平面図、 第３図〜第７図は１本発明をバイポーラ集積回路に適用
した場合の第１の実施例を製造工程順に示す断面図、 第８図および第９図は、第２の実施例を製造工程順に示
す断面図である。 １・・・・半導体基板、２・・・・Ｎ＋型埋込層、３・
・・・Ｎ−型エピタキシャル層、４・・・・分離用溝（
Ｕ溝）、５・・・・絶縁膜、６・・・・導電体（ポリシ
リコン）、７・・・・コレクタ引上げ領域、８・・・・
ベース領域、９・・・・エミッタ領域、１０・・・・Ｕ
溝分離領域、１１・・・・層間絶縁膜、１２ａ。 １２ｂ・・・・コンタクトホール、１３ａ〜１３ｃ・・
・・アルミ電極、１５．２１・・・・絶縁膜（酸化膜）
、１６．２２・・・・絶縁膜（窒化膜）、２３・・・・
拡散層（Ｎ型拡散層）２４・・・・チャンネルストッパ
層（Ｐ型拡散層）、２５ａ、２５ｂ・・・・ポリシリコ
ン電極。 第　１　図 第　２　図 第　３　図 第　４　図 第　５　図 第　６　図 第　７　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主面に形成される素子の活性領域間に
   溝を掘って内側に絶縁膜を形成し、該絶縁膜の内側に誘
   電体を充填してから表面に絶縁膜を形成することにより
   分離領域が形成されてなる半導体装置において、上記溝
   内の絶縁膜の周囲には周辺の低濃度領域よりも濃度の高
   い半導体層が形成されてなることを特徴とする半導体装
   置。 ２、上記素子が縦型のＮＰＮバイポーラトランジスタで
   あるものにおいて、上記分離領域の周囲のＮ−型コレク
   タ領域と接する部分にこれよりも濃度の高いＮ型半導体
   層が形成されてなることを特徴とする特許請求の範囲第
   １項記載の半導体装置。 ３、上記素子が横型のバイポーラトランジスタであるも
   のにおいて、ベース領域側部の上記分離領域と接する部
   分にベース領域よりも濃度の高い半導体層が形成されて
   なることを特徴とする特許請求の範囲第１項記載の半導
   体装置。