JPS60237550A - Cpu負荷率測定装置 - Google Patents

Cpu負荷率測定装置

Info

Publication number
JPS60237550A
JPS60237550A JP59094359A JP9435984A JPS60237550A JP S60237550 A JPS60237550 A JP S60237550A JP 59094359 A JP59094359 A JP 59094359A JP 9435984 A JP9435984 A JP 9435984A JP S60237550 A JPS60237550 A JP S60237550A
Authority
JP
Japan
Prior art keywords
load factor
program
cpu load
cpu
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59094359A
Other languages
English (en)
Inventor
Keiji Sakamoto
坂本 啓司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP59094359A priority Critical patent/JPS60237550A/ja
Publication of JPS60237550A publication Critical patent/JPS60237550A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)技術分野 この発明は、CPUが処理するアプリケーションプログ
ラムのCPU負荷率を測定するCPU負荷率測定装置に
関する。
(b)発明の背景 マイクロプロセッサ等を処理装置に装備して実時間制御
を行う場合、マイクロプロセッサに処理させるプログラ
ムの難易でその応答速度が異なってくる。そのためCP
Uの負荷率の測定は重要である。しかし、マイクロプロ
セッサ程度の規模のCPUに対して価格的、精度的に最
適な負荷率測定装置は従来存在しなかった。
(C1発明の目的 この発明は上記現状とその必要性に鑑み、cPU自身が
持つタイマ機能と処理能力を利用して、簡便に負荷率を
計測できるcpu負荷率測定装置を提供することを目的
とする。
(d)発明の構成 この発明は、一定時間内に命令待ちプログラムをまわる
回数を計測する計測手段と、前記一定時間内に命令が入
力されることなく前記命令待ちプログラムをまわる回数
を基準値とし稼働中の前記計測手段の計測値と前記基準
値とでCPU負荷率を計算する演算手段と、計算された
CPU負荷率を表示する表示装置を有することを特徴と
する特(e)実施例 第2図はこの発明の実施例であるCPU負荷率測定装置
を装備した処理装置の構成を示すプロ・ツク図である。
入出力装置3は、処理装置からデータを得るセンサや制
御信号を出力する制御部等で構成されている。CPUI
は前記入出力装置3から受け取る情報によって所定のア
プリケーションプログラムを処理しその結果を再び入出
力袋W3に供給する。前記CP tJ 1にはメモリ2
とCRTディスプレイである表示装置4が接続されてい
る第1図は上記実施例のCPUIの処理手順を示すフロ
ーチャートを示す。同図において、ステップnl(以下
ステップn+を単にniと呼ぶ)。
n2.n3はそれぞれnil、nl2.n13の応用プ
ログラムを実行する命令の入力有無を判断し入力があれ
ば所定のアブリケーショ・ンプログラムを実行する。n
4ではカウント値Cに1を加え、一定時間経過すれば処
理をn6に進め経過していなければ処理をnlに戻す(
n5)。このn4がこの発明の計測手段に対応する。n
6では、CPU負荷負荷率針算する。nlではその値を
表示装置4に表示する。またn8でカウント値CをBに
設定する。n8は、今回n5→n6と抜けたときのカウ
ント値を前回の値として設定するステップである。この
n8を終えると再びn1以下を実行する。
ここで前記命令の入力がなく前記一定時間n1〜n5を
まわりつづけて、n5−=n5と進んだときの一定時間
内におけるn4を処理する回数を基準値Aとした場合、
命令の入力があってnil〜n13が実行されている経
過において、n5→n6と抜けた時の負荷率lはβ−(
’A−(C−B))/Aで計算することができる。つま
り、命令が入力されることによって一定時間内にn1〜
n5の処理をまわる回数が減れば、減少した処理回数骨
の時間だけ前記命令によって実行されたプログラムがC
PUIを占用したことになるわけである。nlで前記負
荷率lを表示画面4に表示し、カウント値Cを前回値B
とした後処理をnlに戻ず。
第3図は上記実施例のメモリ2の要部構成図である。エ
リアM1にはn l 1. n 12. n 13で実
行される応用プログラムが記憶され、エリアM2にはn
1〜n5で処理されるプログラムが記憶されている。n
4で積算されるカウント値Cはアイドルカウントエリア
であるエリアM5に記憶されている。n5.nl、n1
3で処理される負荷率計算プログラムはエリアM3に記
憶され、前回値Bの値はエリアM4に記憶されている。
上記の構成からなる負荷率測定装置を装備する処理装置
を稼働させた場合、CPUIは目的とするアプリケーシ
ョンプログラムを実行しながら一定時間毎に表示装置4
にCPUIの負荷率を表示してゆく。
(f1発明の効果 以上のようにこの発明によると、CPU自身が持つタイ
マ機能と、CI)U、がアプリケーションプログラムを
処理する場合に命令待ちプログラムとして一時的に実行
されるプログラムの処理時間を利用して簡便にcpu負
荷率を測定表示できるので、マイクロプロセッサ等を装
備する処理装置に最適のCPU負荷率測定装置を提供す
ることができる。
【図面の簡単な説明】
第1図はこの発明の実施例であるCPU負荷率測定装置
を装備する処理装置の構成を示すブロック図である。第
2図は上記実施例のcpuの処理手順を示すフローチャ
ートである。第3図は上記メモリの要部構成図である。 1−CPU、2−メモリ、3−入出力装置、4−表示画
面、 M2−命令待ちプログラム記憶エリア、M3−負荷率計
算プログラム記憶エリア。 出願人 立石電機株式会社 代理人 弁理士 小森久夫 第1 IT 第2図 第3図

Claims (1)

  1. 【特許請求の範囲】 (1ン命令待ちのプログラムと命令に従ってアプリケー
    ションプログラムを実時間で処理するCPUを備えた処
    理装置において、 一定時間内に前記命令待ちプログラムをまわる回数を計
    測する計測手段と、前記一定時間内に命令が入力される
    ことなく前記命令待ちプログラムをまわる回数を基準値
    とし稼働中の前記計測手段の計測値と前記基準値とでC
    PU負荷率を計算する演算手段と、計算されたCPU負
    荷率を表示する表示装置を有してなるCPU負荷率測定
    装置。
JP59094359A 1984-05-10 1984-05-10 Cpu負荷率測定装置 Pending JPS60237550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59094359A JPS60237550A (ja) 1984-05-10 1984-05-10 Cpu負荷率測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59094359A JPS60237550A (ja) 1984-05-10 1984-05-10 Cpu負荷率測定装置

Publications (1)

Publication Number Publication Date
JPS60237550A true JPS60237550A (ja) 1985-11-26

Family

ID=14108099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59094359A Pending JPS60237550A (ja) 1984-05-10 1984-05-10 Cpu負荷率測定装置

Country Status (1)

Country Link
JP (1) JPS60237550A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0320329A2 (en) * 1987-12-08 1989-06-14 Northern Telecom Limited Real time digital signal processor idle indicator
WO1999034292A1 (de) * 1997-12-24 1999-07-08 Robert Bosch Gmbh Verfahren zur ermittlung der auslastung eines rechengeräts

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0320329A2 (en) * 1987-12-08 1989-06-14 Northern Telecom Limited Real time digital signal processor idle indicator
EP0320329A3 (en) * 1987-12-08 1990-12-05 Northern Telecom Limited Real time digital signal processor idle indicator
WO1999034292A1 (de) * 1997-12-24 1999-07-08 Robert Bosch Gmbh Verfahren zur ermittlung der auslastung eines rechengeräts
US6477484B1 (en) 1997-12-24 2002-11-05 Robert Bosch Gmbh Method for determining the load of a computing device

Similar Documents

Publication Publication Date Title
JP3334279B2 (ja) ピッチ表示装置
JP3188862B2 (ja) 消費電力解析方法及び装置
JPS60237550A (ja) Cpu負荷率測定装置
EP0331193A3 (en) Vector operation instruction issue control method
JP2581764B2 (ja) 歩数計
JP4345200B2 (ja) プログラマブルコントローラのi/oユニット
JPH06265646A (ja) クロノグラフ機能付アナログ電子時計
KR950013602B1 (ko) 주파수 측정장치
JPH0626807Y2 (ja) 測定値信号処理装置
JPS59208661A (ja) 計算機の負荷測定方法
JPH02126345A (ja) 情報処理装置
JPH04148245A (ja) プログラム開発支援装置
JPH07260958A (ja) ストップウオッチ
JPS6262372U (ja)
JPS62229449A (ja) プログラムロ−ド時間表示装置
JPS5822463A (ja) 計算機負荷測定器
JPS6076609A (ja) 測定値処理装置
JPH02212944A (ja) 論理シミュレーション方式
JP2000121406A (ja) パルス積算装置および電子式流量計
JPH07295863A (ja) 数値制御装置のソフトウェア処理時間測定方式
JPS60225065A (ja) 車速検出方法
JPH01195532A (ja) マイクロプロセッサー
JPS63245533A (ja) プログラム性能測定方法
JPH08240448A (ja) 表示装置
JPS5979116A (ja) 指示調節計