JPH0334847B2 - - Google Patents
Info
- Publication number
- JPH0334847B2 JPH0334847B2 JP60040323A JP4032385A JPH0334847B2 JP H0334847 B2 JPH0334847 B2 JP H0334847B2 JP 60040323 A JP60040323 A JP 60040323A JP 4032385 A JP4032385 A JP 4032385A JP H0334847 B2 JPH0334847 B2 JP H0334847B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- insulating film
- single crystal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 229910052732 germanium Inorganic materials 0.000 claims description 24
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 17
- 230000008018 melting Effects 0.000 claims description 17
- 238000002844 melting Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02516—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体単結晶層の製造方法に係わ
り、特に絶縁膜上にシリコンの単結晶層を形成す
る半導体単結晶層の製造方法に関する。
り、特に絶縁膜上にシリコンの単結晶層を形成す
る半導体単結晶層の製造方法に関する。
近年、半導体工業の分野では、電子ビームやレ
ーザビームによるアニールで絶縁膜上にシリコン
単結晶層を形成する、所謂SOI（Silicon
onInsulator）技術の研究開発が盛んに行われて
いる。また、SOI技術を利用して素子を３次元的
に形成する、所謂３次元ICの開発も進められて
いる。
ーザビームによるアニールで絶縁膜上にシリコン
単結晶層を形成する、所謂SOI（Silicon
onInsulator）技術の研究開発が盛んに行われて
いる。また、SOI技術を利用して素子を３次元的
に形成する、所謂３次元ICの開発も進められて
いる。
絶縁膜上にシリコン単結晶層を形成する技術の
一つとして従来、第４図に示すような方法が提案
されている。この方法では、シリコン基板４１上
に開孔部４３を持つ絶縁膜４２を形成し、続いて
多結晶若しくは非晶質のシリコン膜４４を全面に
形成する。次いで、これを電子ビーム或いはレー
ザビームで順次溶融・固化していくことによつ
て、ビーム照射された部分を単結晶化する。この
場合、開孔部４３ではシリコン膜４４がシリコン
基板４１と直接接触しているので、基板４１から
縦方向及びそれに続いて横方向にエピタキシヤル
成長が進行し、接触部分の方位情報が絶縁膜４２
上に成長する単結晶層に与えられる。
一つとして従来、第４図に示すような方法が提案
されている。この方法では、シリコン基板４１上
に開孔部４３を持つ絶縁膜４２を形成し、続いて
多結晶若しくは非晶質のシリコン膜４４を全面に
形成する。次いで、これを電子ビーム或いはレー
ザビームで順次溶融・固化していくことによつ
て、ビーム照射された部分を単結晶化する。この
場合、開孔部４３ではシリコン膜４４がシリコン
基板４１と直接接触しているので、基板４１から
縦方向及びそれに続いて横方向にエピタキシヤル
成長が進行し、接触部分の方位情報が絶縁膜４２
上に成長する単結晶層に与えられる。
しかしながら、この種の方法にあつては次のよ
うな問題があつた。即ち、シリコンと絶縁膜例え
ばシリコン酸化膜との熱伝導度を比較すると、シ
リコンの熱伝導性の方が遥かに良好である。この
熱伝導度の違いにより、開孔部４３上と絶縁膜４
２上とで熱抵抗が異なり、シード部（開孔部）の
熱抵抗の方が小さくなる。これは、前記第４図に
も示す如く、シード部における熱拡散が絶縁膜４
２上のそれより大きくなるからである。このた
め、絶縁膜４２上のシリコンを溶融するのに適切
なエネルギーでは、シード部のシリコンが溶融し
ない場合がある。また、シード部を適切に溶融さ
せるエネルギーでは、絶縁膜４２上のシリコンが
過度に加熱され蒸発してしまう虞れがある。この
ように、シード部と絶縁膜上の半導体部分を共に
適切に溶融させることは困難であつた。
うな問題があつた。即ち、シリコンと絶縁膜例え
ばシリコン酸化膜との熱伝導度を比較すると、シ
リコンの熱伝導性の方が遥かに良好である。この
熱伝導度の違いにより、開孔部４３上と絶縁膜４
２上とで熱抵抗が異なり、シード部（開孔部）の
熱抵抗の方が小さくなる。これは、前記第４図に
も示す如く、シード部における熱拡散が絶縁膜４
２上のそれより大きくなるからである。このた
め、絶縁膜４２上のシリコンを溶融するのに適切
なエネルギーでは、シード部のシリコンが溶融し
ない場合がある。また、シード部を適切に溶融さ
せるエネルギーでは、絶縁膜４２上のシリコンが
過度に加熱され蒸発してしまう虞れがある。この
ように、シード部と絶縁膜上の半導体部分を共に
適切に溶融させることは困難であつた。
一方、上記の問題を解決する手法として最近、
半導体膜の上部に高融点金属層を配置させて２次
元面内の熱拡散を促進させる方法、或いは半導体
膜の上部にSiO2，Si3N4等の保護絶縁膜を被着さ
せて絶縁膜上の半導体膜が過度に加熱された時の
蒸発を抑制する方法等が試みられている。しかし
ながら、上記の方法にあつても半導体膜を一様に
溶融・再凝固させ、滑らかな表面形状を得ると共
に、大面積の単結晶層を得ることは困難であつ
た。
半導体膜の上部に高融点金属層を配置させて２次
元面内の熱拡散を促進させる方法、或いは半導体
膜の上部にSiO2，Si3N4等の保護絶縁膜を被着さ
せて絶縁膜上の半導体膜が過度に加熱された時の
蒸発を抑制する方法等が試みられている。しかし
ながら、上記の方法にあつても半導体膜を一様に
溶融・再凝固させ、滑らかな表面形状を得ると共
に、大面積の単結晶層を得ることは困難であつ
た。
本発明の目的は、絶縁膜上とシード部上との熱
抵抗の違いに起因する問題を解決し、横方向シー
デイングエピタキシヤル成長を容易に行うことが
でき、SiO2絶縁膜上に大面積のシリコン単結晶
層を形成し得るシリコン単結晶層の製造方法を提
供することにある。
抵抗の違いに起因する問題を解決し、横方向シー
デイングエピタキシヤル成長を容易に行うことが
でき、SiO2絶縁膜上に大面積のシリコン単結晶
層を形成し得るシリコン単結晶層の製造方法を提
供することにある。
本発明の骨子は、シード部の多結晶シリコン半
導体膜の融点を下げることにより、シード部と絶
縁膜上とで温度差が生じても両者の半導体膜の溶
融を適切に行うことにある。
導体膜の融点を下げることにより、シード部と絶
縁膜上とで温度差が生じても両者の半導体膜の溶
融を適切に行うことにある。
即ち本発明は、SiO2絶縁膜上にシリコン半導
体単結晶層を形成するシリコン単結晶の製造方法
において、単結晶シリコン基板上に一部開孔部を
有するSiO2絶縁膜を形成したのち、上記開孔部
及び絶縁膜上に多結晶若しくは非晶質シリコンの
半導体膜を堆積し、さらに上記開孔部の半導体膜
上にゲルマニウム層を形成し、また該ゲルマニウ
ム層を含めて上記半導体膜上にSiO2保護膜を被
覆し、しかるのち上記半導体膜を溶融して単結晶
化するようにした方法である。
体単結晶層を形成するシリコン単結晶の製造方法
において、単結晶シリコン基板上に一部開孔部を
有するSiO2絶縁膜を形成したのち、上記開孔部
及び絶縁膜上に多結晶若しくは非晶質シリコンの
半導体膜を堆積し、さらに上記開孔部の半導体膜
上にゲルマニウム層を形成し、また該ゲルマニウ
ム層を含めて上記半導体膜上にSiO2保護膜を被
覆し、しかるのち上記半導体膜を溶融して単結晶
化するようにした方法である。
即ち、本発明によれば絶縁膜の開孔部上では多
結晶若しくは非晶質シリコンの半導体膜の上にゲ
ルマニウム層が形成され、更にゲルマニウム層は
これより高融点のSiO2保護膜で被覆されている
ため、溶融すると、ゲルマニウム層は比較的低温
で溶融し、溶融したゲルマニウムは下層の多結晶
若しくは非晶質シリコンの半導体膜と反応してシ
リコンとゲルマニウムとの化合物を形成するが、
この化合物はその融点がSiO2絶縁膜上の多結晶
若しくは非晶質シリコンの半導体膜のそれよりも
低いため、上述のように溶融の際に開孔部上と絶
縁膜上との間に温度差が存在しても、開孔部上の
半導体膜を絶縁膜上のそれと同様に溶融させるこ
とができる。即ち、シード部及び絶縁膜上の半導
体膜を共に適切に溶融させることができる。同時
に、開孔部上に形成されたシリコンとゲルマニウ
ムとの化合物層は単結晶シリコン基板との格子整
合がよく、良好なシード部となる。このため、シ
ード部及び絶縁膜上の半導体膜を連続的に滑らか
に溶融・再凝固させることができる。特に、シー
ド部の溶融を容易に行うことができ、そこから絶
縁膜上の半導体膜への横方向エピタキシヤル成長
が円滑に行えるようになる。この効果は、絶縁膜
の厚みが大きい場合（例えば1μm以上）で特に顕
著であり、従来技術の限界（約1.3μm程度）以上
の絶縁膜の厚みにおいても単結晶化が容易とな
る。また、この効果により、結晶粒界の発生を抑
制することができ、単結晶層の大面積形成とその
結晶品質の向上が実現できる。
結晶若しくは非晶質シリコンの半導体膜の上にゲ
ルマニウム層が形成され、更にゲルマニウム層は
これより高融点のSiO2保護膜で被覆されている
ため、溶融すると、ゲルマニウム層は比較的低温
で溶融し、溶融したゲルマニウムは下層の多結晶
若しくは非晶質シリコンの半導体膜と反応してシ
リコンとゲルマニウムとの化合物を形成するが、
この化合物はその融点がSiO2絶縁膜上の多結晶
若しくは非晶質シリコンの半導体膜のそれよりも
低いため、上述のように溶融の際に開孔部上と絶
縁膜上との間に温度差が存在しても、開孔部上の
半導体膜を絶縁膜上のそれと同様に溶融させるこ
とができる。即ち、シード部及び絶縁膜上の半導
体膜を共に適切に溶融させることができる。同時
に、開孔部上に形成されたシリコンとゲルマニウ
ムとの化合物層は単結晶シリコン基板との格子整
合がよく、良好なシード部となる。このため、シ
ード部及び絶縁膜上の半導体膜を連続的に滑らか
に溶融・再凝固させることができる。特に、シー
ド部の溶融を容易に行うことができ、そこから絶
縁膜上の半導体膜への横方向エピタキシヤル成長
が円滑に行えるようになる。この効果は、絶縁膜
の厚みが大きい場合（例えば1μm以上）で特に顕
著であり、従来技術の限界（約1.3μm程度）以上
の絶縁膜の厚みにおいても単結晶化が容易とな
る。また、この効果により、結晶粒界の発生を抑
制することができ、単結晶層の大面積形成とその
結晶品質の向上が実現できる。
以下、本発明の詳細を図示の実施例によつて説
明する。
明する。
第１図ａ〜ｄは本発明の一実施例方法に係わる
シリコン単結晶層製造工程を示す断面図である。
まず、第１図ａに示す如く面方位（100）の単結
晶シリコン基板（半導体基板）１１上にCVD法
により厚さ1.5［μm］のSiO2膜１２を堆積し、通
常のフオトエツチング法により幅２［μm］のシー
ド部とすべき部分を除去して開孔部１３を形成し
た。
シリコン単結晶層製造工程を示す断面図である。
まず、第１図ａに示す如く面方位（100）の単結
晶シリコン基板（半導体基板）１１上にCVD法
により厚さ1.5［μm］のSiO2膜１２を堆積し、通
常のフオトエツチング法により幅２［μm］のシー
ド部とすべき部分を除去して開孔部１３を形成し
た。
次いで、シリコン基板１１の露出部表面の自然
酸化膜を及び汚染物質を除去するために、
H2SO4＋H2O2混合液及び純水で希釈したHF溶液
中で該基板１１を洗浄し、乾燥させた。その後、
直ちにSiH4の熱分解を用いたCVD法により、第
１図ｂに示す如く全面に厚さ0.6［μm］の多結晶
シリコン膜（半導体膜）１４を堆積した。
酸化膜を及び汚染物質を除去するために、
H2SO4＋H2O2混合液及び純水で希釈したHF溶液
中で該基板１１を洗浄し、乾燥させた。その後、
直ちにSiH4の熱分解を用いたCVD法により、第
１図ｂに示す如く全面に厚さ0.6［μm］の多結晶
シリコン膜（半導体膜）１４を堆積した。
次いで、真空蒸着法により、第１図ｃに示す如
くゲルマニウム層（物質層）１５を厚さ0.4［μm］
堆積し、フオトエツチング法により、開孔部１３
上のゲルマニウム層１５を残し、他の部分のゲル
マニウム層を除去した。続いて、第１図ｄに示す
如く、表面保護膜として厚さ0.2［μm］のSiO2膜
１６をCVD法により堆積した。
くゲルマニウム層（物質層）１５を厚さ0.4［μm］
堆積し、フオトエツチング法により、開孔部１３
上のゲルマニウム層１５を残し、他の部分のゲル
マニウム層を除去した。続いて、第１図ｄに示す
如く、表面保護膜として厚さ0.2［μm］のSiO2膜
１６をCVD法により堆積した。
以上の手順で製作した試料を走査電子ビームア
ニールにより、表面半導体層を順次溶融・再凝固
させて、横方向エピタキシヤル成長させた。電子
ビームは36［ＭHz］の正弦波により半値幅約150
［μm］のスポツトビームを一方向に高速偏向する
ことにより長さ〜１［μm］に疑似的に線状化した
ものを用いた。この線状化ビームを線状方向と直
角な方向に走査した。走査速度は100［mm／sec］、
ビーム加速電圧は10［KeV］、ビーム電流は３，
２［mA］とした。
ニールにより、表面半導体層を順次溶融・再凝固
させて、横方向エピタキシヤル成長させた。電子
ビームは36［ＭHz］の正弦波により半値幅約150
［μm］のスポツトビームを一方向に高速偏向する
ことにより長さ〜１［μm］に疑似的に線状化した
ものを用いた。この線状化ビームを線状方向と直
角な方向に走査した。走査速度は100［mm／sec］、
ビーム加速電圧は10［KeV］、ビーム電流は３，
２［mA］とした。
この結果、500［μm］角のSOI層（シリコン膜
１４）全域が基板１１と同一方位の単結晶層とな
り、亜結晶粒界は全く存在しないことが、選択エ
ツチング後の表面形状の観察により明らかになつ
た。また、シード部からSOI層への遷移領域の表
面形状はなだらかになつており、SOI層での表面
平坦度も良好で、表面凹凸は±100［Å］であつ
た。
１４）全域が基板１１と同一方位の単結晶層とな
り、亜結晶粒界は全く存在しないことが、選択エ
ツチング後の表面形状の観察により明らかになつ
た。また、シード部からSOI層への遷移領域の表
面形状はなだらかになつており、SOI層での表面
平坦度も良好で、表面凹凸は±100［Å］であつ
た。
ここで、前記ゲルマニウム層１５を設けたこと
による効果は、次のようにして説明される。即
ち、ゲルマニウムはシリコンよりも融点の低いも
のであるから、前記シリコン膜１４のアニールの
際にシリコン膜１４とゲルマニウム層１５とが反
応し、該反応物の融点はシリコンのそれよりも低
くなる。つまり、開孔部１３のシリコン（実際に
はシリコンとゲルマニウムとの化合物）の融点が
SiO2膜１２上のシリコンの融点より低くなる。
一方、開孔部１３とSiO2膜１２上とでは熱抵抗
の違いにより、同一アニール条件でも第２図に示
す如く表面温度が異なり、開孔部１３の方が低い
ものとなる。従つて、このときの温度差を前記融
点の差で補償すれば、同一アニール条件であつて
も、開孔部１３及びSiO2膜１２上のシリコンを
共に適正温度で溶融させることが可能となる。
による効果は、次のようにして説明される。即
ち、ゲルマニウムはシリコンよりも融点の低いも
のであるから、前記シリコン膜１４のアニールの
際にシリコン膜１４とゲルマニウム層１５とが反
応し、該反応物の融点はシリコンのそれよりも低
くなる。つまり、開孔部１３のシリコン（実際に
はシリコンとゲルマニウムとの化合物）の融点が
SiO2膜１２上のシリコンの融点より低くなる。
一方、開孔部１３とSiO2膜１２上とでは熱抵抗
の違いにより、同一アニール条件でも第２図に示
す如く表面温度が異なり、開孔部１３の方が低い
ものとなる。従つて、このときの温度差を前記融
点の差で補償すれば、同一アニール条件であつて
も、開孔部１３及びSiO2膜１２上のシリコンを
共に適正温度で溶融させることが可能となる。
また、開孔部１３上のゲルマニウム層１５の厚
みにより、シード部の融点は変化する。第３図は
シリコン膜１４の厚みを0.6［μm］としたときの
ゲルマニウム層１５の厚みによる融点の変化を示
したものである。このデータを利用して、SOI層
下部の表面温度差に見合つた融点低下量となるよ
うにゲルマニウム層１５の厚さを制御することに
より本発明の効果を最適に導くことができる。こ
れを利用して２［μm］以上の厚みの絶縁層に対し
ても、良好な単結晶膜を形成することができた。
みにより、シード部の融点は変化する。第３図は
シリコン膜１４の厚みを0.6［μm］としたときの
ゲルマニウム層１５の厚みによる融点の変化を示
したものである。このデータを利用して、SOI層
下部の表面温度差に見合つた融点低下量となるよ
うにゲルマニウム層１５の厚さを制御することに
より本発明の効果を最適に導くことができる。こ
れを利用して２［μm］以上の厚みの絶縁層に対し
ても、良好な単結晶膜を形成することができた。
かくして本実施例方法によれば、開孔部１３と
SiO2膜１２上の熱抵抗の差に起因する問題を解
決することができ、両者のシリコンを共に最適条
件で溶融することができる。このため、SiO2膜
１２上に大面積で良質のシリコン単結晶を作成す
ることができる。
SiO2膜１２上の熱抵抗の差に起因する問題を解
決することができ、両者のシリコンを共に最適条
件で溶融することができる。このため、SiO2膜
１２上に大面積で良質のシリコン単結晶を作成す
ることができる。
なお、本発明は上述した実施例方法に限定され
るものではない。例えば、ゲルマニウム層の寸法
は開孔部の寸法と同一である必要はなく、開孔部
の寸法より多少大きくても小さくてもよい。ま
た、電子ビームの代りに、レーザビームを用いる
こともでき、さらにカーボンストリツプヒータや
ランプ加熱等を利用したゾーンメルテイング法に
適用することも可能である。また、絶縁膜上に形
成する半導体膜は多結晶シリコンに限るものでな
く、非晶質シリコンでもよい。その他、本発明の
要旨を逸脱しない範囲で、種々変形して実施する
ことができる。
るものではない。例えば、ゲルマニウム層の寸法
は開孔部の寸法と同一である必要はなく、開孔部
の寸法より多少大きくても小さくてもよい。ま
た、電子ビームの代りに、レーザビームを用いる
こともでき、さらにカーボンストリツプヒータや
ランプ加熱等を利用したゾーンメルテイング法に
適用することも可能である。また、絶縁膜上に形
成する半導体膜は多結晶シリコンに限るものでな
く、非晶質シリコンでもよい。その他、本発明の
要旨を逸脱しない範囲で、種々変形して実施する
ことができる。
第１図ａ〜ｄは本発明の一実施例方法に係わる
シリコン単結晶層製造工程を示す断面図、第２図
は開孔部と絶縁膜上との表面温度差を示す模式
図、第３図はゲルマニウム層の膜厚に対する融点
変化を示す特性図、第４図は従来方法を説明する
ための断面図である。 １１…単結晶シリコン基板（半導体基板）、１
２…SiO2膜（絶縁膜）、１３…開孔部、１４…多
結晶シリコン膜（半導体膜）、１５…ゲルマニウ
ム層（物質層）、１６…SiO2膜（保護絶縁膜）。
シリコン単結晶層製造工程を示す断面図、第２図
は開孔部と絶縁膜上との表面温度差を示す模式
図、第３図はゲルマニウム層の膜厚に対する融点
変化を示す特性図、第４図は従来方法を説明する
ための断面図である。 １１…単結晶シリコン基板（半導体基板）、１
２…SiO2膜（絶縁膜）、１３…開孔部、１４…多
結晶シリコン膜（半導体膜）、１５…ゲルマニウ
ム層（物質層）、１６…SiO2膜（保護絶縁膜）。
Claims (1)
- １ 単結晶シリコンの基板上に一部開孔部を有す
るSiO2絶縁膜を形成する工程と、次いで上記開
孔部及び絶縁膜上に多結晶若しくは非晶質シリコ
ンの半導体膜を堆積する工程と、上記開孔部の半
導体膜上にゲルマニウム層を形成する工程と、該
ゲルマニウム層を含めて上記半導体膜上にSiO2
保護膜を形成する工程と、次いで上記半導体膜を
溶融して単結晶化する工程とを含むことを特徴と
するシリコン単結晶層の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60040323A JPS61201414A (ja) | 1985-03-02 | 1985-03-02 | シリコン単結晶層の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60040323A JPS61201414A (ja) | 1985-03-02 | 1985-03-02 | シリコン単結晶層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61201414A JPS61201414A (ja) | 1986-09-06 |
| JPH0334847B2 true JPH0334847B2 (ja) | 1991-05-24 |
Family
ID=12577396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60040323A Granted JPS61201414A (ja) | 1985-03-02 | 1985-03-02 | シリコン単結晶層の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61201414A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2748358B2 (ja) * | 1986-07-30 | 1998-05-06 | ソニー株式会社 | 半導体単結晶薄膜の製造方法 |
| JP5235462B2 (ja) * | 2008-03-25 | 2013-07-10 | 住友重機械工業株式会社 | レーザ加工方法及び半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893222A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体単結晶膜の製造方法 |
| JPS58212123A (ja) * | 1982-06-02 | 1983-12-09 | Hitachi Ltd | 単結晶薄膜の製造方法 |
-
1985
- 1985-03-02 JP JP60040323A patent/JPS61201414A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893222A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体単結晶膜の製造方法 |
| JPS58212123A (ja) * | 1982-06-02 | 1983-12-09 | Hitachi Ltd | 単結晶薄膜の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61201414A (ja) | 1986-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0235819B1 (en) | Process for producing single crystal semiconductor layer | |
| US4500388A (en) | Method for forming monocrystalline semiconductor film on insulating film | |
| JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
| JPH0334847B2 (ja) | ||
| JP2532252B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JPH0517693B2 (ja) | ||
| JPH0236052B2 (ja) | ||
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JP2699347B2 (ja) | 半導体基板の製造方法 | |
| JPH0236051B2 (ja) | ||
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JP2981777B2 (ja) | 半導体基板の製造方法 | |
| JPS59194422A (ja) | 半導体層の単結晶化方法 | |
| JPH0368532B2 (ja) | ||
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JPH0732121B2 (ja) | 半導体装置の製造方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JP2526380B2 (ja) | 多層半導体基板の製造方法 | |
| JPH0149003B2 (ja) | ||
| JPS61106484A (ja) | 半導体装置用基板及びその製造方法 | |
| JPH01297814A (ja) | 単結晶薄膜の製造方法 | |
| JPS61212012A (ja) | Ｓｏｉ構造形成方法 | |
| JPS6384013A (ja) | 半導体結晶層の製造方法 | |
| JPH0136690B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |