JPS60229409A - Variable gain circuit - Google Patents
Variable gain circuitInfo
- Publication number
- JPS60229409A JPS60229409A JP8377384A JP8377384A JPS60229409A JP S60229409 A JPS60229409 A JP S60229409A JP 8377384 A JP8377384 A JP 8377384A JP 8377384 A JP8377384 A JP 8377384A JP S60229409 A JPS60229409 A JP S60229409A
- Authority
- JP
- Japan
- Prior art keywords
- current
- terminal
- transistor
- variable
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002238 attenuated effect Effects 0.000 abstract description 3
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 10
- 238000011888 autopsy Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
- H03G3/04—Manually-operated control in untuned amplifiers
- H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、モノリシック集積回路で形成されるＡＧＣ回
路に使用される可変利得回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a variable gain circuit used in an AGC circuit formed of a monolithic integrated circuit.
ＡＧＣ回路は各極電子機器への使用が多く、また近年の
半導体集積回路技術の普及と相まって集積化がさかんに
行われている。ＡＧＣ回路は、特に可変利得回路の特性
を良好にする必要があるが、従来は、利得を変化させる
のに伴って動作点が変動するため、可変利得範囲が狭く
なってしまったり、可変利得範囲を広げようとすると電
源電圧を高くしなければならないために、モノリシック
集積回路で形成するのに適さなかった。AGC circuits are often used in various types of electronic equipment, and with the spread of semiconductor integrated circuit technology in recent years, integration has been actively carried out. In an AGC circuit, it is necessary to improve the characteristics of the variable gain circuit in particular, but in the past, the operating point fluctuates as the gain is changed, resulting in a narrow variable gain range or In order to expand this, the power supply voltage had to be increased, making it unsuitable for forming monolithic integrated circuits.
以下、従来のモノリシック集積回路で形成された可変利
得回路の一例を第１図と第２図に基づいて説明する。An example of a conventional variable gain circuit formed using a monolithic integrated circuit will be described below with reference to FIGS. 1 and 2.
第１図において、１〜４はＮＰＮ型のトランジスタ、５
．６はダイオード、７〜１６は抵抗、１７は定電流源、
１８は第１の可変電流源、１９は第１の入力端子、２０
は第２の入力端子、２１は第１の出力端子、２２は第２
の出力端子、２３は電源端子、２４はアース端子である
。In FIG. 1, 1 to 4 are NPN type transistors, 5
．． 6 is a diode, 7 to 16 are resistors, 17 is a constant current source,
18 is a first variable current source, 19 is a first input terminal, 20
is the second input terminal, 21 is the first output terminal, 22 is the second
, 23 is a power supply terminal, and 24 is a ground terminal.
差動対を形成するトランジスタ１，２のエミッタ端子は
共に定電流源１７に接続され、コレクタ端子はそれぞれ
抵抗９，１０を介して電源端子２３に接続されている。The emitter terminals of transistors 1 and 2 forming the differential pair are both connected to a constant current source 17, and the collector terminals are connected to a power supply terminal 23 via resistors 9 and 10, respectively.
トランジスタ１０ベース端子はダイオード５のアノード
端子に接続されるとともＫ、抵抗７を介してトランジス
タ３のエミッタ端子に接続されている。トランジスタ２
０ベース端子はダイオード６のアノード端子に接続され
るとともに１抵抗８を介してトランジスタ４のエミッタ
端子に接続されている。The base terminal of the transistor 10 is connected to the anode terminal of the diode 5 and also to the emitter terminal of the transistor 3 via a resistor 7. transistor 2
The 0 base terminal is connected to the anode terminal of the diode 6 and is also connected to the emitter terminal of the transistor 4 via the 1 resistor 8 .
トランジスタ３．４は、それぞれ入力端子１９゜２０に
供給され振幅が変えられる信号（以下、入力信号という
）をトランジスタ１，２側へ供給する緩衝増幅回路を構
成している。The transistors 3 and 4 constitute a buffer amplifier circuit that supplies signals (hereinafter referred to as input signals) that are supplied to input terminals 19 and 20 and whose amplitudes can be changed to the transistors 1 and 2.
ダイオード５，６０カソード端子は、共に可変電流源１
８に接続されている。The cathode terminals of diodes 5 and 60 are both connected to variable current source 1.
8 is connected.
ここで、ダイオード５．６に流れる順方向電流の値が共
にＩＰの時の動作抵抗をｒｄとすると、ｒｄ＝堅・＋
・・・・・・・・・・・・・・・（１）となる。ただし
、Ａはポルツマン定数、Ｔは絶対温度、？は電子の電荷
である。なお、常温における動作抵抗ｒｄは、上記式（
１）から、ｒｄ中０．０２６．／ＩＦとなる。Here, if the operating resistance when the values of the forward current flowing through the diode 5 and 6 are both IP is rd, then rd=Harden・+
・・・・・・・・・・・・・・・(1) However, A is Portzmann constant, T is absolute temperature, ? is the charge of the electron. Note that the operating resistance rd at room temperature is expressed by the above formula (
1), 0.026 in rd. /IF.
上記式（１）の関係から、可変電流源１８の電流を変え
てダイオード５，６の順方向電流を変化させ、それぞれ
のダイオード５，６の動作抵抗ｒｄｌｒｒｄ２の値を変
化させるととＫよって、入力端子１９ 、２０に供給さ
れろ入力信号を、抵抗７とダイオード５の動作抵抗およ
び抵抗８とダイオード６の動作抵抗により所望の振幅に
減衰させてトランジスタ１．２に供給するよう罠なって
いる。From the relationship in equation (1) above, if the forward current of the diodes 5 and 6 is changed by changing the current of the variable current source 18, and the value of the operating resistance rdlrrd2 of each of the diodes 5 and 6 is changed, then K. The input signal supplied to the input terminals 19 and 20 is attenuated to a desired amplitude by the operating resistance of the resistor 7 and the diode 5 and the operating resistance of the resistor 8 and the diode 6, and is then supplied to the transistor 1.2. .
そして、トランジスタ１，２のベース端子に供給された
４６号はトランジスタ１，２によって増幅され、出力端
子２１ 、２２から得られるよう罠なっている。なお、
抵抗７，８はかかる機能を有するとともに、直流バイア
スの設定をも行っている。No. 46 supplied to the base terminals of transistors 1 and 2 is amplified by transistors 1 and 2, and is trapped so as to be obtained from output terminals 21 and 22. In addition,
The resistors 7 and 8 have such a function and also set the DC bias.
このようＫ、可変電流源１８の電流を変えることにより
、入力信号対出力信号の電圧利得を変えることができる
。By changing the current of the variable current source 18 in this way, the voltage gain of the input signal versus the output signal can be changed.
次に、かかる構成の可変利得回路の電圧利得を示す。な
お、トランジスタ１〜４のエミッタ接地電流増幅室βは
十分に大きく、それぞれのベース電流は無視し得るもの
とし、ベース・エミッタ間電圧ＶＢＥも全て等しいとす
る。また、抵抗７，８のそねぞれの抵抗値Ｒ７ｙ Ｒｓ
は共に等しく、同様に、抵抗１１ 、１２の抵抗値Ｒｔ
１ ｒ ｎ１２が。Next, the voltage gain of the variable gain circuit with such a configuration will be shown. It is assumed that the common emitter current amplifying chambers β of the transistors 1 to 4 are sufficiently large, their respective base currents can be ignored, and the base-emitter voltages VBE are also all equal. In addition, the respective resistance values of resistors 7 and 8 R7y Rs
are both equal, and similarly, the resistance values Rt of resistors 11 and 12
1 r n12.
等しく、抵抗１３ 、１５の抵抗値１１３ ＊ Ｒｌｓ
が等しく、抵抗１４ 、１６の抵抗値Ｒ４４ｒ Ｒ１６
が等しく、抵抗９゜１０の抵抗値Ｒ９ｒ Ｒｔｏが等し
くなっており、ダイオード５，６の特性も揃っていると
する。Equally, the resistance value of resistors 13 and 15 is 113 * Rls
are equal, and the resistance values of resistors 14 and 16 are R44r R16
It is assumed that the resistance values R9r and Rto of the resistors 9° and 10 are the same, and the characteristics of the diodes 5 and 6 are also the same.
このような場合には、差動対を形成するトランジスタ１
，２に、第２■に示すような等価回路が接続されている
と見なせる。同図において、Ｂ１はトランジスタ１のベ
ース端子％Ｂ２はトランジスタ２０ベース端子に対応し
ている。In such a case, transistor 1 forming the differential pair
, 2 can be considered to be connected to an equivalent circuit as shown in 2. In the figure, B1 corresponds to the base terminal of transistor 1, and B2 corresponds to the base terminal of transistor 20.
ここで、入力端子１９．２０にそれぞれ供給される入力
信号がｖｉ＋ ｌ Ｖｉ−ならば、トランジスタ１．２
のベース端子Ｂ１．Ｂ潤には、
ｒｄｘ ＋ ｒｄ２
Ｒ７＋Ｒ８ｒｄ１＋ｒ、１２×（”ｉ＋ Ｖｉ−） −
川・・（２）の電圧が印加される。Here, if the input signals supplied to the input terminals 19 and 20 are vi+ l Vi-, then the transistors 1 and 2
Base terminal B1. For B Jun, rdx + rd2 R7+R8rd1+r, 12×(”i+ Vi−) −
River...(2) voltage is applied.
上記式（２）において、Ｒ７＝Ｒｇ＝Ｒ４＊ Ｖｉ＋
Ｖｉ−＝Ｖｉとし、可変電流源１８の電流をＩＩとして
、各ダイオード５．６に等しい順方向電流が流れるとす
れば、’ｄｉ ＝’ｄ２ ＝ｒｄ ＝’ｔ ” Ｉ”ｌ
となり、上記式（２）
また、ここで、トランジスタ１，２のそれぞれのエミッ
タ抵抗をｒａｌ ｒ ｒｅ２とするならば、トランジス
タ１．２による差動対の電圧利得Ａ７は、ＡＹ ：＋・
−先輩＋４３ ・・・・・・・・・・・・・・・・・・
（４）となる。ただし、トランジスタ１，２のエミッタ
電流が共ＫＩＥであるならば、
４Ｔ・上 ・・・・・・・・・・・・・・・・・・（５
）ｒ０１＝ｒ１１２＝工ｌＥ
となり、定電流源１７の電流が工。ならば、それぞれの
エミッタ電流１．は工。／２となるので、上記式（５）
は、
一般・−１・・・・・・・・・・・・・・・・・・（６
）ｒｓｌ ” ｒｅ２ ＝ ｒｅ −、１゜となる。そ
して、Ｒ９＝ＲＩＯ＝ＲＬとするならば、上記式（４）
に上記式（６）を代入することＫよって、差動対の電圧
利得ＡＶは、
したがって、出力端子２１の出力信号をＶｏ＋、出力端
子２２の出力信号な■。−とし、■ｏ十−■。−＝ｖｏ
として、第１図に示す可変利得回路の電圧利得Ａ、をめ
ると、上記式（２） 、 （７）よりＡＧ＝Ｌ−一−ニ
ー・」Ｖ ・・・・・・・・・・・・・・・・・・（８
）ＶＩＲ４＋ｒ、１ ｒ＠
となる。In the above formula (2), R7=Rg=R4* Vi+
If Vi-=Vi, and the current of the variable current source 18 is II, and if equal forward current flows through each diode 5.6, then 'di ='d2 =rd ='t''I''l
Then, the above formula (2) Also, if the emitter resistance of each of transistors 1 and 2 is ral r re2, the voltage gain A7 of the differential pair of transistors 1.2 is AY:+・
-Senior+43 ・・・・・・・・・・・・・・・・・・
(4) becomes. However, if the emitter currents of transistors 1 and 2 are both KIE, 4T・upper ・・・・・・・・・・・・・・・・・・(5
)r01=r112=E, the current of the constant current source 17 is E. Then, each emitter current 1. Hako. /2, so the above formula (5)
General・-1・・・・・・・・・・・・・・・・(6
) rsl ” re2 = re −, 1°. Then, if R9 = RIO = RL, the above formula (4)
By substituting the above equation (6) into K, the voltage gain AV of the differential pair is: Therefore, the output signal of the output terminal 21 is Vo+, and the output signal of the output terminal 22 is Vo+. - and ■ o ten - ■. -=vo
If we include the voltage gain A of the variable gain circuit shown in Fig. 1 as・・・・・・・・・(8
) VIR4+r, 1 r@.
Ｔ ２
上記式（８）と先のｒ６＝−７７７−■の関係から明ら
かなように、第１の可変電流源１８の電流を変えて、ダ
イオード５，６の動作抵抗ｒｄを変えることＫより、電
圧利得ＡＧを適宜変化させることができる。なお、第１
の可変電流源１８の電流を十分に小さくして、Ｒ４（ｒ
（Ｈの関係にすると、電圧利得Ａｏは大きくなり、はば
、ＡｏＬ；ＲＬ／ｒ、で最大となる。T 2 As is clear from the above equation (8) and the relationship of r6=-777-■, changing the current of the first variable current source 18 and changing the operating resistance rd of the diodes 5 and 6 from K. , the voltage gain AG can be changed as appropriate. In addition, the first
By making the current of the variable current source 18 sufficiently small, R4(r
(If the relationship is H, the voltage gain Ao becomes large and becomes maximum at AoL;RL/r.
ところで、前記したように、抵抗７．８は直流バイアス
の設定も行っている。しかし、第１の可変電流源１８の
電流を変えると、抵抗７，８にはダイオード５，６への
電流が流れ、それぞれの抵抗７，８には、それぞれＲｉ
ｘｌの電流が生じて、これらの電圧降下が変動し、ト
ランジスタ１，２０ペ一ス電位が変動してしまう欠点が
ある。したがって、ベース電位の変動を極力小さくする
ように直流動作点を設定する必要がある。By the way, as mentioned above, the resistor 7.8 also sets the DC bias. However, when the current of the first variable current source 18 is changed, the current flows to the diodes 5 and 6 through the resistors 7 and 8, and the Ri
There is a drawback that a current of xl is generated, these voltage drops vary, and the potential of transistors 1 and 20 varies. Therefore, it is necessary to set the DC operating point so as to minimize fluctuations in the base potential.
そこで、第１岬においては、抵抗７，８による電圧降下
によってトランジスタ１，２のベース電位が低］しても
、必要とする最小の利得は少なくとも得られるようにす
るために、）ランジスタ３，４のベース電位を設定し【
いる。すなわち、この必要とする最小の利得に対する可
変電流源１８の電流値は、上記式（８）と、ｒｄ＝４７
−・？
丁の関係式とから、変化範囲の最大値となるものである
から、この電流値を工１ｍａ Ｘとすると、このときに
１抵抗７．８に生ずる電圧降下はチＸ Ｒｉであり、こ
の電圧降下があっても、このときに生ずるトランジスタ
ー、２のベース電位によって必要とする最小の利得が得
られるようＫしている。Therefore, in the first cape, even if the base potential of transistors 1 and 2 is low due to the voltage drop caused by the resistors 7 and 8, at least the required minimum gain can be obtained. Set the base potential of 4 [
There is. That is, the current value of the variable current source 18 for this required minimum gain is determined by the above equation (8) and rd=47
−・? According to the relational expression of 7.8, this is the maximum value in the range of change, so if this current value is 1 ma Even if there is a drop, K is set so that the required minimum gain can be obtained by the base potential of the transistor 2 generated at this time.
しかし、このためには、トランジスタ３．４のエミッタ
電位を抵抗７．８の電圧降下５川×Ｒ８だけ高めてこの
電圧降下を相殺しなければならす、したがって、この電
圧降下に相当する分抵抗１３．１４の抵抗値および抵抗
１５ 、１６の抵抗値比を所定の値に設定してトランジ
スタ３，４のベース電圧を高める必要がある。この結果
、トランジスタ３，４に供給される入力信号のダイナミ
ックレンジが狭くなり、トランジスター。However, in order to do this, the emitter potential of the transistor 3.4 must be increased by the voltage drop of the resistor 7.8 x R8 to offset this voltage drop. It is necessary to increase the base voltage of transistors 3 and 4 by setting the resistance value of .14 and the resistance value ratio of resistors 15 and 16 to predetermined values. As a result, the dynamic range of the input signal supplied to transistors 3 and 4 becomes narrower.
２のコレクタの動作可能範囲が狭くなって電源電圧を充
分有効に利用することができないという欠点があった。There was a drawback that the operable range of the collector of No. 2 was narrowed, making it impossible to utilize the power supply voltage sufficiently effectively.
本発明の目的は、上記従来技術の欠点を除去し、電圧利
得の変化によって生じる動作点の変動を低減するととも
に１電源電圧を有効に利用できる可変利得回路の提供に
ある。SUMMARY OF THE INVENTION An object of the present invention is to provide a variable gain circuit that eliminates the drawbacks of the prior art described above, reduces operating point fluctuations caused by changes in voltage gain, and makes effective use of one power supply voltage.
この目的を達成するためＫ、本発明は、差動対を形成す
る第１．第２のトランジスタのベース端子の夫々に第１
．第２の抵抗を介して入力信号を供給するとともに、該
ベース端子の夫々に接続された第１．第２のダイオード
に流れる電流を制御して利得制御を行い、該電流は該第
１、第２のトランジスタのベース端子の夫々にさらに接
続された第３．第４のダイオードを介して流すようＫし
て、該第１．第２のダイオードに流れる電流によって該
第１．第２の抵抗に電圧降下が生じないようにし、利得
制御に伴うｇｇｔ、ｓｇ２のトランジスタのベース電圧
の変動を抑圧するよう忙した点忙特徴がある。To achieve this objective, the present invention provides a first . a first transistor at each of the base terminals of the second transistor;
．． The first . Gain control is performed by controlling the current flowing through the second diode, and the current flows through the third diode further connected to the base terminals of the first and second transistors, respectively. K to flow through the fourth diode, and the first. The current flowing through the second diode causes the first. There is a special feature to prevent a voltage drop from occurring in the second resistor and to suppress fluctuations in the base voltages of the transistors ggt and sg2 due to gain control.
以下、本発明の実施例を図面とともに説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第３図は本発明になる可変利得回路の一実施例を示す回
路図であって、 ２５ 、２６はダイオード、２７は第
２の可変電流源であり、第１図に対応する部分には同一
符号をつけている。FIG. 3 is a circuit diagram showing an embodiment of the variable gain circuit according to the present invention, in which 25 and 26 are diodes, 27 is a second variable current source, and the parts corresponding to FIG. 1 are the same. It is marked with a sign.
同図では、差動対を形成するトランジスタ１゜２のそれ
ぞれのベース端子にダイオード２５ 、２６のカソード
端子が接続され、それらのダイオード２５ 、２６のア
ノード端子が共に第２の可変電流源２７に接続されてい
る点が第１回の回路と異なっている。In the figure, the cathode terminals of diodes 25 and 26 are connected to the base terminals of transistors 1 and 2 forming a differential pair, and the anode terminals of these diodes 25 and 26 are connected to a second variable current source 27. The connections are different from the first circuit.
第１の可変電流源１８と第２の可変電流源２７の設定電
流は常に等しくなるように制御され、第２の可変電流源
２７で設定された電流は、ダイオード２５．５およびダ
イオード２６．６を順方向に流れ、第１の可変電流源１
８へ流れる。The set currents of the first variable current source 18 and the second variable current source 27 are always controlled to be equal, and the current set by the second variable current source 27 is flows in the forward direction, and the first variable current source 1
Flows to 8.
したがって、従来の回路（第１図）では、第１の可変電
流源１８の電流が変わると抵抗７．８を流れる電流も変
化したのに対し、この実施例（第３図）では、第１の可
変電流源１８の変化に伴う抵抗７，８に流れる電流の変
化はないので、抵抗７，８のそれぞれの両端に生ずる電
圧降下の変動がなくなり、差動対を形成するトランジス
タ１．２ベース端子の電位も変動しないようになってい
る。Therefore, in the conventional circuit (Fig. 1), when the current of the first variable current source 18 changes, the current flowing through the resistor 7.8 also changes, whereas in this embodiment (Fig. 3), the current flowing through the resistor 7.8 changes. Since there is no change in the current flowing through the resistors 7 and 8 due to changes in the variable current source 18, there is no fluctuation in the voltage drop that occurs across each of the resistors 7 and 8, and the transistors 1 and 2 forming the differential pair The terminal potential also does not fluctuate.
そして、第１．第２の可変を流源１８ 、２７の電流を
変えて、ダイオード５ 、６．２５．２６の動作抵抗の
値を変化させることにより、入力端子１９゜２０に供給
された信号が抵抗７，８とそれらの動作抵抗で所望の振
幅に減衰されて、トランジスタ１，２に供給されるので
、所望の電圧利得を得ることができる。And the first. By changing the current of the second variable current source 18, 27 and changing the value of the operating resistance of the diode 5, 6, 25, 26, the signal applied to the input terminal 19, 20 is Since the voltage is attenuated to a desired amplitude by these operating resistances and supplied to transistors 1 and 2, a desired voltage gain can be obtained.
ここで、ダイオード２５ 、２６と第２の可変電流源２
７が設けられたことＫより、差動対を形成するトランジ
スタ１．２のそれぞれのベース端子に、第４図に示すよ
うな等価回路が接続されていると見なすことができる。Here, the diodes 25 and 26 and the second variable current source 2
7 is provided, it can be considered that an equivalent circuit as shown in FIG. 4 is connected to each base terminal of the transistors 1.2 forming the differential pair.
同図において、ｒｄ３はダイオード２５の動作抵抗、「
ｄ４はダイオード２６の動作抵抗でル）す、第２図忙対
応する部分には同一符号をつけている。In the figure, rd3 is the operating resistance of the diode 25, "
d4 is the operating resistance of the diode 26. Corresponding parts in FIG. 2 are given the same reference numerals.
動作抵抗ｒｄ３とｒｄ４は、ダイオード５，６の動作抵
抗ｒｄｌ ＊ ｒｄ２に並列に設けられていることから
、第３図の回路の電圧利得Ａ、は、前記式（８）にこの
関係を代入するととも忙、動作抵抗ｒｄｌ〜ｒｄ４が全
てｒｄであるとするならば、となる。なお、第１図に示
す回路図の第１の可変電流源１８の亀、流値と第３図に
示す回路図の第１、第２の’ＥｉＪ変電流源１８．２７
の電流値が等しく、しかも、それらの電流によってＲｉ
、＞ ｒ、３の関係となっている場合には、上記式（
８１、＋９）から明らかなように、この実施例の電圧利
得Ａ′Ｇは、従来の電圧利得ＡＧの約半分になる。Since the operating resistances rd3 and rd4 are provided in parallel to the operating resistances rdl*rd2 of the diodes 5 and 6, the voltage gain A of the circuit shown in FIG. 3 is obtained by substituting this relationship into the equation (8) above. If the operating resistances rdl to rd4 are all rd, then Note that the current value of the first variable current source 18 in the circuit diagram shown in FIG. 1 and the first and second 'EiJ variable current sources 18.27 in the circuit diagram shown in FIG.
The current values of Ri
, > r, 3, the above formula (
81, +9), the voltage gain A'G of this embodiment is about half of the conventional voltage gain AG.
以上説明したよ５Ｋ、この実施例では、利得を変化させ
るための電流が、抵抗７，８を流れないようＫなってい
るので、差動対を形成するトランジスタ１，２のベース
電位の変動が低減された。また、とのヘースｔｔ位の変
動が低減されたこと、すなわち、利得を変えるための電
流の変化に伴って抵抗７．８に生じる電圧降下の変動が
低減し７たことから、従来のように、トランジスタ３，
４０ベ一スｉ１位を高くする必要がなくなり、トランジ
スタ１．２のコレクタの動作可能な範囲を広くすること
ができ、電源電圧を有効に利用できるとともに、設計の
自由度が−１−８かった。As explained above, in this embodiment, the current for changing the gain is set to K so that it does not flow through the resistors 7 and 8, so that fluctuations in the base potential of transistors 1 and 2 forming the differential pair are prevented. Reduced. In addition, the variation in the voltage drop caused by the change in the current for changing the gain has been reduced, which reduces the variation in the voltage drop caused by the change in the current for changing the gain. , transistor 3,
It is no longer necessary to increase the 40 base i1 level, the operable range of the collector of transistors 1 and 2 can be widened, the power supply voltage can be used effectively, and the degree of freedom in design is increased by -1-8. Ta.
次に、本発明による可変利得回路の他の実施例を第５図
に示す回路図に基づいて説明する。Next, another embodiment of the variable gain circuit according to the present invention will be described based on the circuit diagram shown in FIG.
同図において、２８ 、２９はＮＰＮ型のトランジスタ
、３０ 、３１はＰＮＰ型のトランジスタ、３２は利得
制御信号入力端子であり、第３図と対応する部分には同
一符号をつけている。In the figure, 28 and 29 are NPN type transistors, 30 and 31 are PNP type transistors, and 32 is a gain control signal input terminal, and parts corresponding to those in FIG. 3 are given the same reference numerals.
第３図忙示す第１の可変電流源１８と第２の可変電流源
２７は、それぞれ、第５図に示すトランジスタ２８とト
ランジスタ３１に対応している。The first variable current source 18 and the second variable current source 27 shown in FIG. 3 correspond to the transistor 28 and transistor 31 shown in FIG. 5, respectively.
すなわち、トランジスタ２８ 、２９のベース端子は、
共に利得制御信号入力端子３２に接続され、トランジス
タ２８のコレクタ端子がダイオード５゜６０カソード端
子に接続されている。トランジスタ２９のコレクタ端子
は、ベース端子とコレクタ端子とが接続されてダイオー
ドとしての動作をするトランジスタ３０のコレクタ端子
あるいはベース端子に接続されている。トランジスタ３
０゜３１はカレントミラー回路を構成し、トランジスタ
３１のコレクタ端子がダイオード２５ 、２６のアノー
ド端子に接続されている。That is, the base terminals of transistors 28 and 29 are
Both are connected to the gain control signal input terminal 32, and the collector terminal of the transistor 28 is connected to the diode 5°60 cathode terminal. The collector terminal of the transistor 29 is connected to the collector terminal or base terminal of a transistor 30 whose base terminal and collector terminal are connected and which operates as a diode. transistor 3
0°31 constitutes a current mirror circuit, and the collector terminal of the transistor 31 is connected to the anode terminals of the diodes 25 and 26.
そして、利得制御信号入力端子３２に供給する制御信号
のレベルに応じて、トランジスタ２８゜２９に等しい電
流が流れ、トランジスタ３０ 、３１がカレントミラー
回路を構成することから、トランジスタ３０．３１ＶＣ
もトランジスタ２８ 、２９と等しい電流が流れる。Then, depending on the level of the control signal supplied to the gain control signal input terminal 32, an equal current flows through the transistors 28 and 29, and since the transistors 30 and 31 form a current mirror circuit, the transistors 30 and 31VC
The same current flows through the transistors 28 and 29 as well.
したがって、トランジスタ３１のコレクタからダイオー
ド２５ 、２６に供給される電流の値と、ダイオード５
，６からトランジスタ２８のコレクタへ流れる電流の値
とは常に等しく、利得制御信号に応じて変化することに
なる。Therefore, the value of the current supplied from the collector of the transistor 31 to the diodes 25 and 26 and the value of the current supplied to the diodes 25 and 26 from the collector of the transistor 31 are
, 6 to the collector of transistor 28, which is always equal to the value and changes depending on the gain control signal.
なお、トランジスタ２８ 、２９のエミッタの面積を等
しくシ、トランジスタ３０ 、３１のエミッタの面積を
等しくすることにより、トランジスタ２８とトランジス
タ３１のそれぞれのコレクタ電流が等しくなるようにし
である。Note that by making the emitter areas of the transistors 28 and 29 equal and the emitter areas of the transistors 30 and 31 equal, the collector currents of the transistors 28 and 31 are made equal.
すなわち、一般に、同一の製造プロセスによって形成さ
れたトランジスタに１等しいペース書エミッタ電圧を印
加すると、エミッタ電流がほばエミッタの面積の比に比
例することは周知である。したがって、トランジスタ２
８〜３１のそれぞれのエミッタ電流をＩＥ２８ ｒ 工
Ｅ２９ ｙ ＩＥ３０ ｒ ＩＥ３１とすれば、ＩＥ２
８ ＝ＩＢ２９ ＝ＩＥ３０ ＝ＩＥ３１となり、トラ
ンジスタ２８ 、２９のそれぞれのコレクタ電流をＩ。That is, it is generally known that when a paste emitter voltage equal to 1 is applied to transistors formed by the same manufacturing process, the emitter current is approximately proportional to the ratio of the areas of the emitters. Therefore, transistor 2
If each emitter current of 8 to 31 is IE28 r engineering E29 y IE30 r IE31, then IE2
8 = IB29 = IE30 = IE31, and the collector current of each of the transistors 28 and 29 is I.
工２とすれば、１１＝Ｉ２となる。If it is 2, then 11=I2.
この結果、ダイオード５，６，２５．２６には、それぞ
れＩｔ／２ （＝ Ｉ２／２ ）の電流が流れ、前記し
たように、各ダイオードの順方向電流を等しくする条件
が満足される。As a result, a current of It/2 (=I2/2) flows through each of the diodes 5, 6, 25, and 26, and as described above, the condition for making the forward currents of the diodes equal is satisfied.
以上説明したように、この実施例においても、利得制御
のための電流が抵抗７，８を流れないので、トランジス
タ１．２のペース電位の変動が低減されるとともＫ、電
源電圧の有効な利用と、設計の自由度が上がる利点を有
する。As explained above, in this embodiment as well, since the current for gain control does not flow through the resistors 7 and 8, fluctuations in the pace potential of the transistor 1.2 are reduced, and the effective It has the advantage of increasing the degree of freedom in usage and design.
なお、上記双方の実施例では、ダイオード５゜６．２５
．２６にＰＮ接合型のダイオードを用いているが、その
他に、コレクタ端子とベース端子とを接続してダイオー
ドとしての動作をするトランジスタを用いることもでき
る。In addition, in both of the above embodiments, the diode 5°6.25
．． Although a PN junction diode is used for 26, it is also possible to use a transistor whose collector terminal and base terminal are connected to operate as a diode.
〔発明の効果〕
以上説明したように、本発明によれば、利得の変化に伴
５回路の直流動作電圧の変動が低減され、これに伴って
、電源電圧の有効な利用を図ることができるとともに設
計の自由度が上がるものであって、また、従来よりも電
源電圧を有効に利用できることから電源電圧を下げるこ
とができることと、信号経路の途中にコンデンサを介さ
ず、直結回路にしても直流動作点の電圧変動が少ないこ
とから、モノリシック集積回路に適するものであり、上
記従来技術の欠点を除いて優れた機能の可変利得回路を
提供することができる。[Effects of the Invention] As explained above, according to the present invention, fluctuations in the DC operating voltage of the five circuits are reduced as the gain changes, and accordingly, the power supply voltage can be used effectively. In addition, the power supply voltage can be lowered because the power supply voltage can be used more effectively than before, and even if it is a direct-connected circuit without a capacitor in the middle of the signal path, DC Since the voltage fluctuation at the operating point is small, it is suitable for monolithic integrated circuits, and it is possible to provide a variable gain circuit with excellent functions without the drawbacks of the prior art described above.
第１図は従来の可変利得回路の一例を示す回路図、第２
図は第１図の回路の一部を岬価的に示す回路図、第３図
は本発明になる可変利得回路の一実施例を示す回路図、
第４図は第３図の回路の一部を等測的に示す回路図、第
５図は本発明になる可変利得回路の他の実施例を示す回
路図である。
１．２・・トランジスタ
５ 、６ 、２５ 、２６・・・ダイオード１８・・・
第１の可変電流源
２７・・・第２の可変電流源
２８ 、２９ 、３０ 、３１・・・トランジスタ３２
・・・利得制御信号入力端子。
第 １覆
第 ２剖
第 ３ 図
第４ｆ］
σ
ｖｓｒｌ！ＪFigure 1 is a circuit diagram showing an example of a conventional variable gain circuit, Figure 2 is a circuit diagram showing an example of a conventional variable gain circuit.
The figure is a circuit diagram schematically showing a part of the circuit of FIG. 1, and FIG. 3 is a circuit diagram showing an embodiment of the variable gain circuit according to the present invention.
FIG. 4 is a circuit diagram isometrically showing a part of the circuit of FIG. 3, and FIG. 5 is a circuit diagram showing another embodiment of the variable gain circuit according to the present invention. 1.2...Transistors 5, 6, 25, 26...Diode 18...
First variable current source 27...Second variable current source 28, 29, 30, 31...Transistor 32
...Gain control signal input terminal. 1st subversion 2nd autopsy 3rd figure 4f] σ vsrl! J
Claims (1)
［ＥＩのトランジスタのペース端子に接続された他端を
入力信号入力端子とする第１の抵抗と、一端を該第２の
トランジスタのペース端子に接続され他端を入力信号入
力端子とする第２の抵抗と、該第１のトランジスタのベ
ース端子にアノード端子が接続される第１のダイオード
およびカソード端子が接続される第２のダイオードと、
該第２のトランジスタのベース端子にアノード端子が接
続される第３のダイオードおよびカソード端子が接続さ
れる第４のダイオードと、該第１．第３のダイオードの
カソード端子に接続され順方向電流を設定する第１の可
変電流源と、該第２．第４のダイオードのアノード端子
に接続され該第１の可変電流源の設定電流と等しい順方
向電流を供給する第２の可変電流源とを設け、利得制御
信号に応じて第１゜第２の可変電流源の電流を変化させ
ることにより利得を変えるようにしたことを特徴とする
可変利得回路。The first one forming a differential pair. a second transistor, a first resistor having one end connected to the pace terminal of the transistor [EI and the other end serving as an input signal input terminal; a second resistor serving as an input signal input terminal; a first diode having an anode terminal connected to the base terminal of the first transistor; and a second diode having a cathode terminal connected to the base terminal of the first transistor;
a third diode whose anode terminal is connected to the base terminal of the second transistor; and a fourth diode whose cathode terminal is connected to the base terminal of the first transistor; a first variable current source connected to the cathode terminal of the third diode to set a forward current; a second variable current source connected to the anode terminal of the fourth diode and supplying a forward current equal to the set current of the first variable current source; A variable gain circuit characterized in that the gain is changed by changing the current of a variable current source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8377384A JPS60229409A (en) | 1984-04-27 | 1984-04-27 | Variable gain circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8377384A JPS60229409A (en) | 1984-04-27 | 1984-04-27 | Variable gain circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60229409A true JPS60229409A (en) | 1985-11-14 |
Family
ID=13811918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8377384A Pending JPS60229409A (en) | 1984-04-27 | 1984-04-27 | Variable gain circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60229409A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187111U (en) * | 1985-02-14 | 1986-11-21 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5552615A (en) * | 1978-10-13 | 1980-04-17 | Sony Corp | Gain control circuit |
| JPS56103524A (en) * | 1979-12-21 | 1981-08-18 | Philips Nv | Variable impedance circuit |
| JPS57663U (en) * | 1980-05-31 | 1982-01-05 |
-
1984
- 1984-04-27 JP JP8377384A patent/JPS60229409A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5552615A (en) * | 1978-10-13 | 1980-04-17 | Sony Corp | Gain control circuit |
| JPS56103524A (en) * | 1979-12-21 | 1981-08-18 | Philips Nv | Variable impedance circuit |
| JPS57663U (en) * | 1980-05-31 | 1982-01-05 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187111U (en) * | 1985-02-14 | 1986-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350904A (en) | Current source with modified temperature coefficient | |
| KR19990062584A (en) | Differential Amplifiers with Variable Linearity | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JP3242932B2 (en) | Temperature compensated amplifier | |
| US3940708A (en) | Gain control circuit | |
| US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
| US3914704A (en) | Feedback amplifier | |
| JPS60229409A (en) | Variable gain circuit | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JPS5922245B2 (en) | Teiden Atsubias Cairo | |
| JP3107590B2 (en) | Current polarity conversion circuit | |
| JP3412055B2 (en) | Amplifier circuit | |
| US4047118A (en) | Transistor amplifier circuit | |
| JP3381100B2 (en) | amplifier | |
| JPS63184408A (en) | Transistor bias circuit | |
| JP3323034B2 (en) | Constant current supply circuit | |
| JPH03284004A (en) | Emitter-follower circuit | |
| JP3360911B2 (en) | Differential amplifier circuit | |
| JPS59207716A (en) | Automatic level controlling circuit | |
| JPH033404B2 (en) | ||
| JPS6182521A (en) | Differential type comparator circuit | |
| JPH04117710A (en) | Gain variable amplifier | |
| JPS60132408A (en) | Variable gain circuit | |
| JPH0680997B2 (en) | Multiplication circuit | |
| JPH04338811A (en) | Generating circuit for band gap reference voltage |