JPH04117710A - Gain variable amplifier - Google Patents
Gain variable amplifierInfo
- Publication number
- JPH04117710A JPH04117710A JP23289190A JP23289190A JPH04117710A JP H04117710 A JPH04117710 A JP H04117710A JP 23289190 A JP23289190 A JP 23289190A JP 23289190 A JP23289190 A JP 23289190A JP H04117710 A JPH04117710 A JP H04117710A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- npn
- pnp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 17
- 230000010354 integration Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は利得可変増幅回路に関し、特にＰＮＰトランジ
スタのＶＢＥ Ｉ。特性の直線性に依存しない電圧制
御型利得可変増幅回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a variable gain amplifier circuit, and in particular to a variable gain amplifier circuit using a PNP transistor VBE I. This invention relates to a voltage-controlled variable gain amplifier circuit that does not depend on linearity of characteristics.
従来のこの種の電圧制御型の利得可変増幅回路は、第２
図に示されるように、ＰＮＰ トランジスタｌＯ〜１３
と、ＮＰＮ トランジスタ５〜８と、演算増幅器１，２
と、抵抗３，４と、カップリングコンデンサ２３と、定
電圧源１４，１６，１７゜１８と、定電流源２０と、制
御用可変電圧源１９と、信号源２４が付加された入力端
子２１と、出力端子２２とを含み、構成される。This type of conventional voltage-controlled variable gain amplifier circuit has a second
As shown in the figure, PNP transistor lO~13
, NPN transistors 5 to 8, and operational amplifiers 1 and 2
, resistors 3, 4, coupling capacitor 23, constant voltage sources 14, 16, 17° 18, constant current source 20, control variable voltage source 19, and input terminal 21 to which signal source 24 is added. and an output terminal 22.
ここで、ＰＮＰ トランジスタ１０，１１，１２゜１３
、ＮＰＮトランジスタ５，６，７．８のＶＢ□−■。特
性を利用して、利得可変増幅機能を構成している。Here, PNP transistors 10, 11, 12゜13
, VB□-■ of NPN transistors 5, 6, 7.8. This characteristic is used to configure a variable gain amplification function.
この回路の動作原理を簡単に説明する。The operating principle of this circuit will be briefly explained.
演算増幅器１は、自らの出力端子より、トランジスタ５
〜８，１０〜１３で構成された回路を介して、反転入力
（−）端子へ帰還がかけられている。The operational amplifier 1 connects the transistor 5 from its own output terminal.
Feedback is applied to the inverting input (-) terminal through a circuit composed of circuits 8 and 10 to 13.
今、入力端子２１より、コンデンサ２３を介して信号源
２４より、信号子ｖ１ゎが入力された場合、この信号は
抵抗３によって電流に変換され、トラフジスタ７へ流入
する。この流入電流を１、。とすれば、以下の様になる
。Now, when a signal V1 is inputted from the signal source 24 through the input terminal 21 via the capacitor 23, this signal is converted into a current by the resistor 3 and flows into the trough resistor 7. This inflow current is 1. Then, it becomes as follows.
・ ７°° ・・・・・・（１）
ここで、Ｒは抵抗３の抵抗値である。また、演算増幅器
２の出力より、抵抗４を介して、トランジスタ８へ流れ
こむ電流を１０ｕ、とすれば、出力端子２２に発生する
電圧Ｖ。５１、電流１０１１１の間には、以下の関係が
ある。・7°°・・・・・・(1)
Here, R is the resistance value of the resistor 3. Further, if the current flowing into the transistor 8 from the output of the operational amplifier 2 via the resistor 4 is 10 u, the voltage V generated at the output terminal 22 is. 51 and the current 10111 have the following relationship.
１２゜、＝□ ・・・・・・ （
２）ここでＲは抵抗４の抵抗値であり、抵抗３と同抵抗
値である。12゜, =□ ・・・・・・ (
2) Here, R is the resistance value of the resistor 4, and has the same resistance value as the resistor 3.
次に、トランジスタ５のコレクタ電流をＬ、トランジス
タ６のコレクタ電流を■２とおき、制御電圧源１９の値
をΔ■とおくと、トランジスタ５．６，１０．１１の間
には、次式の関係がある。Next, if the collector current of transistor 5 is set to L, the collector current of transistor 6 is set to 2, and the value of control voltage source 19 is set to Δ■, then between transistors 5.6 and 10.11, the following equation is obtained. There is a relationship between
ｋＴ ■１ 工２ ゆえに、 次の（３）式が成り立っている。kT ■１ Engineering 2 therefore, The following formula (3) holds true.
ここで、
Ｌｘ・
ＩＳＦはそれぞれＮＰＮ）ラフジ
スタとＰＮＰ トランジスタの飽和電流で、ｎ ＝ｅｘ
ｐ。Here, Lx and ISF are the saturation currents of the NPN rough transistor and PNP transistor, respectively, and n = ex
p.
る。Ru.
Ｌ＝ｎＬ 一方、 トランジスタ７゜ ８゜ １２゜ ３の間に は、 次の関係がある。L=nL on the other hand, Transistor 7゜ 8゜ 12° between 3 teeth, There is the following relationship.
■２＋１゜。■2+1°.
ゆえに、 次式が成立つ。therefore, The following formula holds.
る。Ru.
ｎ Ｉ２＋ ｉ 、 ＝ｎ （Ｉ２＋ ｉｏｕ＋）
ゆえに、 ｌ ｏｕｔ ”” １１ゎ／ｎ
・・・・・・ （６）前述した（１）、 （２）、 （
６）式より回路の利得ＡＶは、次式となる。n I2+ i, =n (I2+ iou+)
Therefore, l out ”” 11ゎ/n
...... (6) The above-mentioned (1), (2), (
From equation 6), the gain AV of the circuit is given by the following equation.
ＡＶ＝ｖｌｌｌｌＩ／ｖＩ、１＝ｌ／ｎ＝ｅｘｐ（ｑΔ
Ｖ） ・・・・・（ア）ｋＴ
これは、この増幅回路の利得が制御電圧源１９の電圧に
よって制御できることを示している。AV=vllllI/vI, 1=l/n=exp(qΔ
(a) kT This shows that the gain of this amplifier circuit can be controlled by the voltage of the control voltage source 19.
また、以上において、入力信号が＋（プラス）側にふれ
た場合を考えたが、−（マイナス）側にふれた場合も同
様である。Further, in the above, the case where the input signal changes to the + (plus) side is considered, but the same applies to the case where the input signal changes to the - (minus) side.
前述した従来の利得可変増幅回路は、トランジスタのベ
ース・エミッタ電圧■ＢＥの対数特性を利用して構成す
る為、トランジスタのＶＢ）： ＡｎＩｃ特性に直線
性が必要である。しかし、■。に内蔵されたＰＮＰ ト
ランジスタは、ＮＰＮ トランジスタに比べ直線性が悪
いため、ＰＮＰトランジスタのサイズをＮＰＮトランジ
スタの数倍から数１０倍にしなければならないという欠
点がある。Since the conventional variable gain amplifier circuit described above is constructed using the logarithmic characteristic of the base-emitter voltage (BE) of the transistor, linearity is required in the VB): AnIc characteristic of the transistor. However,■. Since the built-in PNP transistor has poor linearity compared to the NPN transistor, the PNP transistor has the disadvantage that the size of the PNP transistor must be several times to several tens of times larger than the NPN transistor.
本発明の目的は、前記欠点が解決され、トランジスタの
Ｖ、、−ＡｎＩ。特性に直線性を必要とせず、またＰＮ
Ｐ トランジスタのサイズを大きくする必要がないよう
にした利得可変増幅器を提供することにある。It is an object of the present invention to solve the above-mentioned drawbacks and to provide a transistor V, -AnI. Does not require linearity in characteristics, and PN
An object of the present invention is to provide a variable gain amplifier that does not require increasing the size of a P transistor.
本発明の利得可変増幅器の構成は、入力信号が導入され
る第１の演算増幅器と、出力端子が出力に接続された第
２の演算増幅器と、前記第１．第２の演算増幅器間に介
在した利得可変手段とを備えた利得可変増幅器において
、前記利得可変手段は、ＮＰＮトランジスタとＰＮＰ
トランジスタとのうちどちらか一方のトランジスタのみ
が含まれていることを特徴とする。The variable gain amplifier of the present invention has a configuration including a first operational amplifier into which an input signal is introduced, a second operational amplifier whose output terminal is connected to the output, and the first operational amplifier. In the variable gain amplifier comprising a variable gain means interposed between a second operational amplifier, the variable gain means includes an NPN transistor and a PNP transistor.
It is characterized in that only one of the transistors is included.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例の利得可変増幅器の要部を示
す回路図である。FIG. 1 is a circuit diagram showing the main parts of a variable gain amplifier according to an embodiment of the present invention.
第１図において、本実施例の利得可変増幅器は第１の演
算増幅器１０１と、第２の演算増幅器１０２と、入力抵
抗１０３と、出力の帰還抵抗１０４と、第１のカレント
ミラーを構成するＰＮＰトランジスタ１０５，１０６と
、第２のカレントミラーを構成するＰＮＰ ）ランシス
タ１０７゜１０８と、第１の電流−電圧変換回路を構成
するＮＰＮトランジスタ１０９，１１１と、第２の電流
−電圧変換回路を構成するＮＰＮトランジスタ１１３．
１１５と、第１の電圧−電流変換回路を構成するＮＰＮ
トランジスタ１１０，１１２と、第２の電圧−電流変換
回路を構成するＮＰＮ）ランシスタ１１４．１１６と、
バイアス電圧源１１７゜１１８．１２０，１２３，１２
２と、制御電圧源１２１と、入力端子１２５、出力端子
１２６と、定電流源１２４とを備えて、構成される。In FIG. 1, the variable gain amplifier of this embodiment includes a first operational amplifier 101, a second operational amplifier 102, an input resistor 103, an output feedback resistor 104, and a PNP that constitutes a first current mirror. Transistors 105 and 106, PNP transistors 107 and 108, which constitute a second current mirror, and NPN transistors 109 and 111, which constitute a first current-voltage conversion circuit, constitute a second current-voltage conversion circuit. NPN transistor 113.
115 and an NPN constituting the first voltage-current conversion circuit.
transistors 110 and 112, and NPN) run transistors 114 and 116 that constitute a second voltage-current conversion circuit;
Bias voltage source 117°118.120,123,12
2, a control voltage source 121, an input terminal 125, an output terminal 126, and a constant current source 124.
尚本実施例では、ダイオードはトランジスタのＣ−Ｂン
ヨート型を使用している。In this embodiment, a C-B type transistor is used as the diode.
即ち、本実施例の利得可変増幅器の構成は、１つのＮＰ
Ｎトランジスタ、または１つのＮＰＮトランジスタのエ
ミッタに１つもしくは２つ以上のダイオードを直列接続
したものを用いて、電流電圧変換回路および電圧電流変
換回路を構成し、ＮＰＮトランジスタのコレクタを電流
入出力端子、ベースを電圧入出力端子エミッタまたはダ
イオードのカソードを基準電位端子とするとき、前記の
二種の変換回路を有する電圧制御型可変利得増幅器にお
いて、反転入力（−）端子を第１の抵抗１０３を介して
入力端子１２５に接続し、圧力端子を第１の定電圧源１
２０の高電位側に接続した第１の演算増幅器１０１と、
電流入力端子を第１のカレントミラー回路の入力側に、
電圧圧力端子を前記第１の定電圧源１２０の高電位側に
、基準電位端子を第２の定電流源に接続した第１の電流
−電圧変換回路と、電流入力端子を第１のカレントミラ
ー回路の出力側と、前記第１の演算増幅器の反転入力側
に電圧出力端子を制御電圧源の可変電位側に基準電位端
子を前記第１の定電圧源の低電位側と定電流源に接続し
た第２の電流電圧変換回路と、電流出力端子を第２のカ
レントミラー回路の入力側に、電圧入力端子を前記第１
の定電流源の高電位側に、基準電位端子を前記制御電圧
源の可変電位側に接続した第１の電圧電流変換回路と、
電流出力端子を第２のカレントミラー回路の出力側に、
電圧入力端子を前記第２の定電流源と前記制御電源の固
定電位側に、基準電位端子を前記第１の定電圧源の低電
位側に接続した第２の電圧・電流変換回路と、反転入力
端子を前記第２のカレントミラー回路の出力側と第２の
抵抗を介して出力端子に接続した第２の演算増幅器とを
備えたことを特徴とする。That is, the configuration of the variable gain amplifier of this embodiment has one NP
A current-voltage conversion circuit and a voltage-current conversion circuit are constructed using an N transistor or one or more diodes connected in series to the emitter of one NPN transistor, and the collector of the NPN transistor is used as a current input/output terminal. , when the base is used as the voltage input/output terminal emitter or the cathode of the diode is used as the reference potential terminal, in the voltage controlled variable gain amplifier having the two types of conversion circuits described above, the inverting input (-) terminal is used as the first resistor 103. The pressure terminal is connected to the input terminal 125 through the first constant voltage source 1
a first operational amplifier 101 connected to the high potential side of 20;
Connect the current input terminal to the input side of the first current mirror circuit,
A first current-voltage conversion circuit having a voltage pressure terminal connected to the high potential side of the first constant voltage source 120 and a reference potential terminal connected to a second constant current source, and a current input terminal connected to a first current mirror. A voltage output terminal is connected to the output side of the circuit and the inverting input side of the first operational amplifier, and a reference potential terminal is connected to the variable potential side of the control voltage source and to the low potential side of the first constant voltage source and the constant current source. a second current-voltage conversion circuit, the current output terminal is connected to the input side of the second current mirror circuit, and the voltage input terminal is connected to the input side of the first current mirror circuit.
a first voltage-current conversion circuit having a reference potential terminal connected to a high potential side of the constant current source and a variable potential side of the control voltage source;
Connect the current output terminal to the output side of the second current mirror circuit,
a second voltage/current conversion circuit having a voltage input terminal connected to the fixed potential side of the second constant current source and the control power supply, and a reference potential terminal connected to the low potential side of the first constant voltage source; The present invention is characterized by comprising a second operational amplifier whose input terminal is connected to the output side of the second current mirror circuit and the output terminal via a second resistor.
次に本実施例の動作を説明する。Next, the operation of this embodiment will be explained.
本実施例では、演算増幅器１０１の出力より、トランジ
スタ１０５〜１１６で構成される回路を介して、前記演
算増幅器１０１の反転入力（−）端子に帰還をかけてい
る。信号源１２９より、コンデンサ１．２８を介して、
入力端子１２５へ信号＋ｖ１′が入力さｈた場合、信号
源１２９より抵抗１０３を介してトランジスタ１１３に
流入する電流を５１′とすれば、ｊｌゎ′は以下の様に
表わされる。In this embodiment, the output of the operational amplifier 101 is fed back to the inverting input (-) terminal of the operational amplifier 101 via a circuit composed of transistors 105 to 116. From the signal source 129, via the capacitor 1.28,
When a signal +v1' is input to the input terminal 125, if the current flowing from the signal source 129 into the transistor 113 via the resistor 103 is 51', jl' is expressed as follows.
ｊｉｎ’ ＝Ｖ ＋ｎ’／ Ｒ’
ここで、Ｒ′は抵抗１０３の抵抗値とする。また、この
とき演算増幅器１０２の出力端子１２６より抵抗１０４
を介してトランジスタ１１４へ流入する電流を１゜５．
′、演算増幅器１０２の出力電圧をＶ６ｕｌ′、抵抗１
０４の抵抗値をＲ′とすれば、以下の関係が成立つ。jin'=V+n'/R' Here, R' is the resistance value of the resistor 103. Also, at this time, the resistor 104 is connected to the output terminal 126 of the operational amplifier 102.
The current flowing into the transistor 114 through 1°5.
', output voltage of operational amplifier 102 is V6ul', resistor 1
If the resistance value of 04 is R', the following relationship holds true.
１゜ｕｔ ’ ” Ｖ ６ｕＸ ′／Ｒ′トランジスタ
１０５のコレクタ電流をＩ、’、）ランンスタ１０８の
コレクタ電流を■２′とすれば、トランジスタ１０５，
１０６、および１ｏ７゜］０８は、いずれもカレントミ
ラー回路を構成している為、トランジスタ１０９のコレ
クタ電流はＬ′、トランジスタ１１０のコレクタ電流は
工。1゜ut''' V 6uX '/R'If the collector current of the transistor 105 is I,',) and the collector current of the run star 108 is 2', then the transistor 105,
106 and 1o7°]08 constitute a current mirror circuit, so the collector current of transistor 109 is L', and the collector current of transistor 110 is F'.
となる。制御電圧源１２１の電圧を△■′とおくと、次
式が成立つ。becomes. When the voltage of the control voltage source 121 is set as Δ■', the following equation holds true.
ゆえに。therefore.
Ｉ ＋’／ 工ｙ’＝ｅｘｐｃｑ／ ２ ｋ Ｔ ・Δ
Ｖ′）られる。I +'/ y'=expcq/ 2 k T ・Δ
V')
■ ＝ｍＩ。■ =mI.
ゆえに、 ■ ′＋１ 、′＝ｍ （Ｉ ２’ ＋ ｒ 、ｕ、’）０： 前記０９式に前記００）式を代入して、次式が得らす る。therefore, ■ '+1 ,'=m (I2'+r,u,')0: Substituting the above equation 00) into the above equation 09, the following equation is obtained. Ru.
ｍ Ｉ ２’ ＋］ ＝ｍ （Ｌ’＋ｔ。ｕｌ′） 従って、 ］ ｏｕｔ ＝ １ 、′／ｍとなる。m I +】 =m (L'+t.ul') Therefore, ] out = 1 ,'/m.
よって、 本回路の利得Ａ、′は、 次式となる。Therefore, The gain A,' of this circuit is The following formula is obtained.
Ａｖ′” ｖ ｅａｔ’／ ｖｔｎ’ ” １ ／ ”
二のように、従来例と同様の結果が得られる。Av'" v eat'/ vtn'"1/"
2, results similar to those of the conventional example can be obtained.
また、以上において入力信号が＋側にふれた場合を考え
たが、−側にふれた場合も同様である。Further, although the case where the input signal changes to the + side is considered above, the same applies to the case where the input signal changes to the - side.
以上本実施例の電圧制御型可変利得増幅器では、従来で
は対数変更をＮＰＮおよびＰＮＰの２種のトランジスタ
でおこなっていたのに対し、ＮＰＮトランジスタのみで
対数変換をおこない、大きなサイズのＰＮＰ トランジ
スタを使用しない様にしている。As described above, in the voltage-controlled variable gain amplifier of this embodiment, logarithmic conversion is performed only with NPN transistors, and a large-sized PNP transistor is used, whereas logarithmic conversion was conventionally performed using two types of transistors, NPN and PNP. I try not to.
以上説明したように、本発明は、ＶＢＥ−Ｉ。特性に直
線性を必要とするトランジスタに大きなサイズのＰＮＰ
トランジスタを使用しないため、ＩＣ化した際のチップ
面積を大幅に縮小する効果がある。As explained above, the present invention relates to VBE-I. Large size PNP for transistors that require linear characteristics
Since no transistors are used, it has the effect of significantly reducing the chip area when integrated into an IC.
４、4,
第１図は本発明の一実旅例の利得可変増幅器の回路図、
第２図は従来の回路図である。
１．２，１０１，１０２・・・・・・演算増幅器、３゜
４．１．０３，１０４・・・・・・抵抗、５，６，７，
８゜１０９．１１０，１１１，１１２，１１３，１１４
゜１１５．１１６・・・・・・ＮＰＮトランジスタ、１
０゜１１．１．２，１３，１０５，１０６，１０７，１
０８・・・・・ＰＮＰ ）ランシスタ、１４，１６，１
７，１８゜１１７．１１８，１２０，１２２，１２３・
・・・・・定電圧源、２０，１２４・・・・−・定電流
源、２３，１２８・・・カップリングコンデンサ、２４
，１２９・・・・・・信号源、１９，１２１・・・・・
・制御用可変電圧源、２１゜１２５・・・・・・入力端
子、２２，１２６・・・・・・出力端子。
代理人 弁理士 内 原 晋
第
閃FIG. 1 is a circuit diagram of a variable gain amplifier as an example of the present invention.
FIG. 2 is a conventional circuit diagram. 1.2, 101, 102... operational amplifier, 3° 4.1.03, 104... resistance, 5, 6, 7,
8゜109.110,111,112,113,114
゜115.116...NPN transistor, 1
0゜11.1.2, 13, 105, 106, 107, 1
08...PNP) Runsista, 14,16,1
7,18°117.118,120,122,123・
... Constant voltage source, 20,124...- Constant current source, 23,128... Coupling capacitor, 24
, 129... Signal source, 19, 121...
・Variable voltage source for control, 21゜125...input terminal, 22,126...output terminal. Agent: Patent Attorney Susumu Uchihara
Claims (1)
出力に接続された第２の演算増幅器と、前記第１、第２
の演算増幅器間に介在した利得可変手段とを備えた利得
可変増幅器において、前記利得可変手段は、ＮＰＮトラ
ンジスタとＰＮＰトランジスタとのうちどちらか一方の
トランジスタのみが含まれていることを特徴とする利得
可変増幅器。a first operational amplifier into which an input signal is introduced; a second operational amplifier whose output terminal is connected to the output; and the first and second operational amplifiers.
A variable gain amplifier comprising a variable gain means interposed between operational amplifiers, wherein the variable gain means includes only one of an NPN transistor and a PNP transistor. variable amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23289190A JPH04117710A (en) | 1990-09-03 | 1990-09-03 | Gain variable amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23289190A JPH04117710A (en) | 1990-09-03 | 1990-09-03 | Gain variable amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04117710A true JPH04117710A (en) | 1992-04-17 |
Family
ID=16946466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23289190A Pending JPH04117710A (en) | 1990-09-03 | 1990-09-03 | Gain variable amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04117710A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410271A (en) * | 1993-05-17 | 1995-04-25 | Dan Inbar | Non-linear feedback network providing a linear transfer function |
| US5623228A (en) * | 1993-05-17 | 1997-04-22 | Dan Inbar | Non-linear feedback network providing a linear transfer function |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57181215A (en) * | 1981-04-30 | 1982-11-08 | Toshiba Corp | Variable gain circuit |
| JPS6271311A (en) * | 1985-09-25 | 1987-04-02 | Toshiba Corp | Variable gain circuit |
-
1990
- 1990-09-03 JP JP23289190A patent/JPH04117710A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57181215A (en) * | 1981-04-30 | 1982-11-08 | Toshiba Corp | Variable gain circuit |
| JPS6271311A (en) * | 1985-09-25 | 1987-04-02 | Toshiba Corp | Variable gain circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410271A (en) * | 1993-05-17 | 1995-04-25 | Dan Inbar | Non-linear feedback network providing a linear transfer function |
| US5623228A (en) * | 1993-05-17 | 1997-04-22 | Dan Inbar | Non-linear feedback network providing a linear transfer function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JP3697679B2 (en) | Stabilized power circuit | |
| US5376897A (en) | Differential amplifier circuit providing high gain output at low power supply voltage | |
| US4605892A (en) | Current-source arrangement | |
| JP2000244261A (en) | Signal input circuit and variable gain amplifier using the same | |
| JPS5836014A (en) | Electronic impedance device | |
| US4187472A (en) | Amplifier employing matched transistors to provide linear current feedback | |
| JPS5836015A (en) | Electronic variable impedance device | |
| JPH04117710A (en) | Gain variable amplifier | |
| KR970003778B1 (en) | Amplification circuit with improved linearity | |
| JPH0257372B2 (en) | ||
| US3460049A (en) | Single ended and differential stabilized amplifier | |
| US5218323A (en) | Transistor direct-coupled amplifier | |
| JPH0730336A (en) | Converter | |
| JPH06276037A (en) | Audio power amplifier | |
| JP2695787B2 (en) | Voltage-current conversion circuit | |
| JP3381100B2 (en) | amplifier | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPH11134052A (en) | Reference voltage generating circuit and reference current generating circuit | |
| JP3323034B2 (en) | Constant current supply circuit | |
| JP3360911B2 (en) | Differential amplifier circuit | |
| JPH04215315A (en) | Level shift circuit | |
| JP3051600B2 (en) | Current generation circuit | |
| JP3317847B2 (en) | Charge pump circuit | |
| JPH04338811A (en) | Generating circuit for band gap reference voltage |