JPS6022345A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6022345A
JPS6022345A JP58130192A JP13019283A JPS6022345A JP S6022345 A JPS6022345 A JP S6022345A JP 58130192 A JP58130192 A JP 58130192A JP 13019283 A JP13019283 A JP 13019283A JP S6022345 A JPS6022345 A JP S6022345A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
lead electrode
conductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58130192A
Other languages
English (en)
Inventor
Susumu Sugiyama
進 杉山
Yoshio Nakamura
佳男 中村
Harunobu Ono
大野　晴布
Tokimasa Kamiya
神谷　時正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Toyota Central R&D Labs Inc
Original Assignee
Narumi China Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp, Toyota Central R&D Labs Inc filed Critical Narumi China Corp
Priority to JP58130192A priority Critical patent/JPS6022345A/ja
Priority to US06/631,634 priority patent/US4672417A/en
Publication of JPS6022345A publication Critical patent/JPS6022345A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thyristors (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は電力用のスイッチングおよび増幅が行なえる半
導体装置に関する。
（従来技術の問題点） 近年、電力用半導体デバイスを使用して各種電力用機器
、放送用通信機器の小型化、高能率化が推し進められて
おり、この分野では小型で放熱効率が良く、実装密度の
高い電力用半導体装置が要求されている。
半導体装置の小型化および実装密度の向上を刷る上で熱
の放散が重要な課題となる。すなわち、半導体デバイス
自身の損失熱をいかに効率良く冷却器に伝導するかが重
要であり、この場合・クツケーノの薄型化が、最も効率
の良い方法である。パ７ケーノを薄型化することによっ
て半導体デバイス基板の扱える電力りは増大することに
なる。
従来の電力用半導体装置において、基本構成要素として
の半導体デバイス基板、絶縁体およびリード電極導体の
熱膨張係数はそれぞれ異なっている。特に絶縁体とリー
ド電極導体のろう接作業は、良好な気密性を得るため、
一般に銀ろうを用い約８００℃以上の高い温度で行なわ
れる。そのため、直接絶縁体とリード電極導体をろう接
すると、絶縁体とリード電極導体の熱膨張係数の差に起
因する残留応力によって大きなそりが発生し、最悪の場
合絶縁体にクラックが生じる。その結果、気密性の低下
や絶縁耐圧の低下を招く。そのため多くの場合、応力緩
和の目的で、中間緩衝部材として、肉薄の筒状や波状の
リングあるいはフランジを介してろう接し熱応力を緩和
、吸収している。
また、電力用半導体装置においては大電流を高速度にス
イッチングすることが要求されている。
仮に、スイッチング速度の遅い半導体デバイスを使用し
て大電力のスイッチング制御を行おうとすると、例えば
制御周波数力°上げられう°１人凹の可に′つ周波数領
域にとどまり機器の発生する音が作業者に不快感を与え
るとか、半導体デバイス自身のスイッチング損失が大き
く機器の熱設計が困難になるなどの弊害が生ずることに
なる。
第１図に従来２のセラミックノール圧接型パッケージに
半導体デバイスをマウントした装置の分解断面図を示す
。この装置は、図示のようにトランジスタやサイリスタ
などの半導体デバイス１、モリブデン板２．ａ　ｒ　２
　ｂ−、銅などのリード電極導体ブロック３Ｂ、３ｂ、
波状フランジ４　Ｂ　＋　４　ｂｙアルミナセラミック
製絶縁ケース６、封止・ぐイブ兼制御電極リード取出し
パイｆ７、および制御電極リード８から構成されている
。このパッグーノは通常円筒形である。この例は、１ケ
の半導体デバイス基板を封入した例である。従って、複
数個の半導体デバイス基板を封入する用途には不適格で
ある。例えば数１０ＯＡの大電力用半導体デ・ぐイスを
実現しようとするとき数１ＯＡから１００Ａ程度の電力
用半導体デバイスを複数個並列接続して構成すれば１ヶ
当りの半導体デ／＜イス基板の面積をそれ程大きくする
こともなく実現可能である。
寸だ、１ケの大面積大電流容量の半導体デ、ｅイス基板
を製作するよりも、適正なサイズに分割した半導体デバ
イス基板を製造する方が歩留シの向上が期待できるが、
第１図に示す従来の・モツケージへ複数個の半導体デバ
イス基板を封入して大電力用とすることは困難である。
また、熱の問題に関しては、波状フランジ４ａ。
４ｂは中間緩衝部材として用いられており、アルミナセ
ラミ、り製絶縁ケース６と銅のリード電極導体ブロック
３ａ、３ｂの有する熱膨張係数の差によって生じる残留
応力を緩和、吸収するために相当な寸法を必要としてい
る。このため、装置の小型化や実装密度の向上に制限を
与えている。
従来技術の他の例として、第２図に実装密度の向上を目
的として複数個の半導体デバイス基板をマウントした従
来のセラミックケースフラット型パッケージの例を示す
。第２図において半導体デバイス基板１１ａ、ｆｉｂ、
銅電極導体ベース１２、電極リード１３ａ、１３ｂ、ア
ルミナセラミックケース１４、ボンディングワイヤ１５
ａ。
１５ｂのように半導体装置が構成されている。この例で
は複数個の半導体デバイス基板がマウントできるように
設計されているが、超高周波半導体装置を目的としてお
り、マウントされる半導体基板が大電力用の半導体デバ
イ、ス基板よりかなり小さい上に、電極リード１３ａ、
１３ｂは超高周波用回路とのインピーダンス整合をとり
易くするように／Ｆッケーノ外部へ狭くして取出されて
いる。通常、大電力用回路は超高周波用回路のインピー
ダンスより１桁程度以下の小さい値で構成されるため、
第２図の例の半導体装置は数１００Ａもの電流を高速に
スイッチングするだめの大電力用半導体装置としての使
用は到底望めない。この事情は第１図に示した例におけ
る制御電極リード８の様に細いワイヤを使用した場合で
も同様である。
また、この第２図に示す例ではアルミナセラミックケー
ス１４と銅の電極導体ペース１２の有する熱膨張係数の
差によって生ずる残留応力を吸収することができない。
第３図はアルミナセラミックケース１４と銅の電極導体
ベース１２の有する熱膨張係数の差、および半導体デバ
イスｌｌａ、ｌｌｂの有す熱膨張係数の差を吸収緩和さ
せるため、アルミナセラミックケース１４と銅の電極導
体ベース１２の間に筒状リング１６を設け、半導体デバ
イス１１ａ。
１１ｂと電極導体ベース１２との間にモリブデン板２０
を設けたものである。しかしこの例では、中間緩衝部材
として筒状リング１６を用い、これに残留応力を緩和、
吸収させるためには相当な高さを必要としている。この
ため小型化、特に薄型化に対して制限を与え、高密度実
装には問題を残している。
またさらに、前述従来技術によってノｅッケージを構成
したとしてもアルミナと銅との熱膨張係数の差に起因す
る残留熱応力を布質的に除去することはできない。その
結果半導体デバイスをマウントする銅の電極導体ベース
１２の上表面を凸状としたそりが発生する。そりの発生
は半導体デバイス基板１１　ａ＋１　ｌ　ｂをモリブデ
ン板２０を介してろう接するにははなはだ不都合であり
、電気伝導および熱伝導の良好な接合を行なうには不適
である。このそりの量はパッケージを薄型にする°はど
増加することはバイメタルの原理として周知のところで
ある。
またさらに、電力用半導体装置を実際に使用する場合、
規則的あるいは不規則的な電流の断続による発熱量の変
動や周囲環境の変化によって半導体装置の温度が変化す
る。これによって従来技術によって構成されたパッケー
ジは、アルミナセラミックとリード電極導体ペースの熱
膨張係数の差によって繰り返しの熱応力が作用し、・々
ッケーノのわん曲が繰返して起こる。これによって半導
体デバイス基板およびそのろう接部分に繰返しひずみが
発生する。特にろう接部分は〈シ返しひずみみにもろく
経時変化を起こし、電気伝導および熱伝導が不均一とな
り、半導体装置の電気特性の劣化の原因となると共に、
気密性においても長期安定性に劣り、電気絶縁の劣化を
招き寿命を短縮する要因となる。
大電流の高速スイッチングを行なうことが従来のパッケ
ージ封入半導体装置においては困難であると前に述べた
が、この点について静電誘′導サイリスタ（以後Ｓ　Ｉ
Ｔｈと称す）を例にとり説明する。
典型的なｎチャネル５ＩＴｈは第４図のようにアノ−９
ドＡ、カソードに、およびゲートＧの電極を持っており
主電流はアノードＡからカソードにへ流れる。ケ゛−）
Ｇは主電流を流したり遮断したりするだめの制御電極と
して用いられる。スイッチングの理想的な動作としては
外部より印加されるダート信号が遅滞なくデバイスのケ
゛−ト部に伝達され、これによって主電流のターン・オ
ン、ターン・オフが瞬時になされ、オン時にはアノード
とカソード間の電圧降下が０■に近く、オフ時には非常
に高い電圧を阻止できることである。５ＩＴｈはデバイ
ス自身では例えば数１０　（ＩＡを流し走時のアノード
、カソード間の電圧降下は約１ｖ程度、オフ時の阻止電
圧は数ＫＶ及びターン・オン、ターン・オフは０１μＳ
ｅｅ程度かそれ以下の時間でのスイッチングが可能であ
る。このような５ＩＴｈをパッケージに封入したときの
集中定数的な等価回路を第５図に示す。ここでＲＡ、　
ＬＡは各々アノード電極リードの抵抗、インダクタンス
、ＲＫ　＋　ＬＫは各々カソード電極リードの抵抗、イ
ンダクタンス及びＲＧ　＋　ＬＧは各々ケ゛−ト電極リ
ードの抵抗、インダクタンスである。即ちいずれもＳ　
ＩＴｈを封入した・やソケージ自体のインピーダンスで
ある。抵抗Ｒ。
インダクタンスＬの導線に時間変化のある電流Ｉが流れ
る時の電圧降下はＲＩ十Ｌしで与えられる。
今、仮に１ｍＱの抵抗、１ｏｎＨのインダクタンスを持
つ導線に１０ＯＡの電流を０１μＳｅｅの時間で流しだ
とする、と、殆んどインダクタンス成分の効果によりそ
の電圧降下はＩＯＶにもなる。このような電圧降下があ
ったとしｒ　５ＩＴｈのスイッチング動作を考察してみ
よう。一般に半導体デバイス（サイリスタあるいはトラ
ンジスタ）を高速にスイッチングさせる場合、半導体デ
バイスのタート電極あるいはペース電極に対し、ターン
・オン時においては高速に電流を供給し所定の電圧に到
達せしめ、逆にターン・オフ時においては高速に電流を
吸引し所定の電圧に到達せしめなければならないが、第
１図に示した従来例の様に制御電極リード８が線状の場
合とか、第２図に示した従来例の様に電極リード１３ａ
、１３ｂが狭い場合は、それの持つインピーダンスのた
めに半導体装置の外部より制御電極リード端に与える信
号が半導体デバイスの制御電極に到達するのに遅れ時間
が生じ、且つインダクタンス成分のためオーバー゛ショ
ートを起す場合もありこれは波形の乱れの原因となる。
とりわけ大電流をスイッチングす兄サイリスタおよびト
ランジスタをターン・オー７させる時には制御電極より
大きな電流を吸引しなければならないが上記の傾向は顕
著に現われて高速動作の妨げとなる。５ＩＴｈでは導通
時にチャネル部に電子とホールが大量に注入されている
ため一方のキャリヤを制御電極で引き抜く必要がある。
ターン・オフの速度を速くしようとすればする程、瞬時
的に制御電極に流れる電流は大きくなる。この事情は次
の（１）式によって説明される。５ＩＴｈのターン・オ
フ時間ｔ。ｆｆは、略々 で与えられる。但し、τｅｆｆは実効キャリヤ寿命、Ｉ
Ａはアノード電流、ＩＧＰは遮断時のピークゲート電流
である。（１）式はＩＧＰが大きくなる程ｔ。ｆｆは短
くなることを示している。外部まで含めて５ＩＴｈのケ
゛−トインピーダンスをｚＧとすれば、ＩＧＰ’ＺＧは
ダートに加えられる逆ダートバイアスＶＧ’により大き
くはできない。もし高速スイッチングに必要なＩＧＰに
対し”ＣＩａｐ−Ｚａ　＞　ＶＧＫとなれば、高速には
電流が遮断できず過渡状態の長い遮断になる。ｚＧが小
さい程小さなＶＧＫで大きなＩＧＰを流すことができ高
速の遮断が行える。即ちデバイス自身の制御電極抵抗と
・ぐッケージの制御電極リードのインピーダンスの和が
小さいことが必然的に要求される。特に高速大電流のス
イッチングでは抵抗成分はもとよりインダクタンス成分
の小さいことが要求される。ところが前述の様に僅か１
０　ｎＨのインダクタンスでＩＯＶもの電圧降下がある
とどうなるか。即ち、半導体デバイスを駆動するための
駆動回路はこの電圧降下分だけ半導体デバイス自身の制
御に要する電圧よシ余計に供給しなければならないこと
になる。一方、半導体デバイスの制御電極に加えられる
電圧は通常高々数１０ｖ程度である。従って、僅か１０
　ｎＨ程度のインダクタンスでも電流の絶対値が大きく
、その変化速度が速いときには、制御電極に印加でき得
る電圧の大部分を・母ッケージの制御電極リードでの電
圧降下で占められてしまうことになる。
今、ここで制御電極リードの自己インダクタンスを考え
てみると直径２ｒ、長さｔの線が有する自己インダクタ
ンスしは 幅Ｗ、長さｔの板状の導体が有する自己インダクタンス
Ｌは で与えられる。２　ｒ　＝　１　＋ｍｎ　、　ｌ　＝　
５０　ｔａｎ、及びＷ＝　５　ｔａｎ　＊　ｔ　＝　５
０　ａｍとするとＬは各々４３　ｎＨ及び３５．３　ｎ
Ｈにもなり、制御電極を考えただけでも到底高速大電流
のスイッチングは行えないことになる。
次にカソード電極及びアノード電極を考えて見よう。ス
イッチングされるべき主電流はこれらの電極に流れるこ
とになるから数１００Ａもの電流　。
に耐え得る面積を持つべきであることは当へであるが、
自己インダクタンスの効果を考察すると、次の様な不都
合が生ずることになる。今制御信号によって５ＩＴｈが
ターン・オンの過程にあるとする。
５ＩＴｈをターン・オンしようとするときはターン・オ
フ時に与えているダートバイアス電圧ＶＧＫｏｆｆから
ターン・オンに導くだめの十分なケ゛−トバイアス電圧
■ＧＫｏｒｌまでダート電圧を増加させなければならな
い。この時のダートバイアス電圧とは５＝ＩＴｈデバイ
ス自身のカソード電極を基準にしたダート電極の電圧で
ある。ダート電圧がＶｃＫｏｆｆからｖＧＫｏｎに増加
する過程で主電流が流れ始めるとカソード電極リードの
インダクタンスによってＩ ＬＫ７ｔ−たケデバイスのカソード電圧が上昇する。
このカソード電極の電圧上昇によって、カソードに対す
るダート電圧ＶＧＫは相対的に低下することになりター
ン・オン時間を遅らせる。即ち、インダクタンスによっ
て負帰還作用が生ずる訳である。
これはターン・オフ過程でも符号を逆にして考えれば全
く同じことが云える。このことはダート駆動回路に更に
余計な電圧供給能力を持たせなければいけないことを意
味する。′電極リードとしてかなシ幅広いと思われるＷ
　＝　５０　ｍｍ　、　Ｌ　＝　２０　ｔｒａｎの場合
、（３）式を用いて自己インダクタンス−Ｌを計算して
みると１６．１　ｎＨとなり、かなり小さくはなる。
仮に、１００Ａの電流を０．１μＳｅｅの時間で流した
とすると電圧降下分は１６．１ｖにもなり、このような
考え方ではとても大電流の高速スイッチングはなし得な
いことになる。またアノード電極り一部を、考えて見て
もその自己インダクタンスを考えただけでは到底高速に
伺百Ｖあるいは測子Ｖもの高圧から１ｖ程度の低いＯＮ
電圧に到達できないことが上述の場合と全く同様に説明
される。このように自己インダクタンスのみを考えた第
５図のような集中定数モデルの概念では高速大電流のス
イッチングは実現されず分布定数回路として伝送線路的
にパッケージを構成しなければならない。
以上、電力用の半導体装置の従来技術における問題点に
ついて考察したが、これを要するに、１つの問題点は小
型化、実装密度の高度化を計るためにはリード電極導体
と、半導体デバイスを密封するケースの一部をなす絶縁
体との間の熱膨張係数の差に起因する残留応力が障害と
なっていることであシ、他の問題点は大電流を高速にス
イッチングするにはリード電極導体のインピーダンスの
大きさが障害となっていることである。
（発明の目的） 本発明は上記の従来技術の問題点を解決し、小型で実装
密度が高く、また大電流を高速にスイッチングできる半
導体装置を提供することを目的とする。
即ち、本発明の１つの目的は、小型化、高実装密度化に
制限を与えている中間緩衝部材を用いることなく、前記
熱膨張係数の差の問題を解決することである。
本発明の他の目的は、前記熱膨張係数の差の問題および
前記大電流高速スイッチングにおける電極リード導体の
インピーダンスの問題を共に解決できる半導体装置の、
構造を得ることである。
（発明の構成） 本発明による半導体装置は、半導体デバイス基板と、そ
の半導体デバイス基板を封入するケースの一部をなす絶
縁体と、その絶縁体によって互い電気的に分離された第
一、第二および第；のＩＪ−ド電極導体とを有し、前記
第一のリード電極導体は前記半導体デバイス基板の第二
主表面に電気的に接続され、少なくとも前記半導体デバ
イス基板の全部を載置するのに十分な大きさを有する板
状のものであり、前記第二および第三のリード電極導体
は、前記半導体デバイス基板の第一主表面に構成された
電極部に対し、ボンディングワイヤ等で電気的に接続さ
れている。そして前記絶縁体にアルミナセラミックを、
また前記第一のリード電極導体に銅の含有率を２容量％
〜４８容量チに選んだ銅−タングステン焼結合金を用い
たことを特徴とするものである。
銅の含有率を２容量係ないし４８容量係に選んだ銅−タ
ングステン合金熱膨張係数はアルミナセラミックの熱膨
張係数（６，７Ｘ　１　ｏ−６／℃）と近似しているの
で、本発明のこの特徴により半導体装置における前記熱
膨張の差に起因する諸問題を解決することができる。
本発明はさらに、第二および第三のリード電極導体の少
くとも一方の幅の寸法を第二および第三のリード電極導
体間の間隔より大きくしたことを特徴とする。この特徴
によりリード電極導体の高周波におけるインピーダンス
を減少させることができる。従って、前記熱膨張係数の
差を除去できたことと相俟って、高速大電流スイッチン
グが可能、小型、高実装密度で、かつ特性劣化の少ない
等の従来技術では達し得なかづた極めて有用な半導体装
置が実現できる。
（実施例の説明） 以下、図面を参照しながら本発明を説明する。
第６図に本発明の半導体装置の一実施例の分解上面図（
、）と分解断面図（ｂ）を示す。この装置は、サイリス
タ、トランジスタ等の半導体デバイス１１ａ。
１１ｂ、１１ｃ　、１．１ｄ、モリブデン板２０ａ。
２０ｂ、２０ｃ、：２０ｄ、それ自体が第一の電極とな
る銅−タングステン焼結合金の導体ベース３０、第二の
電極となるコバールの導体板リード１３０ａ、第三の電
極となるコ・マール等の導体板リード１３ｏｂ、ボンデ
ィングワイヤーリード１５ａ、１５ｂ１アルミナセラミ
ツクの一絶縁体６０、およびキャップ３２０によって構
成されている。ここで電極となる導体板リード１３０ａ
。
１３０ｂは、アルミナセラミックに蒸着や印刷によって
メタライズされパッケージの内と外に貫通されているメ
タライズ電極にろう接されている。
また、ボンディングワイヤーリード１５　ａ　、　１５
ｂは該メタライズ電極と半導体デバイス基板上の電極部
とを超音波ボンディング等で電流集中をさけるために複
数本接続されている。またモリブデン板２０Ｂ　、２０
ｂ　、２０Ｃ，２０ｄは、複数個設けであるが、細長い
一枚の板でもよく、半導体デバイス基板１１ａ、ｌｌｂ
、１１ｃ、１１ｄとリード電極導体ベース３０の熱膨張
係数の差を緩和する目的で用いられている。
半導体デバイス基板１１ａ、ｌｌｂ、ｌｌｃ。
ｌｉｄをマウントするリード電極導体ベース３０は、こ
れらの半導体デバイス基板を載置するのに十分な大きさ
を有する板状のものであり、銅−タングステン焼結合金
が用いられる。その銅の含有率は２容量係ないし４８容
量係に選ばれる。第７図は銅−タングステン焼結合金の
熱膨張係数を銅の含有率に関して実測した結果を示すも
のである。
銅−タングステン焼結合金の熱膨張係数はその銅の含有
率を２容量チないし４８容量チの範囲であればアルミナ
セラミックの熱膨張係数６．７　Ｘ　１０−６／℃と約
３０係以内の誤差の範囲でほぼ同一となり、整合がとれ
ることがわかる。なお、銅の含有率が上記範囲のものは
一般的には大電力用として十分なものであるが、とくに
１０ＯＡを越えるクラスの大電力用の半導体装置のよう
に発熱量が非常に大きいものに対してはアルミナセラミ
ックの熱膨張係数との差が１０％以内である銅含有率２
０容量チないし４０容量係の範囲とするのが望ましい。
従って、この実施例の装置は熱膨張係数の差に起因する
熱応力を本質的に除去することができるため、前記した
繰返えしの熱応力によって発生するろう接部分のひずみ
はなく、半導体装置の劣化を招くことはなく、長期安定
性の高い半導体装置を実現することができる。
電極導体ベース３０および導体板リ−，ド１３０ａ。
１３０ｂは収容される複数個の半導体デバイス基板の１
ケの一辺の寸法の収容されているデバイスの個数分の和
よシ広くなっており、導体板リード１３０ａ、１３０ｂ
は互いの間隔より広い幅を持っている。電極導体ベース
３０は収容されるデバイス全部をその上にマウントでき
、導体板リード１３０ａ　、１３０ｂは全部のデバイス
の電極部と多数の平行なボンデインワイヤーリード１５
ａ。
１５ｂにより電気的に結合されている。
５ＩＴｈにしろ、バイポーラモードＳＩ’Ｔ　（ＢＳＩ
Ｔ　）にしろ、あるいは他のバイポーラトランジスタ（
ＢＪＴ　）やダートターンオフサイリスク（ＧＴＯ）に
しろ、ソース、エミ、りもしくはカッ−・ドといったキ
ャリヤを注入する主電極のごく近傍にダートもしくはベ
ースといった制御電極が設けられるのが普通である。し
たがって第６図（、）に示された半導体装置の分解上面
図において、導体板リード１３０ａ　、１３０ｂは各々
制御電極、キャリヤ注入主電極に接続されるリードとな
る。導体ベース３０が、デバイスのドレイン、コレクタ
もしくはアノードといっだキャリヤ引き出し主電極のリ
ードとなる。この例では、半導体デバイス１１ａ。
１１ｂ、・・ｌｉｄですべて切離されている例について
述べたが、必ずしもこうする必要はない。／リコンウエ
ハ上に、半導体デバイス１１８．１１ｂ。
・・・１．１　ｄを細長く形成して、一体で構成してよ
いし、もちろん、所定の個数ずつ一体構成にして細長く
配置してもよい。これらのことは、半導体７０ロセスに
おける歩留りの問題と、半導体デバイスをモリブデン板
に均一にメタライズする時の歩留り等アセンブル工程の
歩留りからもっとも低価格になるよう各技術レベルから
判断して決めればよい。要するに、高速で変化する電流
が局所に集中して流れてインダクタンス分を増さないよ
うに、拡がって流れるように配置することが重要なので
ある。第６図で、導体板リード１３０ａ、、１３０ｂと
半導体デバイスの間はワイヤーリードあるいはリボンリ
ードにより接続されている。第６図の構成の中では、電
流がもっとも集中して流れる部分である。したがって、
導体板リード１３０ａ及び１３０ｂと半導体デバイス１
１の間は、物理的配置が許す限り狭いことが必要である
。また、半導体デバイス自身も、導体板リード１３０ａ
と１３０ｂを結ぶ方向があまりに長いと、半導体デバイ
ス上の金属電極配線の持つインダクタンスが問題になる
ためそれほど長くはできない。しかも、大電流を流そう
とするときには、半導体デバイスの全面積は大きくしな
ければならない。結局、第６図（ａ）に示すように上下
方向に細長い配置にしなければならない。・やッケーノ
としては、導体板リード１３０ａと１３０ｂの電流の流
れの方向に対して直角方向の幅が導体板リード１３０ａ
と１３０ｂの間隔にくらべて広くなるような構成にしな
ければならない。たとえば、カソード、アノード間隔４
５０μｍ　＋　Ｐ＋ダート拡散深さ４　μｍ　、　Ｐ＋
デート。
ケ゛−ト間隔１５μｍのストライプ構造に基本チャネル
が形成されたＳ！　Ｔｈでは、チャネル部の電流密度８
００Ａ／ｃｍ２で、オン電圧１．０〜１．２　Ｖの動作
が実現される。平均電流１００ＡのＳ　ＩＴｈを構成し
ようとするとその半導体デバイスのチップサイズは約７
×４０ｃｒｎ２となる。即ち、導体板リード２４と２５
を結ぶ方向の半導体デバイスの長さは７咽、それと垂直
方向のいわゆる電流の流れる方向と垂直方向のデバイス
の幅は４０間というようになる。
その時の導体板リード２４と２５の間隔は略々１０咽、
電流の流れる方向と垂直な方向のリードの幅は略々４０
喘というように形成されている。
このような構成を有する・ぐッケージは通常広い導体板
上に実装される。したがって、制御電極リード部もアノ
ードやカソード電極部も伝送線路的な構成になる。この
ように伝送線路構成になると自己インダクタンスは殆ん
ど効果を持たず相互インダクタンスが効果を持つように
なる。
従来の線状電極リードや狭く設計されている板状電極リ
ードと本発明の広い板状電極リードとの伝送線路的な比
較を次に述べる。直径２ｒの線が空気中で広い導体板と
して平行に距離りだけ離れであるときの特性インピーダ
ンス２゜は、である。幅Ｗの板状導体が空気中で広い導
体板上に平行に距離りだけ離れであるときの特性インピ
ーダンスＺ。は近似的に、 で与えられる。
ｒ　＝　０．５　ｍａｎの径の場合、Ｄ＝５ｍｍとして
（４）式に代入すると、 ｚｏ舞１８０〔Ω〕　・・・・・・・・・（６）Ｗ　＝
　５　ｍｍ、Ｄ　＝　５　ｖａｎのときの狭い板状の場
合、（５）式より、 Ｚｏ勢１３８〔Ω〕　・・・・・・・−・・（７）Ｗ　
＝　５０　ｍａｎ、Ｄ＝５咽のときの広い板状の場合、
（５）式より、 Ｚｏ’１３０ＣΩ〕　・・・・・・・　・・（８）とな
る。
（６）　、　（７）　、および（８）式から明らかなよ
うに幅を広くした平板の電極構造のものの方がインピー
ダンスが線状のものや狭い板状のものよりかなり小さい
。大電力デバイス、特に大電流のデバイスを使用すると
きにはデバイスの入力インピーダンス、出力インピーダ
ンスともに小さくなるので入出力回路のインピーダンス
も小さい方が望ましいわけである。とりわけ大電流のス
イッチングを５ＩＴｈなどの半導体デバイスで高速に行
う場合にはターンオフ時に大きなダート電流を吸引する
必要があるから、本発明による全電極リードのインピー
ダンスを低減した効果は大きい。
第８図に第二の実施例を示す。前述した第一の実施例を
単一の半導体デバイス基板のパッケージングに適用した
例であり、図中の符号は、第一の実施例のそれと合わせ
て示しである。
第９図に第三の実施例を示す。本実施例は第一および第
二実施例におけるモリブデン板を用いず半導体テバイス
基板１１ａ＋１１ｂ＋１１ｃ＋１゛１ｄを電極導体ペー
ス３０に直接ろう接した例である。電極導体ベース３０
に銅−タングステン焼結合金を用いているので、前述し
た熱応力によるそり等の変形が無く、また該電極導体ベ
ースの熱膨張係数と半導体デバイス基板の熱膨張係数と
の差が僅か有ったとしてもろう液温度が２００〜３００
℃と低く残留熱応力が非常に少ないので直接ろう接が可
能となシ、熱伝導抵抗要素としてのモリブデン板および
モリブデン板と電極導体ペース間のろう材が除かれ、よ
り熱伝導良好な半導体装置を提供するものである。
第１０図に第四実施例を示す。本実施例は、前記第三実
施例の電極導体ベース３０の半導体デバイス基板をろう
接する部位に図示のごとく凸部を形成した電極導体ペニ
ス３０を用いろう接作業を容易にしだものであり、本質
的な効果は第三実施例と同じである。
以上述べた実施例においては半導体デバイス基板１１に
シリコンを、第二および第三電極リード板１３０にコパ
ールを、アルミナセラミック絶縁体６０と電極導体ベー
ス３０およびモリブデン板２０と電極導体ベース３０の
ろう接は、銀ろう材を用い約８００℃でろう接し、半導
体デバイス基板１１とモリブデン板２０のろう接はＰｂ
　−３ｎ系はんだろう材を用いて２００〜３００℃でろ
う接したものである。なお、第二電極リード板を半導体
デバイス基板の第一主表面の電極部とモリブデン板を介
して電気的に接続するよう構成してもよい。
（発明の効果） 第１１図に、本発明の効果を１００Ａクラスの半導体装
置において第１実施例（第６図）と、従来技術例（第２
図）の・ぐッケーノ表面の変形量の比較として示した。
各々の外形寸法は略々同一とし、電極導体ベースは厚さ
４圏、長さ８ｏ調、幅゛　２０鵡、絶縁体は厚さ２瓢、
外形６０ｍ＋ｎＸ２０ｍｍで幅５咽の額縁形状とした。
図は半導体デバイス基板がろう接される部位の範囲５０
胡の長手方向の変形量を測定した結果である。曲線イお
よび口は従来技術例を示し絶縁体と電極導体ベースの間
に中間緩衝材として筒状リングを用いており、該筒状リ
ングの形状は曲線イの場合、厚さ１ｗｎ高さ１ｍである
。同様に曲線口の場合は、厚さ０．３１１１ｍ高さ４調
の例である。曲線イおよび口は共に半導体デバイス側に
凸状に大きくそっている。また、曲線ハ、二、ホは本発
明実施例を示し、前記筒状リングは用いておらず、電極
導体ベースに銅−タングステン焼結合金を用い、銅の含
有率を夫々、曲線ハは４０容量係、曲線二は３０容量チ
、曲線ホは２０容量チの場合を示している。本結果（第
１１図）より明らかなごとく、従来技術においては変形
量が１００μｍ以上あシ、半導体デバイス基板を電気伝
導および熱伝導良好にろう接するには適しておらず、ま
たろう接を行なったとしても、前述したごとく、熱応力
の作用によって繰返しのひずみが発生し、長期安定性に
問題がある。本発明によるパッケージにおいては図示の
ごとく、変形量が３０μｍ以内に抑えることができ、半
導体デバイス基板を電気伝導、熱伝導共に良好にろう接
することができ、前述しだ熱応力の発生もなく、長期安
定性に富んだ半導体装置が得られる。
さらに、従来技術を用い第１１図に示される様な大きな
変形量を低減するためには、さらに筒状リングの高さを
増す必要があり、例えば１０ａｎ以上に及ぶと推定され
る。これに対し、本発明実施例においては、筒状リング
等の中間緩衝材は用いておらず、半導体装置の構成要素
である半導体デバイス基板、絶縁体およびリード電極導
体のみで構成することができ、その形状は、機械的な強
度の許される範囲まで小型化可能となる。特に実施例で
明らかなどと＜、１０．ＯＡクラスでその厚さが全体で
６ｍ以下と極端な薄型化が可能となり、熱伝導良好なノ
ｊ　ツケージを提供することができ、実装密度の向上に
貢献するところ大である。さらに１・母ソケージの各構
成要素の熱膨張係数の差がほとんどなく、熱応力の作用
によるパッケージの変形がない。また、高温でのろう接
作業が可能となシ、気密性も従来と同等以上得ることが
でき、長期安定性に優れた半導体装置を提供でき、本発
明の目的である電力用半導体デバイスの小型化、高効率
化に多大なる貢献を果すものである。
従って、リード電極２６体ベースに銅−タングステン焼
結合金（銅含有率２容量チないし一４８容量１）を用い
てアルミナ上２ミック絶縁体との熱膨張係数の差を除去
するのに加うるに、導体板リードの幅を半導体デバイス
長手方向の長さよυ大きくしインダクタンスを低下させ
ることによシ、回路構成に配慮すれば数１ＯＡから数１
０００Ａといった大電流がきわめて高速にスイッチング
できることになシ、大電力の制御が効率よく行え、しか
もその動作周波数が容易に可聴周波数領域を超えた領域
に持ち込めるため作業者に不快感を与えることもなく、
スイッチング損失も小さくでき、しかも長期安定性に優
れ、小型で実装密度が高い半導体装置が得られ、その工
業的価値はきわめて大きい。
【図面の簡単な説明】
第１図は従来のセラミックシール圧接型パッケージに半
導体デバイスをマウントした装置の分解断面図、第２図
は複数個の半導体デバイス基板をマウントした従来のセ
ラミックケースフラット型／ｆヮケーノの例を示すもの
で、（、）は分解上面図、（ｂ）は分解断面図、第３図
は第２図の従来例に熱膨張係数の差を緩和するだめの筒
状リングを付加した他の従来例の分解断面図である。第
４図はｎチャネル５ＩＴｈを記号的に示す図、第５図は
その５ＩＴｈをパッケージに封入したときの集中定数的
な等価回路である。 第６図は本発明の第一の実施例の半導体装置を示すもの
で、（ａ）は分解上面図、（ｂ）は分解断面図である。 第７図は銅−タングステン焼結合金の銅の含有率と熱膨
張係数との関係を示す図である。第８図は半導体デバイ
スを１個封入する第二の実施例の分解上面図、第９図は
モリブデン板を用いずに半導体デバイス基板を電極導体
ベースに直接ろう接した第三の実施例の断面図、第１０
図は電極導体ベースの半導体デバイスをろう接する部位
を凸状にした第四の実施例の断面図である。第１１図は
半導体デバイス基板がろう接される部位の範囲の変形量
を測定した結果を示す図で、曲線イおよび口は従来技術
例を示し、曲線ハ、二、ホは本発明の実施例を示す。 １　、１１　Ｂ　、　１　ｌ　ｂ　、　１１　ｅ　、　
１１　ｄ　・・・半導体デバイス基板、２ａ、２ｂ、２
０．２０ａ、２０ｂ。 ２０ｃ、２０ｄ・・・モリブデン板、３ａ、３ｂ・・・
金属導体ブロック、４ａ＋４ｂ・・・波形７ランノ、６
゜１４・・・アルミナセラミック製絶縁ケース、７・・
・封止・ぞイブ無制御電極リード取出し／４’イブ、８
・・・制御電極リード、１２・・・銅の電極導体ベース
、１３Ｂ　、　１３ｂ・・・電極リード、１５ａ、１５
ｂ・・・？ンディングワイヤ（またはりぎンリード）、
３０・・・銅−タングステン焼結合金の導体ベース、１
３０ａ。 １３０ｂ・・・コバールの導体板リード、６０・・・ア
ルミナセラミックの絶縁体、３２０・・・キャッジ。 特許出願人　株式会社豊田中央研究所 第１図 第２図 （０） 第３図 第４図　第５図 第６図 （０） 第７図 鯛旬含湖岸（１％） 第８図 第９図 第１１図

Claims (2)

    【特許請求の範囲】
  1. （１）半導体デバイス基板と、その半導体デバイス基板
    を封入するケースの一部をなす絶縁体と、その絶縁体に
    よって互い電気的に分離された第一。 第二および第三のリード電極導体とを有し、前記第一の
    リード電極導体は前記半導体デバイス基板の第二主表面
    に電気的に接続され、少なくとも前記半導体デバイス基
    板の全部を載置するのに十分な大きさを有する板状のも
    のであり、前記第二および第三のリード電極導体は、前
    記半導体デバイス基板の第１主表面に構成された電極部
    に対し、が／ディングワイヤ等で電気的に接続されてお
    り、かつ前記絶縁体にアルミナセラミックを、また前記
    第一のリード電極導体に銅の含有率を２容量チ〜４８容
    量係に選んだ銅−タングステン焼結合金を用いたことを
    特徴とする半導体装置。
  2. （２）　前記半導体デバイスはほぼ矩形状をなすもので
    あり、前記第二および第三のリード電極導体は、前記矩
    形状をなす半導体デバイス基板の第一主表面の前記矩形
    の長辺部上に構成された電極部に対し、ボンディングワ
    イヤ、リデンリード、またはモリブデン板を介して接続
    された板状のものであり、それら第二および第三のリー
    ド電極導体の少くとも一方の幅め寸法を第二および第三
    のリード電極導体の間隔よシ広くしたことを特徴とする
    特許請求の範囲第（１）項記載の半導体装置。
JP58130192A 1983-07-19 1983-07-19 半導体装置 Pending JPS6022345A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58130192A JPS6022345A (ja) 1983-07-19 1983-07-19 半導体装置
US06/631,634 US4672417A (en) 1983-07-19 1984-07-17 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58130192A JPS6022345A (ja) 1983-07-19 1983-07-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS6022345A true JPS6022345A (ja) 1985-02-04

Family

ID=15028283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58130192A Pending JPS6022345A (ja) 1983-07-19 1983-07-19 半導体装置

Country Status (2)

Country Link
US (1) US4672417A (ja)
JP (1) JPS6022345A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5636866A (en) * 1994-09-21 1997-06-10 Kojima Press Industry Co., Ltd. Shock absorbing structure for motor vehicle

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921032A (ja) * 1982-07-26 1984-02-02 Sumitomo Electric Ind Ltd 半導体装置用基板
JPS63271944A (ja) * 1987-04-28 1988-11-09 Sumitomo Electric Ind Ltd 半導体装置
JP2527828B2 (ja) * 1990-02-27 1996-08-28 三菱電機株式会社 半導体パッケ―ジ
US5686676A (en) * 1996-05-07 1997-11-11 Brush Wellman Inc. Process for making improved copper/tungsten composites
JP2848359B2 (ja) * 1996-09-24 1999-01-20 住友電気工業株式会社 セラミック端子板及び半導体気密封止容器並びに複合半導体デバイス
US6855566B2 (en) * 2001-07-24 2005-02-15 Sumitomo Electric Industries, Ltd. Optical semiconductor module and method of producing the same
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
US9859185B2 (en) * 2016-01-28 2018-01-02 Kyocera International, Inc. Semiconductor packaging structure and package having stress release structure
CN105957903A (zh) * 2016-06-14 2016-09-21 中国工程物理研究院流体物理研究所 砷化镓光导开关的引线连接结构以及引线焊接工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062776A (ja) * 1973-10-05 1975-05-28

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387190A (en) * 1965-08-19 1968-06-04 Itt High frequency power transistor having electrodes forming transmission lines
US3685134A (en) * 1970-05-15 1972-08-22 Mallory & Co Inc P R Method of making electrical contact materials
US3784884A (en) * 1972-11-03 1974-01-08 Motorola Inc Low parasitic microwave package
JPS5116302B2 (ja) * 1973-10-22 1976-05-22
US3996603A (en) * 1974-10-18 1976-12-07 Motorola, Inc. RF power semiconductor package and method of manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062776A (ja) * 1973-10-05 1975-05-28

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5636866A (en) * 1994-09-21 1997-06-10 Kojima Press Industry Co., Ltd. Shock absorbing structure for motor vehicle

Also Published As

Publication number Publication date
US4672417A (en) 1987-06-09

Similar Documents

Publication Publication Date Title
US20080017998A1 (en) Semiconductor component and method of manufacture
US9099441B2 (en) Power transistor arrangement and method for manufacturing the same
US20150064848A1 (en) Semiconductor device having a diamond substrate heat spreader
WO2005024941A1 (ja) 半導体装置
US9263440B2 (en) Power transistor arrangement and package having the same
US20230187431A1 (en) Semiconductor module
JPS6022345A (ja) 半導体装置
US20200194359A1 (en) Power converter having a conductive clip
US7692316B2 (en) Audio amplifier assembly
US11955450B2 (en) Method for producing a semiconductor arrangement
US4692789A (en) Semiconductor apparatus
JP2010186959A (ja) 半導体パッケージおよびその作製方法
CN211555872U (zh) 一种GaN基级联型功率器件
US10593610B2 (en) Semiconductor power device including wire or ribbon bonds over device active region
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
CN110556366A (zh) 一种GaN基级联型功率器件及其制备方法
WO2018029801A1 (ja) 半導体装置
US20240047293A1 (en) Semiconductor component and semiconductor device
JP7484770B2 (ja) 半導体パッケージ
CN218160367U (zh) Cascode封装结构
US11881524B2 (en) Semiconductor device
KR101754923B1 (ko) 고 전자이동도 트랜지스터 기반 전력 모듈
EP4285408A1 (en) Packaged electronic devices having substrates with thermally conductive adhesive layers
JPS5980945A (ja) 半導体装置
TW202416526A (zh) 半導體元件