JPS60223225A - 位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデジタル信号再生機器に用いることのできる位
相同期回路に関するものである。

従来例の構成とその問題点 近年、デジタルオーディオ機器が普及し始め、再生信号
からクロックを抽出する位相同期回路が重要視されてい
る。

以下図面を参照しながら従来の位相同期回路について説
明する。第１図は従来の位相同期回路のブロック図であ
り、１はエツジ検出器、２はローパスフィルタ（ＬＰＦ
と略称する。）、３は電圧制御発振器（ＶＣＯと略称す
る。）、４は分周器、６は位相比較器で、エツジ検出器
１と分周器４の出力が位相比較器５に入力され、その出
力がＬＰＦ２を通してＶＣＯ３に入力され、ＶＣＯａの
出力が分周器４に入力される構成である。

以上のように構成された位相同期回路についてその動作
を以下に説明する。入力信号工は第２図工で示される如
くのデジタル信号であり、これにクロックＣを以下のよ
うに位相同期させる。先ず、エツジ検出器１により、入
力信号Ｉの立上り及び下シエソジを検出し、％クロック
ＩＪのエツジ検出パルスＤを発生する。

エツジ検出器の構成としては、例えば第４図に示す如く
の微分器を利用可能である。第４図において、１１は抵
抗Ｒ２１２はコンデンサＣ２１３は排他的論理和ゲート
であり、入力ｌはτ＝＝（！＊）ｌで定められる時間だ
け遅れて排他論理和ゲート１３に入力され、自身との排
他論理和かとられるので、エツジが来る度にパルス巾７
のパルスを出力し、第２図りのエツジ検出パルスが得ら
れる。

位相比較器５は、例えば排他論理和ゲートを用いること
が可能で、上記エツジ検出器１の出力とクロックＣの排
他論理和をとることにより、その出力Ｐは第２図Ｐの如
くになる。

今、入カニとクロックＣが正しく位相同期していれば、
入カニのエツジは時間的にクロックＣの立下りエツジと
立上シエッジの中間となり、位相比較器出力ＰをＬＰＦ
２で積分したものは一定の電圧となる。しかし、第２図
に示す如く、クロックＣの位相が進むと位相比較器出力
Ｐのハイのパルス巾が細くなり、これを積分したＬＰＦ
３の出力電圧は下る。従ってＶＣＯ３の発振周波数は下
り、この出力を分周して得られるクロックＣの位相は遅
れて、正しい位相同期点にもどる。

クロックＣの位相が遅れた場合も、上記と同様にして、
正しい位相同期が行われる。

しないと、位相比較器出力Ｐのデユーティを５０係に保
てず、同期範囲が非対称になり、同期外れを生じやすく
なる。

又、位相比較器として排他論理和ゲートなどを用いたい
わゆる乗算型のものでは、その位相比較特性は、第３図
に示す如くになる。第３図に於て横軸は位相差、縦軸は
位相比較出力であシ、入力■とクロックＣの位相差が士
％π（即ち、％クロック）以上になると、位相比較出力
は減少し、強い帰還がかからなくなる。と言う問題点を
有していた。

発明の目的 本発明の目的は、エツジ検出器の出力パルス巾を正確に
％クロックにする必要がなく、かつ、位相比較特性をい
わゆるのこぎシ波特性に改善して同期はずれの生じ難く
い位相比較器を用いることにより、ディジタル信号再生
機器の再生性能を改善することを可能とする位相同期回
路を提供することである。

発明の構成 本発明の位相同期回路は入力信号の立上シ及び立下りエ
ツジを検出するエツジ検出器と、上記エツジ検出器の出
力とクロックとの位相比較を行う位相比較器と、上記位
相比較器の出力を積分するローパスフィルタと、上記ロ
ーパスフィルタの出力電圧によシ発振周波数の制御され
る電圧制御発振器と、上記電圧制御発振器の出力を分周
して上記クロックを出力す・る分周器とによシ構成され
、上記位相比較器は、上記入力信号の立上り又は、立下
シエッジと上記クロックとの位相関係に応じて０〜１ク
ロック周期間第１の電圧を出力し、上記第１の電圧出力
直後上記クロック周期の％期間のみ第２の電圧を出力す
るように構成したものであり、これにより、位相比較を
フリップフロップで行うことにより、正確に％クロック
幅のパルスを必要とせず、のこぎり波特性の位相比較器
を実現し、位相同期回路の特性を改善するものである。

実施例の説明 以下本発明の一実施例について図面を参照しながら説明
する。

第５図は本発明の一実施例における位相同期回路のブロ
ック図を示すものである。第５図において、６は位相比
較器、６及び了はフリップフロップ、８及び９はスイッ
チ回路である。他の構成要素は従来例と同一であシ、第
１のフリップフロップ６の出力で第１のスイッチ回路８
を開閉し、第２のフリソゲフロップ７の出力で第２のス
イッチ回路９を開閉するものである。

以上のように構成された本実施例の位相同期回路につい
て以下その動作を説明する。まず、入力Ｉの立上シ及び
立下りエツジをエツジ検出回路１で検出し、第６図りに
示すエツジ検出パルスＤを発生する。エツジ検出回路と
しては第４図に示したものと同様の回路で実現可能であ
る。本実施例においては、エツジ検出パルスＤの幅は％
クロックである必要はなく、細いほど好ましい。

エツジが検出されると、第１のクリップフロップ６がセ
ットされ、次に来るクロックＣの立下シエッジでリセッ
トされる。その間、第１のフリップフロップ６の出力は
第１のスイッチ回路８を閉じて正の電圧ＶＤを第６図Ｐ
で示す如く出力する。

第１のフリップフロップ６がリセットされると、その出
力によって第２のフリップフロップ７がセットされ、次
に来るクロックＣ゛の立上り時にリセットされる。この
第２のフリップフロップの出力によって、第６図り及び
Ｐで示す如く、上記正の電圧ＶＤが出力された後に％ク
ロック間のみ第２のスイッチ回路９が閉じられ、零電位
の電圧が出力される。

今、入カニとクロックＣが正しく位相同期していれば、
入力Ｉの立上り又は立下りエツジはクロックＣの立上り
エツジと時間的に一致しておシ、位相比較器５の出力Ｐ
の正の電圧のパルス幅と、負の電圧のパルス幅は等しく
なシ、これをローパスフィルタ２で積分すると、一定の
電圧になり、この電圧で電圧制御発振器３は一定の周波
数で発振し、その出力を分局器４が分周して正しく位相
同期のとれたクロックＣを出力する。

次に、第６図に示す如く、クロックＣの位相が進むと、
位相比較器５の出力Ｐの正の電圧のパルス幅が狭くなり
、これをローパスフィルタ２で積分するとその出力電圧
は下り、電圧制御発振器３の発振周波数は下って、これ
を分周器４で分周すると、クロックＣの位相は遅れ、再
び正しく位相同期される。

クロックＣの位相が遅れた場合も上記と同様にして、位
相を進める様に帰還がかかシ、正しく位相同期される。

この位相比較器の位相比較特性を示すと第７図の如くの
こぎシ波特性となる。第７図において、横軸は位相差で
あり、縦軸は位相比較出力である。

本実施例の場合、位相差が大きくなる程、位相比較出力
は大きくなり、強い帰還がかかる。

以上のように本実施例によれば、位相比較器を第１及び
第２のフリソフロップと、第１及び第２のスイッチ回路
で構成したことにより、正確にＺクロック幅のエツジ検
出パルスを必要とせず、のこぎり波特性の位相比較器を
実現している。

次に本発明の他の実施例について図面を参照しながら説
明する。

第８図は本発明の他の実施例における位相同期回路の位
相比較器のブロック図である。第８図において、６は位
相比較器、１ｏ及び１１はフリップフロップ、８及び９
はスイッチ回路であり、フリップフロップ１ｏ及び１１
が、クロックＣの立上シエッジで動作することが上記第
１の実施例と異なる。

以上のように構成された本実施例の位相同期回路につい
て以下その動作を説明する。金相比較器５以外の構成及
び動作は上記第１の実施例と同じである。位相比較器５
は上記の如く、第１及び第２のフリップフロップがクロ
ックＣの立上シエツジで動作するので、第１のスイッチ
回路８は、入カニの立上り又は立下りエツジと、その直
後のクロックＣの立上シエッジとの間の期間閉じられ、
正の電圧を出力し、第２のスイッチ回路９は上記正の電
圧出力後でクロックＣがノ１イの期間、第９図Ｐに示す
如く零電位の電圧を出力する。

従って、本実施例においては、正しく位相同期が行なわ
れていれば、入力Ｉの立上シ又は立下シエソジはクロッ
クＣの立下りエツジと時間的に一致しており、クロック
Ｃの位相が進み又は遅れると第７図に示したものと同一
の位相比較特性を示す・ 以上のように本実施例によれば、位相比較器にクロック
の立上９エツジで動作する第１及び第２のフリップフロ
ップを用いることにより第１の実施例と同じ作用を実現
している。

また、上記第１の実施例の変形として第１０図の回路が
考えられる。第１０図の６の位相比較器において、１２
は論理和の否定ゲートであシ、他は第５図と同様である
。以下その動作を簡単に説明する。第１のフリップフロ
ップ６は第６図と同じであるが、第２の７リツプフロソ
プ７は、第１のフリップフロップ６がリセットされると
同時にクロックＣの立下シエッジでＱ出力はリセットさ
れ、クロックＣがローの期間中のみ論理和の否定ゲート
出力りがハイになシスイッチ９を閉じる。

従って出力Ｐは第６図と同様となり、同じ作用を実現し
ている。

また、同様にして第２の実施例の変形として第１１図の
回路が考えられる。第１１図の６の位相比較器において
、１３は論理積ゲートであシ、他は第８図と同様である
。以下その動作を簡単に説明する。第１のフリップフロ
ップ１０は第８図と同じであシ、第２のフリップフロッ
プ１１は、第１のフリップフロップ１０がリセットされ
ると同時にクロックＣの立上りエツジでセットされ、ク
ロックＣがハイの間のみ論理積ゲートの出力りがハイに
なシスイッチ９を閉じる。従って出力Ｐは第９図と同様
となり、同じ作用を実理している。

なお、上記第１及び第２の実施例では、第１のスイッチ
回路は正の電圧を出力し、第２のスイッチ回路は零電位
の電圧を出力したが、この出力電圧は、正と零電位の電
圧に限定されるものではなく、第１のスイッチ回路で出
力される電圧と、第２のスイッチ回路で出力される電圧
とが異っていて、第７図に示す比較特性を実現できるも
のであれば何でも良い。たとえば、一般的に、互いに異
る第１及び第２の電圧を用いることができる。

さらに、本実施例では、分周器を用いたが、この分周器
の分周数は一定の値に限定されるものではなく、電圧制
御発振器の発振周波数を正しいクロック周波数に分周で
きるものなら伺でも良く、電圧制御発振器の発振周波数
に依存する。たとえば、発振周波数がクロック周波数に
等しければ、分周器は不要となる。

発明の効果 以上の説明から明らかなように、本発明は、位相比較器
を第１及び第２のフリップフロップと、その出力で制御
される第１及び第２のスイッチ回路で構成しているので
、入力信号のエツジ検出パルス幅を正確に％クロックに
する必要がなく、のこぎυ波特性の位相比較器を実現で
き、精度を要しない回路部品で位相同期回路の性能を改
善できるという優れた効果が得られる。その効果によシ
、本発明の位相同期回路をディジタル・オーディオ機器
に用いれば、その再生性能を改善できるという効果が得
られる。

さらに、第１及び第２のフリップフロップをクロックの
立上シエッジで動作するもので構成しても同様の効果が
得られる。

【図面の簡単な説明】

第１図は従来の位相同期回路のブロック図、第２図はそ
の動作説明の為のタイミング図、第３図は、その位相比
較特性図、第４図は、従来の舌ソジ検出器の回路図、第
６図は本発明の一実施例における位相同期回路のブロッ
ク図、第６図はそのタイミング図、第７図はその位相比
較特性図、第８図は本発明の他の実施例における位相比
較器のブロック図、第９図はそのタイミング図、第１゜
図は本発明の一実施例の変形の位相比較器のブロック図
、第１１図は本発明の他の実施例の変形の位相比較器の
ブロック図である。 １・・・・・・エツジ検出器、２・・・・・・ローパス
フィルタ、３・・・・・・電圧制御発振器、４・・・・
・・分周器、５・・・・・・位相比較器、６，７，１０
．１１・・・・・−フリツフリロップ、８，９・・・・
・・スイッチ回路。 代理人の氏名　弁理士　中　尾敏　男　ほか１名第１図 第５図 第６図 第８図 第９図

Claims (3)

【特許請求の範囲】
1. （１）入力信号の立上シ及び立下シエッジを検出するエ
   ツジ検出器と、上記エツジ検出器の出力とクロックとの
   位相比較を行う位相比較器と、上記位相比較器の出力を
   積分するローパスフィルタと、上記ローパスフィルタの
   出力電圧によシ発振周波数の制御される電圧制御発振器
   と、上記電圧制御発振器の出力を分周して上記クロック
   を出力する分周器とにより構成され、上記位相比較器は
   、上記入力信号の立上り又は立下シエ、ツジと上記クロ
   ックとの位相関係に応じて０〜１クロック周期間第１の
   電圧を出力し、上記第１の電圧出力直後上記クロック周
   期の％期間のみ第２の電圧を出力するように構成したこ
   とを特徴とする位相同期回路。
2. （２）位相比較回路は、エツジ検出器の出力でセットさ
   れ、クロックの立下シエソジでリセットされる第１のフ
   リップフロップと、上記第１のフリップフロップがセッ
   トされている間第１の電圧を出力する第１のスイッチ回
   路と１．上記第１のフリップフロップの出力の立下シエ
   ソジでセットされ上記クロックの立上りエツジでリセッ
   トされる第２の７リツプフロツグと上記第２のフリップ
   フロップがセットされている間第２の電圧を出力する第
   ２のスイッチ回路とにより構成されることを特徴とする
   特許請求の範囲第１項記載の位相同期回路。
3. （３）位相比較器は、エツジ検出回路の出力でセットさ
   れクロックの立上シエッジでリセットされる第１のフリ
   ップフロップと、上記第１のフリップフロップがセット
   されている間第１の電圧を出力する第１のスイッチ回路
   と、上記第１のフリップフロッグの出力の立下シエッジ
   でセットされ上記クロックの立下シエッジでリセットさ
   れる第２の７リツプ７０ツブと、上記第２のフリップ７
   ０ツブがセットされている間第２の電圧を出力する第２
   のスイッチ回路とにより構成されることを特徴とする特
   許請求の範囲第１項記載の位相同期回路。