JPS60207375A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60207375A JPS60207375A JP6457784A JP6457784A JPS60207375A JP S60207375 A JPS60207375 A JP S60207375A JP 6457784 A JP6457784 A JP 6457784A JP 6457784 A JP6457784 A JP 6457784A JP S60207375 A JPS60207375 A JP S60207375A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- film
- silicon film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 13
- 238000000605 extraction Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 2
- FBOUIAKEJMZPQG-AWNIVKPZSA-N (1E)-1-(2,4-dichlorophenyl)-4,4-dimethyl-2-(1,2,4-triazol-1-yl)pent-1-en-3-ol Chemical compound C1=NC=NN1/C(C(O)C(C)(C)C)=C/C1=CC=C(Cl)C=C1Cl FBOUIAKEJMZPQG-AWNIVKPZSA-N 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 238000005406 washing Methods 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 31
- 229910021332 silicide Inorganic materials 0.000 abstract description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 14
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 59
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000010953 base metal Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000007127 saponification reaction Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は半導体装置のＩＦ１ｍ方法に係り、特にバイ
ポーラ型半導体集積回路装置ｔ（以下ＦＢＩＰ・ＩＣ，
ｌという。）におけるトランジスタの電極引出部の形成
方法の改ｎに関するものである。
ポーラ型半導体集積回路装置ｔ（以下ＦＢＩＰ・ＩＣ，
ｌという。）におけるトランジスタの電極引出部の形成
方法の改ｎに関するものである。
［従来技術〕
・一般に、ＢＩＰ・ＩＣにお番プるｌ−ランジスクは、
ｐｎｎ接合分離０択択酸化技術用いた酸化膜分離。
ｐｎｎ接合分離０択択酸化技術用いた酸化膜分離。
または３重拡散を用いる方法などによって電気的に独立
した島内に形成される。ここでは酸化膜分離法によって
ｎｐｎ トランジスタを形成する方法について述べる。
した島内に形成される。ここでは酸化膜分離法によって
ｎｐｎ トランジスタを形成する方法について述べる。
もちろん、これ以外の上記各種分離法を用いる場合、さ
らにはｐｎｐ トランジスタについても適用できるもの
である。
らにはｐｎｐ トランジスタについても適用できるもの
である。
第１図（１）〜Ｉ）は従来の製造方法の使用工程段階に
おける状態を示す断面図である。以下この図について従
来の方法を簡単に説明する。低不純物濃度のｐ形（ｐ−
形）シリコン基板１にコレクタ埋込層となる高不純物濃
度のｎ形（ｎ＋形）層２を選択的に形成した後、それら
の上に１１−形エピタキシャルＨ３を成長させるＬ第１
図（ａ）］。次に、下敷酸化膜１０１の上に形成した窒
化鯖２０１をマスクとして選択酸化を施し゛（゛厚い分
離酸化膜１０２を形成するが、このときこの分＊＊化膜
１０２の下にはチャンネルカット用のｐ形層４が同時に
形成される。［第１図（ｂ ） ｊ、次に、上述の選択
酸化用のマスクとして用いた窒化１１Ｉ２０１を下敷酸
化膜１０１とともに除去して、改めてイオン注入保護用
の酸化膜１０３を形成し、フォトレジスト膜（この段階
での７オトレジスト膜は図示せず）をマスクとして、外
部ベース層となるｐ＋形層５を、さらに、上記フォトレ
ジスト膜を除去（，１１改めてフォトレジスト膜３０１
を形成し、これをマスクとして活性ベース層となるｐ形
層６をイオン注入法によって形成するＬ第１図（Ｃ）１
゜続いて、フォトレジスト１Ｉ３ｏ１を除去し、一般に
ホスシリケートガラス（ＰＳＧ）からなるパッシベーシ
ョン１１１４０１を被着させ、ベースイオン注入＠５．
６のアニールとＰＳＧ膜４０１の炊きしめとを兼ねた熱
処理を行なって、中間段階の外部ベース層５１および活
性ベース層６１とした襖、ＰＳＧ膜４０１に所要の開孔
７０ｄ３よび８０を形成して、イオン注入法によって１
ミツタ曙となるべきｎ＋形層７およびコレクタ電極取出
層となるべきｎ＋形Ｗ８を形成する［第１図〈ｄ）］。
おける状態を示す断面図である。以下この図について従
来の方法を簡単に説明する。低不純物濃度のｐ形（ｐ−
形）シリコン基板１にコレクタ埋込層となる高不純物濃
度のｎ形（ｎ＋形）層２を選択的に形成した後、それら
の上に１１−形エピタキシャルＨ３を成長させるＬ第１
図（ａ）］。次に、下敷酸化膜１０１の上に形成した窒
化鯖２０１をマスクとして選択酸化を施し゛（゛厚い分
離酸化膜１０２を形成するが、このときこの分＊＊化膜
１０２の下にはチャンネルカット用のｐ形層４が同時に
形成される。［第１図（ｂ ） ｊ、次に、上述の選択
酸化用のマスクとして用いた窒化１１Ｉ２０１を下敷酸
化膜１０１とともに除去して、改めてイオン注入保護用
の酸化膜１０３を形成し、フォトレジスト膜（この段階
での７オトレジスト膜は図示せず）をマスクとして、外
部ベース層となるｐ＋形層５を、さらに、上記フォトレ
ジスト膜を除去（，１１改めてフォトレジスト膜３０１
を形成し、これをマスクとして活性ベース層となるｐ形
層６をイオン注入法によって形成するＬ第１図（Ｃ）１
゜続いて、フォトレジスト１Ｉ３ｏ１を除去し、一般に
ホスシリケートガラス（ＰＳＧ）からなるパッシベーシ
ョン１１１４０１を被着させ、ベースイオン注入＠５．
６のアニールとＰＳＧ膜４０１の炊きしめとを兼ねた熱
処理を行なって、中間段階の外部ベース層５１および活
性ベース層６１とした襖、ＰＳＧ膜４０１に所要の開孔
７０ｄ３よび８０を形成して、イオン注入法によって１
ミツタ曙となるべきｎ＋形層７およびコレクタ電極取出
層となるべきｎ＋形Ｗ８を形成する［第１図〈ｄ）］。
その慢、各イオン注入層をアニールして、外部ベース層
５２および活性ベース層６２を完成させるとともにエミ
ッタ１１７１．１５よびコレクタ電極取出層８１を形成
した優に、ベース電極取出用の需孔５０を形成し、各開
孔部５０．７０お５− よび８０に電極の突抜は防止用の金属シリサイド［白金
シリサイド（Ｐｔ −８＋ ）、パラジウムシリサイド
（Ｐｄ −８ｉ ）など］膜５０１を形成した上で、ア
ルミニウム（Ａ１）のような低抵抗金属によってベース
電極配置１ｍ９．エミッタ電極配線１０およびコレクタ
電極配線１１を形成する［第１図（ｅ）］。
５２および活性ベース層６２を完成させるとともにエミ
ッタ１１７１．１５よびコレクタ電極取出層８１を形成
した優に、ベース電極取出用の需孔５０を形成し、各開
孔部５０．７０お５− よび８０に電極の突抜は防止用の金属シリサイド［白金
シリサイド（Ｐｔ −８＋ ）、パラジウムシリサイド
（Ｐｄ −８ｉ ）など］膜５０１を形成した上で、ア
ルミニウム（Ａ１）のような低抵抗金属によってベース
電極配置１ｍ９．エミッタ電極配線１０およびコレクタ
電極配線１１を形成する［第１図（ｅ）］。
第２図はこの従来方法で製造されたトランジスタの平面
パターン図である。ところで、トランジスタの周波数特
性はベース・コレクタ容量およびベース抵抗などに依存
し、周波数特性の向上にはこれらを小ざくする必要があ
る。上記構造ではベース抵抗を低下するためにｐ＋形外
部ベースＭ５２を設けたのであるが、これはベース・コ
レクタ容量の増大を招くという欠点がある。また、ベー
ス抵抗はエミツタ層７１とベース電極取出開孔５０との
距離り、にも依存し、従来のものではベース電極配線９
とエミッタ電極配線１０との間隔と各電極配線９．１０
の各開孔５０．７０からのはみ出し分どの合計距離とな
っており、フォトエッ６− チングの精度を向上して電極配線間隔を小さくしても、
上記はみ出し分はどうしても残る。
パターン図である。ところで、トランジスタの周波数特
性はベース・コレクタ容量およびベース抵抗などに依存
し、周波数特性の向上にはこれらを小ざくする必要があ
る。上記構造ではベース抵抗を低下するためにｐ＋形外
部ベースＭ５２を設けたのであるが、これはベース・コ
レクタ容量の増大を招くという欠点がある。また、ベー
ス抵抗はエミツタ層７１とベース電極取出開孔５０との
距離り、にも依存し、従来のものではベース電極配線９
とエミッタ電極配線１０との間隔と各電極配線９．１０
の各開孔５０．７０からのはみ出し分どの合計距離とな
っており、フォトエッ６− チングの精度を向上して電極配線間隔を小さくしても、
上記はみ出し分はどうしても残る。
［発明の概要］
この発明は以上のような点に岐みてなされたもので、ベ
ース電極をポリシリコン膜と金属シリサイド膜との重畳
層を介して活性ベース領域から直接取出すようにするこ
とどエミッタ１１極の一部をポリシリコン膜で形成して
このポリシリコン膜をマスクとして上記ベースの金属シ
リサイド暎形成のためのコンタクト開けを行なうことに
よって、エミツタ層とベース電極開孔との距離の中に両
電極配線の各開孔からのはみ出し分を組入れる要がなく
、上記距離を短縮でき、しかも＾不純物ＩＦＪｉの外部
ベース層を用いずにベース・コレクタ容量の増大の生じ
ない半導体装置の興造方法を提供することを目的として
いる。
ース電極をポリシリコン膜と金属シリサイド膜との重畳
層を介して活性ベース領域から直接取出すようにするこ
とどエミッタ１１極の一部をポリシリコン膜で形成して
このポリシリコン膜をマスクとして上記ベースの金属シ
リサイド暎形成のためのコンタクト開けを行なうことに
よって、エミツタ層とベース電極開孔との距離の中に両
電極配線の各開孔からのはみ出し分を組入れる要がなく
、上記距離を短縮でき、しかも＾不純物ＩＦＪｉの外部
ベース層を用いずにベース・コレクタ容量の増大の生じ
ない半導体装置の興造方法を提供することを目的として
いる。
［発明の実施例］
第３＠（ａ）〜（ａ）はこの発明の一実施例による製造
方法の主要工程段階における状態を示す断面図で、第１
図の従来例と同等部分は同一符号で示す。まず、第１図
（ｂ）に示す状態までは従来と同様に、ｐ−形シリコン
基板１にｎ＋形コレクタ埋込層２．ｎ−形エピタキシャ
ル層３．チャンネルカット用ρ形層４および分離用酸化
Ｉｌ！１０２を形成した侵、第１図（ｂ）における窒化
膜２０１および下敷酸化膜１０１を除去し、改めてイオ
ン注入保護用の酸化ｗＡ１０３を形成し、図示しないフ
ォトレジストマスクを介して活性ベース層となるｐ形層
６をイオン注入法によって形成し、ベース電極開孔とな
るべき領域近傍の上記酸化膜１０３を除去し、その除去
部分を含めて全上面にポリシリコン膜６０１を被着させ
る［第３図（ａ）］。次に、ポリシリコン１６０１の表
面にｐ形不純物を全面に導入してから、シンタリングを
行なうことによってｐ形層６を中間段階の活性ベース領
域６１とした後、ポリシリコンｆｉｌ ６０１を選択エ
ツチング除去し、改めて鹸化を行なって酸化膜１０３が
あ〕た位置に酸化１１１１０５．残されたポリシリコン
購６０１の上に酸化膜゛１０６を形成し、さらに全上面
にＰ Ｓ Ｇ ８４４０ ’Ｉ ・ど形成する［第３図
（ｂ）］。次に、フォトレジストマスク（図示せず）を
用いた選択エツチングによって、エミツタ層およびコレ
クタ電極取出層となるべき領域の酸化１１１０５および
ＰＳＧＩ１４０１を除去し、ポリシリコン膜６０２を被
着させて、このポリシリコン膜にｎ形不純物を高濃度に
イオン注入した後ドライブを行ない該ポリシリコン膜か
ら拡散させてエミッタ層となるべぎｎ＋形層７１および
コレクタ電極取出層となるべきｎ＋形層８１を形成する
［第３図（Ｃ）］。次に、上記拡散源となったポリシリ
コン膜部分６０２．８０３のみを残すように選択エツチ
ングした後、レジストｗＡ３０２をマスクとしてベース
・コンタクトの窓開けを行なう［第３図（ｄ）］。この
とき、レジスト賎３０２は上記エミツタ層形成のポリシ
リコン１！６０２の内部になるようにして、上記ポリシ
リコン膜を一部マスクとしてベース俸コンタクトとそれ
に続くポリシリコンｌｌ６０１上の酸化膜１０６．ＰＳ
Ｇ膜４０１をエツチング除去している。低温（８００℃
〜９００℃程痕）での酸化を行なってｎ十９一 層のポリシリコン膜８０２．６０３上に厚い酸化１１１
０８を、また０層のシリ」ン基板６２ど０＋層のポリシ
リコン膜上に薄い酸化膜１０７を形成する［第３図（ｅ
）］。これはよく知られたようにｎ＋不純物のリンや砒
素が高濃度に入ったシリコンおよびポリシリコンでは低
温はど増速層化が行なわれることを使用し′Ｃいる。次
に、酸化ＷＩ４１０７のみをウォッシュアウトしてＰ
ｔ、Ｐ ｄ、Ｔ Ｉ、Ｗ 。
方法の主要工程段階における状態を示す断面図で、第１
図の従来例と同等部分は同一符号で示す。まず、第１図
（ｂ）に示す状態までは従来と同様に、ｐ−形シリコン
基板１にｎ＋形コレクタ埋込層２．ｎ−形エピタキシャ
ル層３．チャンネルカット用ρ形層４および分離用酸化
Ｉｌ！１０２を形成した侵、第１図（ｂ）における窒化
膜２０１および下敷酸化膜１０１を除去し、改めてイオ
ン注入保護用の酸化ｗＡ１０３を形成し、図示しないフ
ォトレジストマスクを介して活性ベース層となるｐ形層
６をイオン注入法によって形成し、ベース電極開孔とな
るべき領域近傍の上記酸化膜１０３を除去し、その除去
部分を含めて全上面にポリシリコン膜６０１を被着させ
る［第３図（ａ）］。次に、ポリシリコン１６０１の表
面にｐ形不純物を全面に導入してから、シンタリングを
行なうことによってｐ形層６を中間段階の活性ベース領
域６１とした後、ポリシリコンｆｉｌ ６０１を選択エ
ツチング除去し、改めて鹸化を行なって酸化膜１０３が
あ〕た位置に酸化１１１１０５．残されたポリシリコン
購６０１の上に酸化膜゛１０６を形成し、さらに全上面
にＰ Ｓ Ｇ ８４４０ ’Ｉ ・ど形成する［第３図
（ｂ）］。次に、フォトレジストマスク（図示せず）を
用いた選択エツチングによって、エミツタ層およびコレ
クタ電極取出層となるべき領域の酸化１１１０５および
ＰＳＧＩ１４０１を除去し、ポリシリコン膜６０２を被
着させて、このポリシリコン膜にｎ形不純物を高濃度に
イオン注入した後ドライブを行ない該ポリシリコン膜か
ら拡散させてエミッタ層となるべぎｎ＋形層７１および
コレクタ電極取出層となるべきｎ＋形層８１を形成する
［第３図（Ｃ）］。次に、上記拡散源となったポリシリ
コン膜部分６０２．８０３のみを残すように選択エツチ
ングした後、レジストｗＡ３０２をマスクとしてベース
・コンタクトの窓開けを行なう［第３図（ｄ）］。この
とき、レジスト賎３０２は上記エミツタ層形成のポリシ
リコン１！６０２の内部になるようにして、上記ポリシ
リコン膜を一部マスクとしてベース俸コンタクトとそれ
に続くポリシリコンｌｌ６０１上の酸化膜１０６．ＰＳ
Ｇ膜４０１をエツチング除去している。低温（８００℃
〜９００℃程痕）での酸化を行なってｎ十９一 層のポリシリコン膜８０２．６０３上に厚い酸化１１１
０８を、また０層のシリ」ン基板６２ど０＋層のポリシ
リコン膜上に薄い酸化膜１０７を形成する［第３図（ｅ
）］。これはよく知られたようにｎ＋不純物のリンや砒
素が高濃度に入ったシリコンおよびポリシリコンでは低
温はど増速層化が行なわれることを使用し′Ｃいる。次
に、酸化ＷＩ４１０７のみをウォッシュアウトしてＰ
ｔ、Ｐ ｄ、Ｔ Ｉ、Ｗ 。
ＭＯなどのシリコンおよびポリシリコン膜どの間に金属
シリ勺イドを形成する金属Ｍ（図示Ｕず）を全上面に蒸
着またはスパッタリングによって形成した後、シンタリ
ングを行なって金属シリサイド１１５０１．５０２をシ
リコン基体の露出面およびポリシリコン躾６０１表面の
上に形成してから金属シリサイド膜を残して金属層を王
水などでエツチング除去する［第３図（ｒ）］。次に、
パッシベーション用窒化ｗＡ２０２ （１！化膜でもよ
い）を被＠させた後にこの窒化膜２０２および酸化膜１
０８に選択エツチングを施してベースｉｔ極用コンタク
ト孔５０．エミッタ電極用コンタクト孔７１０− Ｏおよびコレクタ電極用コンタクト孔８０を形成した後
、たとえばＡＩなどの低抵抗金属によってベース電極配
置９．エミッタ電極配置１１０およびコレクタ電極配線
１１を（れぞれ形成する［第３図（ｇ）］。
シリ勺イドを形成する金属Ｍ（図示Ｕず）を全上面に蒸
着またはスパッタリングによって形成した後、シンタリ
ングを行なって金属シリサイド１１５０１．５０２をシ
リコン基体の露出面およびポリシリコン躾６０１表面の
上に形成してから金属シリサイド膜を残して金属層を王
水などでエツチング除去する［第３図（ｒ）］。次に、
パッシベーション用窒化ｗＡ２０２ （１！化膜でもよ
い）を被＠させた後にこの窒化膜２０２および酸化膜１
０８に選択エツチングを施してベースｉｔ極用コンタク
ト孔５０．エミッタ電極用コンタクト孔７１０− Ｏおよびコレクタ電極用コンタクト孔８０を形成した後
、たとえばＡＩなどの低抵抗金属によってベース電極配
置９．エミッタ電極配置１１０およびコレクタ電極配線
１１を（れぞれ形成する［第３図（ｇ）］。
さらに別の一実施例としてベース電極の一部となるポリ
シリコン膜６０１の形成に際しｃ１第４図に示すように
、第３図（ａ）での酸化膜１０３のエツチングを過剰に
行なうことでシリコン島３の側壁にポリシリコン膜６０
１が接するようになり、第３図（（１＞中のポリシリコ
ンｐＩｉ４６０１のベース層６２との接面９０が小さく
Ｃよくベース面積の縮小が行なえる。酸化膜のエツチン
グはポリシリコン膜６０１からの拡散１ｉ１６３がベー
スｌ１ｉ１６２の深さと同程度となることが耐圧の関係
から最も良い。またポリシリコン膜６０１の形成をベー
ス１１６２の形成前に行なってベース層の深さの制御と
結晶欠陥防止の向上を行なうことができる。
シリコン膜６０１の形成に際しｃ１第４図に示すように
、第３図（ａ）での酸化膜１０３のエツチングを過剰に
行なうことでシリコン島３の側壁にポリシリコン膜６０
１が接するようになり、第３図（（１＞中のポリシリコ
ンｐＩｉ４６０１のベース層６２との接面９０が小さく
Ｃよくベース面積の縮小が行なえる。酸化膜のエツチン
グはポリシリコン膜６０１からの拡散１ｉ１６３がベー
スｌ１ｉ１６２の深さと同程度となることが耐圧の関係
から最も良い。またポリシリコン膜６０１の形成をベー
ス１１６２の形成前に行なってベース層の深さの制御と
結晶欠陥防止の向上を行なうことができる。
第５図はこのようにしてＷＪＩ造された従来法の第２図
に対応するトランジス、夕の平面パターン図で、図に示
すように、エミッタ１１７１とベース電極９につながっ
ているポリシリコン膜６０１および金属シリサイド膜５
０１との距離Ｄ２は拡散のための窓開は部（７１に相当
）と拡散源となるポリシリコン膜６０２との重ね合わせ
部分で決まるので、従来の第２図に示した距離り、に比
して小ざくできる。ベース抵抗はその分だけ小さくなる
のみでな（、従来のｐ＋髪形外ベース１１１５２（数１
０Ω／口〜１００Ω／口）の代わりに低非抵抗の金属シ
リサイド躾５０１（数Ω／口〜数１０Ω／口）を用いた
ので小さくなる。さらに、ｐ＋形外部ベース層５２を用
いず、ベース層６２自体若干小さくなっているので、ベ
ース・コレクタ容量も小さくなり、トランジスタの周波
数特性は改良される。
に対応するトランジス、夕の平面パターン図で、図に示
すように、エミッタ１１７１とベース電極９につながっ
ているポリシリコン膜６０１および金属シリサイド膜５
０１との距離Ｄ２は拡散のための窓開は部（７１に相当
）と拡散源となるポリシリコン膜６０２との重ね合わせ
部分で決まるので、従来の第２図に示した距離り、に比
して小ざくできる。ベース抵抗はその分だけ小さくなる
のみでな（、従来のｐ＋髪形外ベース１１１５２（数１
０Ω／口〜１００Ω／口）の代わりに低非抵抗の金属シ
リサイド躾５０１（数Ω／口〜数１０Ω／口）を用いた
ので小さくなる。さらに、ｐ＋形外部ベース層５２を用
いず、ベース層６２自体若干小さくなっているので、ベ
ース・コレクタ容量も小さくなり、トランジスタの周波
数特性は改良される。
［発明の効果］
以上説明したように、この発明によれば、ベース電極を
ポリシリコン膜と金属シリサイド躾との２重層で引出ベ
ース層に隣接する分ｌ１ｌＩｌＢ！化躾上に形成しエミ
ッタ電極の一部をポリシリコン膜で形成してこのポリシ
リコン膜をマスクとして上記ベースの金属シリサイド膜
形成のためのベース・コンタクト開けを行なったので、
ベース電極取出領域とエミツタ層との距離を小さくしベ
ース抵抗を小さくできる。また、高不純物濃度の外部ベ
ース層を設けないで、ベース・コレクタ間容量を小さく
でき、周波数特性の良好なｉ〜ランジスタが得られるな
どの効果がある。
ポリシリコン膜と金属シリサイド躾との２重層で引出ベ
ース層に隣接する分ｌ１ｌＩｌＢ！化躾上に形成しエミ
ッタ電極の一部をポリシリコン膜で形成してこのポリシ
リコン膜をマスクとして上記ベースの金属シリサイド膜
形成のためのベース・コンタクト開けを行なったので、
ベース電極取出領域とエミツタ層との距離を小さくしベ
ース抵抗を小さくできる。また、高不純物濃度の外部ベ
ース層を設けないで、ベース・コレクタ間容量を小さく
でき、周波数特性の良好なｉ〜ランジスタが得られるな
どの効果がある。
第１図（ａ）〜（ｅ）は従来の製造方法の主要工程段階
における状態を示す断面図、第２図は従来方法で製造さ
れたトランジスタの平面パターン図、第３図（ａ）〜（
９）はこの発明の一実施例になる製造方法の主要工程段
階における状態を示す断面図、第４図は本発明の別の実
施例になる製造方法の主要工程での断面図、第５図はこ
の実施例の方法で製造されたトランジスタの平面バタ・
−ン図である。 図において、１はｐ−形シリコン基板、３はｎ−型エピ
タキシャル層（第１伝導形層）、６゜６１．６２はベー
ス層、７．７１はエミツタ層、１３− ８．８１はコレクタ電極取出層、９はベース電極、１０
はエミッタ電極、１１はコレクタ電極、１゜２は分離酸
化膜、１０１，１０５，１０６，１０７．１０８はシリ
コン酸化膜、２０１．２０２は窒化膜、３０２はレジス
ト躾、４０１はＰＳＧ膜（ｖｉ縁膜）、６００，６０１
，６０２はシリコン膜、５００．５０１は金属シリサイ
ド躾である。 代理人 大 岩 増 維 １４− 手続補正書（自発） 昭和５９年７ １９ 日 ”““Ｐｓ＆＊” ’ Ｊ ｌ、事件の表示 特願昭５９−６４５７７号２、発明の
名称 半導体装置の製造方法 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名 称
（６０１）三菱電機株式会社 代表者片山仁八部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明ＩＩＡ！第１２頁第９行の「低非抵抗」を「低抵抗」
に訂正する。 以上
における状態を示す断面図、第２図は従来方法で製造さ
れたトランジスタの平面パターン図、第３図（ａ）〜（
９）はこの発明の一実施例になる製造方法の主要工程段
階における状態を示す断面図、第４図は本発明の別の実
施例になる製造方法の主要工程での断面図、第５図はこ
の実施例の方法で製造されたトランジスタの平面バタ・
−ン図である。 図において、１はｐ−形シリコン基板、３はｎ−型エピ
タキシャル層（第１伝導形層）、６゜６１．６２はベー
ス層、７．７１はエミツタ層、１３− ８．８１はコレクタ電極取出層、９はベース電極、１０
はエミッタ電極、１１はコレクタ電極、１゜２は分離酸
化膜、１０１，１０５，１０６，１０７．１０８はシリ
コン酸化膜、２０１．２０２は窒化膜、３０２はレジス
ト躾、４０１はＰＳＧ膜（ｖｉ縁膜）、６００，６０１
，６０２はシリコン膜、５００．５０１は金属シリサイ
ド躾である。 代理人 大 岩 増 維 １４− 手続補正書（自発） 昭和５９年７ １９ 日 ”““Ｐｓ＆＊” ’ Ｊ ｌ、事件の表示 特願昭５９−６４５７７号２、発明の
名称 半導体装置の製造方法 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名 称
（６０１）三菱電機株式会社 代表者片山仁八部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明ＩＩＡ！第１２頁第９行の「低非抵抗」を「低抵抗」
に訂正する。 以上
Claims (2)
- （１） 半導体基体の表面部に分ｍ領域に囲まれコレク
タ領域を構成すべき第１伝導形層を形成する第１の工程
、この第１伝導形層の表面部の一部に第２伝導形のベー
ス碩を形成する第２の工程、上記ベース層上の一部から
これに接する上記分離領域の上にわたってシリコン膜を
形成する第３の工程、上記ベース層上を含む上記第１伝
導形層の表面上および上記シリコン膜の上にシリコン酸
化膜を形成する第４の工程、上記シリコン酸化膜に選択
エツチングを施してコレクタ電極取出層を形成すべき部
分およびエミツタ層を形成すべき部分の上の上記シリコ
ン酸化膜を除去する第５の工程、この工程復シリコン膜
を形成し第１伝導形の不純物を高濃度に導入した模、？
ニーリングを施して上記、］レクタ電極取出層を形成す
べき部分および上記エミツタ層を形成ずべき部分に第１
伝導形の不純物をシリコン膜から幕板ベース層内に拡散
させてエミツタ層およびコレクタ電極取出層を形成する
第６の工程、上記シリコン膜がエミツタ層およびコレク
タ電極取出層を覆い目す部分を除いて選択的に除去する
第７の工程、上記シリコン膜の一部を含めて選択的に上
記ベース層上およびシリコン膜上の酸化膜を除去する第
８の工程、第１伝導形の不純物が高ａｍに導入された少
なくともエミツタ層上のシリコン膜上に厚い酸化膜をお
よび第８の工程でｎにされたベース電極形成部上に薄い
酸化膜を比較的低温で酸化することによって形成する第
９の工程、第９の工程で形成されたべ−・スミ極形成部
上の薄い酸化膜のウォッシュアウトする第１０の工程、
上記ベースＴｉ極取出領域および上記ベース層上のシリ
コン膜の上に金属シリナイドＩＩＵを形成する第１１の
Ｔ稈、ならびに上記分離ｆＩ４域の上および上記分離領
域で囲まれ上記各工程を経た領域上に［ｌｉ！１ｍｌを
形成しそれぞれこの保護膜に設けた開孔を通１）で上記
シリコン膜上位置にベース１権、エミツタ層上位置にエ
ミッタ１（徊およびコレクタ１ｔｗＡ取出開上位置にコ
レラ９電極を形成する第１２の工程を備えたことを特徴
とする半導体装置の製造方法。 - （２） シリコン膜に多結晶°シリコン膜を用い、第３
の工程では、多結晶シリコン膜を全、Ｌ面に形成し第２
伝導形の不純物を導入後ベターニングを施してベース層
上の一部からこれに接する分ｍ領域の上にわたって残す
ことを特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6457784A JPS60207375A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置の製造方法 |
| US06/698,523 US4665424A (en) | 1984-03-30 | 1985-02-05 | Semiconductor device |
| GB08508243A GB2157079B (en) | 1984-03-30 | 1985-03-29 | Electrode arrangement for semiconductor devices |
| US06/940,607 US4709469A (en) | 1984-03-30 | 1986-12-11 | Method of making a bipolar transistor with polycrystalline contacts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6457784A JPS60207375A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60207375A true JPS60207375A (ja) | 1985-10-18 |
| JPH0318738B2 JPH0318738B2 (ja) | 1991-03-13 |
Family
ID=13262222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6457784A Granted JPS60207375A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60207375A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269517A (ja) * | 1985-09-21 | 1987-03-30 | ドイチエ・アイテイ−テイ−・インダストリ−ズ・ゲゼルシヤフト・ミト・ベシユレンクタ・ハフツンク | 半導体基板のコンタクト領域にコンタクトを取付ける方法 |
| JPS62114268A (ja) * | 1985-11-13 | 1987-05-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63114261A (ja) * | 1986-09-11 | 1988-05-19 | フェアチャイルド セミコンダクタ コーポレーション | トランジスタ用の自己整合型ベース分路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5563821A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Semiconductor device |
| JPS5928378A (ja) * | 1982-08-09 | 1984-02-15 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS5928377A (ja) * | 1982-08-09 | 1984-02-15 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS645472A (en) * | 1987-06-30 | 1989-01-10 | Snow Brand Milk Products Co Ltd | Production of nutritive food |
-
1984
- 1984-03-30 JP JP6457784A patent/JPS60207375A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5563821A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Semiconductor device |
| JPS5928378A (ja) * | 1982-08-09 | 1984-02-15 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS5928377A (ja) * | 1982-08-09 | 1984-02-15 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS645472A (en) * | 1987-06-30 | 1989-01-10 | Snow Brand Milk Products Co Ltd | Production of nutritive food |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269517A (ja) * | 1985-09-21 | 1987-03-30 | ドイチエ・アイテイ−テイ−・インダストリ−ズ・ゲゼルシヤフト・ミト・ベシユレンクタ・ハフツンク | 半導体基板のコンタクト領域にコンタクトを取付ける方法 |
| JPS62114268A (ja) * | 1985-11-13 | 1987-05-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63114261A (ja) * | 1986-09-11 | 1988-05-19 | フェアチャイルド セミコンダクタ コーポレーション | トランジスタ用の自己整合型ベース分路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0318738B2 (ja) | 1991-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0418463B2 (ja) | ||
| US5268316A (en) | Fabrication process for Schottky diode with localized diode well | |
| US4803174A (en) | Bipolar transistor integrated circuit and method of manufacturing the same | |
| US4691436A (en) | Method for fabricating a bipolar semiconductor device by undercutting and local oxidation | |
| JPH0241170B2 (ja) | ||
| US4740482A (en) | Method of manufacturing bipolar transistor | |
| US5150177A (en) | Schottky diode structure with localized diode well | |
| JPS60207375A (ja) | 半導体装置の製造方法 | |
| JPH0254662B2 (ja) | ||
| JPH0135505B2 (ja) | ||
| JPH0136710B2 (ja) | ||
| JPS6159775A (ja) | 半導体装置 | |
| JPH0420263B2 (ja) | ||
| JPH0878433A (ja) | 半導体装置 | |
| JPH0136709B2 (ja) | ||
| JPS5968963A (ja) | 半導体装置及びその製造方法 | |
| JPS61108169A (ja) | 半導体装置 | |
| JPH0437581B2 (ja) | ||
| JPH0130310B2 (ja) | ||
| JPS61107772A (ja) | 半導体装置の製造方法 | |
| JPS612363A (ja) | 半導体装置の製造方法 | |
| JPS62114269A (ja) | 半導体装置の製造方法 | |
| JPH0611055B2 (ja) | 半導体装置の製造方法 | |
| JPS6145392B2 (ja) | ||
| JPH01291461A (ja) | 半導体装置，およびその製造方法 |