JPS6159775A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は半導体装置に関し、特に、バイポーラ型半導
体集積回路装置（以下、ＢＩＰ・ＩＣと称する。）にお
けるトランジスタの電極引出部の改良に関する。

［従来技術１ 一股に、ＢＩＰ・ＩＣにおけるトランジスタは、ｐｎｎ
接合分離１択択酸化技術用いた酸化膜分離。

または３ｆｆｌ拡欧を用いる方法などによって電気的に
独立した島内に形成される。ここでは酸化誤分ｍ法によ
ってｎｐｎ　）−ランジスタを形成する方法について述
べる。もちろん、これ以外の上記各種分離法を用いる場
合、さらにはｐｎｐ　トランジスタについても適用でき
るものである。

第１図（ａ）〜＜ｅ　＞は従来の半導体装置の製造方法
の主要工程段階における状態を示す断面図である。以下
この図について従来の方法を簡単に説明する。低下１１
！物濃度のｐ形（ｐ−形）シリコン基板１にコレクタ埋
込み層となる高不耗物涜度の口形（ｎ”形）層２を選択
的に形成した後、それらの上にｎ−形エピタキシャルｊ
ｌ１３を成長させる［第１図（ａ）］。

次に、ロー形エピタキシャル層３の上に分離酸化１１１
０２を形成する。すなわち、下敷酸化膜１０１の上に形
成した富化ＩＩＩ　２０１をマスクとして選択酸化を施
す。このときこの分離酸化５１０２の下にはチャンネル
カット用のｐ形層４が同時に形成される［第１図（ｂ）
］。

次に、上述の選択酸化用のマスクとして用いた窒化膜２
０１を下敷酸化膜１０１とともに除去して、改めてイオ
ン注入保護用の酸化膜１０３を形成し、フォトレジスト
Ｉｌ！（この段階でのフォトレジスト膜は図示せず）を
マスクとして、外部ベース層となるｐ＋形層５を、さら
に、上記フォトレジスト膜を除去し、改めてフォトレジ
ストｆｉ１３０１を形成し、これをマスクとして活性ベ
ース層となるｐ形層６をイオン注入法によって形成する
［第１図（Ｃ）］。

続いて、フォトレジスト！１３０１を除去し、一般にホ
スシリケートガラス（ＰＳＧ）からなるパッシベーショ
ン膜４０１を被着させ、ベースイオン注入層５，６のア
ニールとＰＳＧ膜４０１の焼き諦めとを兼ねた熱処理を
行なって、中間段階の外部ベース層５１および活性ベー
ス層６１とした後、ＰＳＧＩ！！４０１ＣＰ）ＮＥｉ１
７）［Ｌ７０およヒ８゜を形成して、イオン注入法によ
ってエミッタ層となるべき０＋形層７およびコレクタ電
極取出層となるべきｎ＋形庖８を形成する［第１図（ｄ
）］。

その後、各イオン注入層をアニールして、外部ベース層
５２および活性ベース層６２を完成させるとともにエミ
ッタ層７１およびコレクタ電極取出層８１を形成した後
に、ベース１！極取出用の開孔５０を形成し、各開孔部
５０．７０および８０に電極の突扱は防止用の金属シリ
サイド［白金シリサイド（Ｐｔ　−８＋　）　、パラジ
ウムシリサイド＜Ｐｃｔ　−８ｉ　）などコ１Ｉ５０１
を形成した上で、アルミニウム（ＡｆＬ）のような低抵
抗金属によってベース電極配線９．エミッタ電極配線１
０およびコレクタ電極配線１１を形成する［第１図＜ｅ
　）］。

第２図はこの従来方法で製造されたトランジスタの平面
パターン図である。第２図（ａ）は第１図（ｅ）に相当
するシングル・ベース構造で、第２図（ｂ）はマルチ・
エミッタ構造となっている。

ところで、トランジスタの周波数特性はベース・コレク
タ容量およびベース抵抗などに依存し、周波数特性の向
上にはこれらを小さくする必要がある。このため、上記
Ｗ造では、ベース抵抗を小さくするためにｐ＋形外部ペ
ース層５２を設けたのであるが、これはベース・コレク
タ容量の増大を招くという欠点がある。また、ベース抵
抗はエミッタ層７１とベースｆｆ１ｆｆｉ取出間孔５０
との距１１ｆｉＤ、にも依存し、従来のものではベース
電極配線９とエミッタ電極配１ｉ１１０との間隔と各電
橋配置１１９゜１０の各開孔５０．７０からのはみ出し
分との合計距離となっており、フォトエツチングのＦ＃
度を向上して電（ム配線間隔を小さくしても、上記はみ
出し分はどうしても残る。

さらに、よく知られているように、ベース抵抗を低減す
るとともに、電流駆動能力を高めるために、第２図（ｂ
）に示すようなマルチ・エミッタ構造とすることがある
。このとき、第２図（ａ　）のエミッタ長し、に比べＭ
２図（ｂ）のエミッタ長Ｌ２は、高電流・高周波動作で
はエミッタのベース電極に対向したエツジ部しか動かな
いと考えられるで少し小さくてよい。しかし、それでも
マルチ・エミッタ構造にするとエミッタ間にベース電極
を必要とするためにベース面積が大幅に増大する。さら
に、ベース配ｆａ＠域も増大する。

Ｌ発明の概妄］ この発明は以上のような真に鑑みてなされたもので、ベ
ース電極をポリシリコン膜と金属シリサイド恢との重畳
層を介して活性ベース閉域から直接取出すようにするこ
とと、エミッタ電極の一部をポリシリコン膜で形成して
このポリシリコン膜をマスクとして上記ベースの金属シ
リサイド説形成のためのコンタクト開けを行なうことに
よって、エミッタ層とベース電極開孔との距離の中に両
電極配線の各開孔からのはみ出し分を組み入れる必要が
なく、上記距離を短縮でき、しかも高不純物濃度の外部
ベース層を用いずにベース・コレクタ容量の増大の生じ
ない、さらに、マルチ・エミッタ構造としてもベース＠
積の増大を小ざくしてべ−ス・コレクタ容量の増大を生
じない半導体Ｂｉの製造方法を提供することを目的とし
ている。

［発明の実施例］ 第３図（ａ）〜＜ａ　）はこの発明の一実施例における
半導体装置の製造方法の主要工程段階における状態を示
す断面図で、第１図の従来例と同等部分は同一符号で示
す。まず、前述の第１図（ｂ）に示す状態までは従来と
同様に、ｐ−形シリコン基板１に０＋形コレクタ埋込み
層２．ｎ−形エビタキシャル層３．チャンネルカット用
ｐ形層４および分離用酸化［１０２を形成した後、第１
図（ｂ）における窒化膜２０１および下敷酸化１１０１
を除去し、改めてイオン注入保護用の酸化膜１０３を形
成し、図示しないフォトレジストマスクを介して活性ベ
ース層となるｐ形層６をイオン注入法によって形成し、
ベースＮ極開孔となるべき領域近傍の上記酸化ＩＩＩ　
１０３を除去し、その除去部分を含めて全上面にポリシ
リコン１１０６０１を被着させる［第３図（ａ）］。

次に、ポリシリコン１１１６０１の表面にｐ形不純物を
全面に導入してから、シンタリングを行なうことによっ
−Ｃｐ形暦６を中間段階の活性ベース領域６１とした後
、ポリシリコン膜６０１を選択エツチング除去し、改め
て酸化を行なって酸化膜１０３があった位置に酸化膜１
０５．残されたポリシリコン膜６０１の上に酸化ｌＱ１
０６ｅ形成し、さらに全上面に’ＰＳＧＩＩ！Ｊ４０１
を形成する［第３図（ｂ）］。

次に、フォトレジストマスク（図示せず）を用いた選択
エツチングにＪ：って、エミッタ層およびコレクタ電極
取出層となるべき領域の酸化膜１０５およびＰＳＧＩｉ
４０１を除去し、ポリシリコン膜６０２を被着ざぜて、
このポリシリコン膜にｎ形不純物を高濃度にイオン注入
した後ドライブを行ない該ポリシリコン膜から拡散させ
てエミッタ層となるべぎｎ＋形層７゛１およびコレクタ
電極取出層となるべきｎ＋形層８１を形成する［第３図
（Ｃ）］。

次に、上記拡散源となったポリシリコン展部分６０２．
６０３のみを残すように選択エツチングした後、レジス
ト表３０２をマスクとしてベース・コンタクトの窓間け
を行なう［第３図（ｄ）］。

このとき、レジスト膜３０２は上記エミッタ層形成のポ
リシリコン１！６０２の内部になるようにして、上記ポ
リシリコン膜を一部マスクとしてベース・コンタクトと
それに続くポリシリコンＭ６０１上の酸化１１！Ｊ１０
６．ＰＳＧＩＩ４０１をエツチング除去している。低温
（８００℃〜９００℃程度）で６酸化を行なってｎ＋層
のポリシリコンｇ１６０２．６０３上に厚い酸化Ｍ１０
８を、またｐ廚のシリコン基板６２とｐ＋層のポリシリ
コン膜上に薄い酸化膜１０７を形成する［第３図（ｅ）
］。

これはよく知られたように、口“不純物の燐や砒素が高
濃度に入ったシリコンおよびポリシリコンでは低湿はど
増速酸化が行なわれることを使用している。

次に、酸化ＩＰＪ１０７のみをウォッシュアウトしてＰ
ｔ　、　Ｐｄ　、Ｔｉ　、Ｗ、ＭＯなどのシリコンおよ
びポリシリコン膜との間に金属シリサイドを形成する金
属層（図示せず）を全上面に蒸着またはスパッタリング
によって形成した後、シンタリングを行なって金属シリ
サイド１ＩＩ５０１．５０２をシリコン基体の露出面お
よびポリシリコン膜６０１表面の上に形成してから金属
シリサイド膜を歿して金属層を王水などでエツチング除
去する［第３図（１’）］。

次に、パッシベーション用窒化！１２０２　（ｌａ化展
でもよい）を被着させた後に、この窒化ｆｆ２０２およ
び酸化１ｌＪ１０８に選択エツチングを施してペース′
Ｒ極用コンタクト孔５０．エミッタ電極用コンタクト孔
７０およびコレクタ電極用フンタクト孔８０を形成した
後、たとえばＡｆＪ、などの低抵抗金属によってベース
電ｔｅｌ配線９．エミッタ電極配線１０およびコレラ）
電極配線１１をそれぞれ形成する［第３図（ｇ）〕。

さらに、別の一実施例としてベース電極の一部となるポ
リシリコンｌ１１６０１の形成に際して、第４図に示す
ように、第３図（ａ　＞での酸化［１０３のエツチング
を過剰に行なうことでシリコン島３の側壁にポリシリコ
ン膜６０１が接するようになり、第３図（ｇ＞中のポリ
シリコン１６０１のベース層６２との接面９０が小さく
てよくベース面積の縮小が行なえる。酸化膜のエツチン
グはポリシリコン膜６０１からの拡散Ｊ！１６３がベー
ス層６２の深さと同程度となることが耐圧の関係から最
もよい。また、ポリシリコン膜６０１の形成をベース層
６２の形成前に行なってベース層の深さの制御と結晶欠
陥防止の向上を行なうことができる。

Ｍ５図（ａ　）はこのようにして製造された従来法の第
２図に対応するトランジスタの平面パターン図である。

第５図（ａ　）に示すように、エミッタ層７１とベース
１！ｌ極９につながっているポリシリコンＭｌ　６０１
　ｊ３よび金属シリサイドｍ５０１との距離Ｄ２はＪ拡
散のための窓開は部（７１に相当）と拡１ａｉＩｉとな
るポリシリコン１１６０２との重ね合わせ部分で決まる
ので、従来の１２図に示した距離り嗜に比して小さくで
きる。ベース抵抗はその分だけ小さくなるのみでなく、
従来のｐ＋形外部ベース層５２（数１０Ω／口〜１００
Ω／口）の代わりに低非抵抗の金属シリサイド膜５０’
ｌ　（数Ｑ／口〜数１０Ω／口）を用いたので小さくな
る。

さらに、ｐ＋形外部ベース層５２を用いず、ベース層６
２自体若干小さくなっているので、ベース・コレクタ容
量も小さくなり、１−ランジスタの周波ｖｌ特性は改良
される。

しかしながら、第６１ｆｆｌ　（ａ　）で示すように、
ベース１ｆ極となるポリシリコン膜６０１は分離エツジ
に合わせ（図中矢印Ａ）、エミッタ・コクタクトも分離
エツジに合わせ（図中矢印Ｂ）で、エミッタのポリシリ
コン１１８０２はコンタクトに合わせ（図中矢印Ｃ）る
ために、ポリシリコンＲＨＩＪ　ＭＤ（第５図＜ａ＞の
Ｄ２）は写真製版の重ね合わせ精度によって決まり、Ｒ
悪の第６図（ｂ）。

（０）の場合のようにポリシリコン膜間隅りが０から正
常なときの３倍にも大きく変化する。そこで、第５図（
ｂ）のようにダブル構造とすることによって、Ｍ７図に
示すように、写真製版が最悪になってもベース１ｍ−エ
ミッタ接散の距１１ｆｉ　Ｄ　ｔは設計どおりとなる。

さらに、従来のダブル・ベース構造と異なって、第５図
（ｂ）に示すように、マルチエミッタ構造としても、低
抵抗の金属シリサイド１５１５０１がエミッタ７１．７
１−の周囲３方に形成されて両側のベース電極となるポ
リシリコン膜に接続されているので、ベース１ｆ極を増
大することなく、ベース抵抗を小さくすることができる
。さらに、コレクタｍｆｆ１６０１はベース・エミッタ
に対向した位置に形成されている。

なお、両側のベース電極のポリシリコン膜をＡ北配線で
接続したが、シリサイドで低抵抗にされたポリシリコン
膜で直接接続してからＡｉ電極配線をしてももちろん同
様の性能が得られる。

［発明の効果］ 以上のように、この発明によれば、エミッタの両側にベ
ース１ｆ極をポリシリコン膜と金属シリサイド膜と二ｆ
ｆ！ｌ１ｉｉｌで引出ベース層に隣接する分［１化膜上
に形成し、エミッタ１極の一部をポリシリコン膜で形成
して、このポリシリコン膜をマスクとしてベースの金属
シリサイド膜形成のためのベース・コンタクト開けを行
なったので、ベース電極取出領域とエミッタ層との距離
を小さくし、ベース抵抗を小さくできる。さらに、マル
チエミッタ構造において、エミッタの周囲３方を金属シ
リサイド膜でベース電極に接続して、専用のベース電極
を各エミッタ間に設けないようにしたので、ベース面積
を著しく小さくすることができる。また、高不純物濃度
の外部ベース層を設けないので、ベース・コレクタ間容
量を小さくでき、周波数特性の良好なトランジスタが得
られるなどの効果がある。

【図面の簡単な説明】

第１図は従来の製造方法の主要工程における状態を示す
断面図である。第２図は従来方法で製造されたトランジ
スタの平面パターン囚である。第３図はこの発明の一実
施例における半導体装置の製造方法の主要工程段階にお
ける状態を示す断面図である。第４図はこの発明の一実
施例を他の製造方法で製造するときにおける主要工程を
示す断面図である。第５図はこの発明の一実施例の平面
パターン図である。、第６図および第７図は写真製版の
前ね合わせ精度による０２の変動を示す断面図である。 図において、１はｐ−形シリコン基板、３はｎ−形エピ
タキシャルＦＩＦｆ、６．６１．６２はベース層、７．
７１．７１−はエミッタ層、８．８１はコレクタ’Ｉｌ
ｔｍ取出層、９はベース電極、１０はエミッタ電極、１
１はコレクタＩｕ１ｔｉ１１０２は分離酸化膜、１０１
，１０５，１０６，１０７．１０８はシリコン酸化膜、
２０１，２０２は窒化膜、３０２はレジスト膜、４０１
はＰＳＧＩＩ、６００゜６０１．６０２はシリコン躾、
５００．５０１は金属シリサイド膜を示す。 代　　理　　人　　　　　大　　岩　　増　　雄第１図 第１図 第２１園 某３旧 ３０２ニレリストＡ１ １０７　、１０８　：　　シリコン酔イヒＡＬ算３困 ５０１．５０２　：４−λへシリ“す′イｒ−Ａ叉’Ｘ
５０ 寞　６目 系７１矧

Claims (2)

【特許請求の範囲】
1. （１）ベース層の形成された領域内の絶縁膜の開口部へ
   シリコン膜から不純物を導入して形成された少なくとも
   ２個以上のエミッタ層を含む半導体装置において、 前記エミッタ層の３方をシリコン膜からなるベース電極
   に接続された金属シリサイド膜で囲まれたことを特徴と
   する、半導体装置。
2. （２）さらに、エミッタ電極への接続は、前記シリコン
   膜で行なわれかつそれぞれのエミッタ層間に前記金属シ
   リサイド膜以外を形成しないようにした、特許請求の範
   囲１項記載の半導体装置。