JPS60200621A

JPS60200621A - 多数決論理装置

Info

Publication number: JPS60200621A
Application number: JP5608884A
Authority: JP
Inventors: Fusashi Tashiro; 維史田代; Hiroyuki Akiyama; 弘之秋山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-03-26
Filing date: 1984-03-26
Publication date: 1985-10-11
Also published as: JPH0417568B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は多数決論理方式の改良に関し、特にフェイルセ
ーフ（すａｉｌ−ｓａｆｅ　ｉ什が容易方釜娑ｙ決論理
方式に関する。

〔発明の背景〕

例えば、鉄道車両のＡＴＣ（自動列車制御装置）は、列
車衝突を予防し、′人命保膿や重大損害の防止を図るも
のであるから、高度の７エイルセーフ性が要求される。

このため、論理判断を行う回路は多重系構成とし、各基
の出力を集めてフェイルセーフ化された一致回路や多数
決回路で最終出力の決定を下している。ここで、個々の
論理回路のフェイルセーフ化を図るとともに、これらの
多重糸を構成し、万全を期している。

しかし、多数決回路は１Ｍ系であって、そのフｘ　（ル
セ−）性１ｄ、、装置全体のフェイルセーフ性に大きく
関係する。

このため、フェイルセーフな多数決回路を構成する努力
が行われているが、現在のところ専ら電磁リレーが用い
られ、装置の小形桶童化および省電力化の面で遅れてい
る。

電磁リレーによシフエイルセーフ性が得られる理由は次
の通ｐである。

電磁リレーの故障は接点の４通故障と不導通故障に分け
られるが一般的に導通故障の発生確率は不導通故障のそ
れの１０００分の１以下である。

これは導通故障の原因が接点の溶着のみであるのに対し
不導通故障は一接点の汚損−Ｐ酸化による接触不良、駆
動コイルの断線や内部短絡、躯ｍ電源の故障、司動片の
折損等その原因が多大な為である。

さらに接点浴着防止の為、接点通電電流を溶着限界以下
に抑制すれば故障モードは不導通故障のみと考えてよい
。

従って接点の導通を危険側の、不導ｉＪｉ鈎を安全側の
匍Ｊ御出力になる様にすると電磁リレーはフェイルセー
フな論理素子として用いることが出来る。

一方、半導体素子の場合導通状態になる故障と不２Ｎ、
通状態になる故障の発生確率はほぼ等しい。

半導体の場合、不純物の拡散、熱による劣化、リード線
の断線又は混触、過電流、過電圧による短絡又は溶断等
、同種の原因から生ずる故障が導通と不尋通のいずれの
状態にもなり得るからである。

この為半導体では電磁リレーの如くフェイルセーフ側と
フェイルアウト側の論理脇を特定することは不可能であ
シ、一般にランダムロジックと呼ばれる様な、基本的な
論理素子を組合せて構成する任意の回路を全てフェイル
セーフ化することは半導体論理素子では極めて困難であ
ると考えられている。

これを解決できる一方式として、本発明者は、特願昭５
７−１３７３１２号において、小型軽量化が容易でフェ
イルセーフ性に優れた論理方式を提案した。

すなわち、正論理ｔｔ　１ｓお↓び負論理ａｔ　Ｏｎを
含む入力真理値の夫々に対して異なる周波数をもつ交番
信号を入力し、この入力周波数値が予定の基準周波数帯
にあるか否かによシ出力すべき真理値を判定し、該当す
る出力真理直に対応した周波数をもつ交番１Ｍ号を出力
する方式である。

これにより、交番信号の周波数を論理値とすることによ
シ、自己の故障時に危険側の出力を生ずる確率を極めて
低くすることができ、また、異常入力に対して、正常な
論理素子が判定を行うため、安全側の出力を確実に発生
させることができる。

まだ、２つ以上の入力を必要とする論理回路においては
、上記した周波数の帯域判定の前に、入力された２以上
の交番信号の周波数値間で所定の演算、例えば加算を行
う。

これに、ｌニジ、常用されているＡＮＤ、ＯＲ。

ＮＡＮＤ、Ｎ０ｉＪ　ＥＯＲ等の論理素子の外、これら
の組合せによる論理回路、例えば多数決回路などを一挙
に構成することも可能となる。

そのｉ理を以下に詳細に説明する。

第１図は正論理ｔｌ　１１７と負論理゛０″′の区別を
、従来の論理信号の一例と対比して示すものである。

同図囚は、従来の２１１ｆ論理における正論理″′ｌ″
と負論理゛０＃を表わす電気信号の様子を示しておシ、
例えば５Ｖの電圧が正論理％ｔ　Ｉ　Ｉ＋を表し、Ｏｖ
が負論理１゛０”を現している。

これに対し、同図■が先に提案した論理信号の′ｌ”を
、５０Ｈ２の交番信号が負論理″′０”を表わしている
。このように、周波数の差異で異なる真理値を表わすの
であるが、その周波数帯の区分例を第２図〜第４図に示
している。

第２図は、最も簡単な周波数帯域の区分例であって、任
意の周波数ｆ＋　よシ高い帯域を正論理、ｆｔ　ニジ低
い帯域を負論理と定義したものである。

第３図は、３１ｉｉ論理を採シ、正負論理の外に、異常
状態を示す帯域を設定したもので、任意の周波数ｆ＋　
ニジ高い帯域を正論理、ｆｌからｆｌまでの帯域を負論
理、ｆｌ　よυ低い帯域を異常状態と定義している。

第４図は、正常時の正および負論理を夫々異なる特定の
周波数帯域に限定し、それ以外の帯域をすべて異常状態
と定義したものである。すなわち、６００Ｈ２を中心と
する５７５〜６２５１−１２帯および３５０Ｈ２を中心
とする３２５〜３７５Ｈ２帯を正論理とし、１００Ｈ２
を中心とする７５〜１２５Ｈ２帯を負論理、それ以外の
帯域はすべて思？＋＃静紺Ｌｃｈ纏２プ豐、２第５図は論理方式の一例ブロック図を示す。

論理索子２は、入力端子４と出力端子６を持ち、内部に
周波数帯域判定部８と交番信号発生部１０を備えている
。端子４に交番信号が入力されると、判定部８はその周
波数の帯域判定を行い、出力すべき真理値を交番信号発
生部１０に伝達する。交番信号発生部１０は、与えられ
た出力真理直に対応する周波数の交番信号を発生し、端
子６へ出力する。

今、この論理索子２をＮＯＴ素子であるとし、人出力と
もに正論理を周波数帯域ｊｐ、負論理を周波数帯域ｆＮ
、その他の周波数帯域ｆ、を異常状態と定義すれば、８
＋４１表のように動作する。

なお、第１表のカッコ内には真理値を示した。

このように、帯域判定部８の３つの異なる判定結果に夫
々対応して、第１表に示す周波数の交番信号を出力する
ことにより、調理素子２はＮ０Ｔ（反転）素子としての
機能をもつことができる。

このとき、入力された交番信号の周波数を、誤った真理
値を表わす周波数であると誤判定する確率は極めて低く
、しかも、危険側の出力を生ずる帯域判定の周波数帯域
を狭めることも容易であシ、フェイルセーフ性を高める
ことができる。また、交番信号発生部が故障しだにも拘
らず、特定の危険側の真理値に対応する周波数の交番信
号を発生する確率もまた極めて低いので、高度にフェイ
ルセーフ化された論理素子を得ることができる。

もちろん、入力真理値と出力Ｊｉｃ理直に対応する周波
数を同一とする必要はなく、逆転させだシ、各々別の周
波数１θ域を割当てることもできる。また、帯域判定部
８が、異常を示す周ｖＪｉ、数帝城ｆ。

であると判定したときは、異常を表わす周波数ｆ、を出
力するのではなく、いずれか安全側の真理値を表わす周
波数ｆ、あるいはｆＰを出力するようにしてもフェイル
セーフ性は保たれる。

第６図は他の論理方式のブロック図である。

この調理素子１２は、第５図に比べて、もう一つの入力
端子５と、演算部７を備えている点で異なっており、上
記Ｎ　ＯＴ　索子の外、２人力形のＯＲ，ＡＮＬ）、Ｅ
ＯＩも、Ｎ０Ｊ（、およびＮＡＮＤ素子等を構成するこ
とができる。

演算部７は、入力端子４および５に与えられた２つの交
番信号の周彼数匝間で所定の演算を行う。

この演算は加減乗除のいずれでもよいが、最も望ましい
実施態様として加算を例に採れば、不す面埋素子１２は
第２表のような動作を行う。

ここで、ＮＯＴ素子については、前述した第５図の演算
ｓ７を持たない論理素子１２で構成できる外、第６図の
２つの入力端子４と５のうち一方を使用せず、第１表を
用いることもできる。しかし、ここでは、もうひとつの
例として、入力端子４と５を共通接続した場合について
示している。

この場合、入力は周波数ｆＰ、ｆＮあるいはｆＥのうち
いずれかに統一され、これらを加算するため２ｆｐ、２
ｆＮあるいは２ｆｗの３通シのみとなる。従って、それ
らの周波数帯域判定が得られたとき、夫々ｆ、、ｆＰあ
るいはｆ、の周波数を持つ交番信号を出力すればよい。

次に、ＯＲ素子を例に採って具体的に説明すると、入力
正論理ｆｐ＝３００Ｈ２、入力負論理ｆ　Ｎ　＝　５０
　）（Ｚとすれば、第２表のＯＲ素子の帯域判定部８は
、前述した第４図の動作を行えばよい。すなわち、第２
表の項Ａ１では、加算結果ｆ　、　＝２　ｊ　ｐ　＝６
００Ｈ２であシ、正朧理と判定して、出力正論理に対応
する周波数ｆＰ＝３００Ｈ２を出力する。また、第２表
の項Ａ２および３では、ｆ　−＝ｆ　ｐ　＋ｆ　Ｎ　＝
３５０Ｈ２であシ、やはり正論理と判定して、出力正論
理に対応する周波数ｆｐ＝３００Ｈｚを出力する。項Ａ
４では、ｆ−＝２ｆｗ　＝１００Ｈｚであり、負論ｉと
判定して、出力負論理に対応する周ｅＨｆＮ−５゜）（
ｚの交番信号を出力する。以下の項Ａ５〜９では、異常
周波数ｆ、を含むため、上記の３帯域以外の周波数帯域
となシ、″′異常″を表わす周波数ｆ、（例えばＯＨ２
）を出力することができる。

以下、同様にして、周波数帯域判定結果に応じ、第２表
の如き出力信号を発生するようにすれば、ＡＮＩ）、Ｅ
ＣＩ、ＮＯＲおよびＮＡＮＩ）素子を構成できることが
明らかである。

第７図は、他の例のブロック図で、更に万全のフェイル
セーフ性を実現するものである。

論理素子１３は、２入力端子４，５と、これらの端子に
入力された交番信号の周波数間で加算などの演算を行う
演算部７と、演算結果１４の周波数帯域判定を行う帯域
判定部８とその判定信号１５の出力真理値に対応した周
波数を発生する交番信号発生部１０と、出力端子６を備
え、更に、故障検出周回信号１６とその出力端子１７を
持つ。

このような構成において、論理方式としては、前述の第
６図と同一であるが、帯域判定部８と交番信号発生部１
０とがいずれも正常な場合には、故障検出周回信号１６
が、所定周波数の交番信号となるようにし、この信号１
６が端子１７に現われている限υ、本論理素子１３は正
常であると定義するものである。

以下に、この第７図の例につき、より詳細に説明する。

第８図は、第７図の実施例をよシ具体化したブロック図
である。この実施例は、リング演算と呼ばれ、Ｌ）ＤＡ
　（Ｄｉｒｅｃｔ　ＩＪｉｆｆｅｒｅｎｔｉａｌＡｎａ
ｌｙｚｅｒ　）を変形した演算方式を採用している。

このリング演算方式は、ＡＴＣの分野で多用されておシ
、特許第９２３３２７号、同第９６４８１６号、同第１
０７２７４５号明ｎＩ書などに詳しく述べられ公知であ
る。

さて、論理素子１３は、演算部７と、帯域判定部８と交
番信号発生部１０とから成るが、帯域判定部８と交番信
号発生部１０は、同一の演算ルートを時分割にて共用し
ている。なお、本例は時分割演算により、演算部を共用
しているため、８ｇ７図の判定信号１５と周回信号１６
に正確に対応させて符号をつけることはむずかしい。

本例の演算部７は、入力端子４と５に与えられた又番信
号の周波数を加算するために、サンプリング回路１８．
２０および排他論理和ＥＯ几２２を備えている。各サン
プリング回路１８および２０は、夫々クロック発生回Ｍ
６２４から位相のずれたクロックイぎ号２６および２８
を受取ることによって、２つの入力交番信号波形の立上
りと立下シを確実にずらす。この結果、ＥＯ几２２は、
２つの入力交番信号の周波数を確実に加算した周波数を
もつ交番信号１４を出力することができる。

周波数帯域判定部８としては、基本的に次のようにして
構成されている。すなわち、周波数加算された交番信号
１４は、欠番信号発生回路３０によって発生された基準
周波数をもつ父番信号３２と、周波数比較回路３４にて
比較することによって帯域判定を行う。このとき、第４
図に例示したように仮数の周仮数常識の判定を行うため
に、交番信号発生回路３０は、時分割で異なる複数の基
準周波数の交番信号を発生し、周波数比較回路３４もま
た、時分割で、交番信号１４と複数の基準交番信号３２
との比較を行い、帯域判定を可能にする。従って、周波
数比較回路３４０大小比較４４］定信号３６が、どのタ
イミングで発生するかによって、周波数肘域の判定が行
われる。

仄に、父番イ３号元生部ｌＯとしては、上記の帯域判定
とは更に時分割され、常識判定結果に応じた出力真理賠
に対応した周波数をもつ交番信号を、交番信号発生回路
３０を共用して発生させるのである。

以下、細部に亘って説明する。

クロック信号発生回路２４で発生したクロック信号３８
はアドレス回路４０によシアドレス信号４２に変換され
、装置は、このアドレス信号により、１アドレス周ノυ
」を単位とする扁速の穎算を繰返す（リング演−力。

アドレス信号４２は、タイミング回路４４に入力され、
時分割演算に必−要な複数のタイミング信号４６．４８
．５０およ′び５２を発生する。

メモリ５４は、第９図に示すデータを記憶しており、上
記アドレス信号４２および判定信号３６とによシ、夫々
データ列５６および５８を読出すことができる。データ
列５６は、複数の基準周波数ｆＩｏ”−ｆｔを夫々現わ
すデータを時分割で読出したものであり、データ切換回
路６０を介して交番信号発生回路３０に入力される。こ
れによシ、交着信号発生回路３０は、複数の異なる基準
周波数ｆＩｏ”−ｆｔ　を時分割で発生するのである。

これにニジ前述した周波数比較のための基準値が得られ
る。

この比較の結果は、判定信号３６の発生タイミングによ
ることは前述した。そこで、この判定１ｎ号３６が発生
したタイミングで、データ列５８の中のひとつのデータ
をラッチし、ラッテをれだデータを現わす周波数（出力
真理直に対応）をもつ交番信号を発生する。つまり、デ
ータ列５８は、第９図に示すように、正論理に対応する
周波数ｊｐ、負論理に対応する周波数ｆ、および異常に
対応する周波数ｆ、を現わすデータを順次読出しだもの
であって、判定信号３６が発生したタイミングに応じて
、上記のデータのいずれかをラッチ回路６２にラッチす
れば、このラッチされたデータが、帯域判定の結果を表
わすことになる。

ラッチ回路６２の２ツチデータｆＰ、ｆＮあるいはｆｚ
は、データ切換回路６０により、１アドレス周期内の出
力機能を割振られたタイムスロットにおいて交番信号発
生回路３０へ伝達され、出力すべき真理匝に対応した周
波数ｆＰ、ｆＮあるいはｆ、をもつ交番信号３２を発生
することができる。

交番信号３２のうち、上記のタイミングで発生したもの
のみが出力すべきものであるから、タイミング信号５０
によシこれを規制して論理出力回路６４から出力端子６
へ出力する。

エラー検知回路６６および故障検知出力回路６８も、割
当てられたひとつの時分割スロットで動作するが、その
詳細は具体的動作説明において述べる。

次に、具体的な動作を＝（ＨＬ素子の場合を例に採り、
第１０図を参照して説明する。

アドレス信号４２の１周期ｔを６ケのタイムスロット１
．−１６に区切シ、各タイムスロット毎の機能を割振っ
ておく。この例では、第１０図において、タイムスロッ
トｔ１〜ｔ４には周波数帯域判定の機能が割振られ、タ
イムスロットｔ、には出力すべき交番信号発生機能が割
振られている。

また、最後のタイムスロッ）Ｌａには、故障検知の機能
を割振シ、万全のフェイルセーフ化を図っている。

メモリ５４内に、第９図に示すように記憶されたデータ
は、アドレス信号４２の表わす各タイムスロツ）１＋〜
ｔ６において、データ列５６と５８として並列に順次読
出される。

以下の処理の手順は、すべて、タイミング回路４４によ
って発生されるタイミング信号４６゜４８．４９．５０
お工び５２によって制御される。

まず、４つのタイムスロット１．−１４において、それ
ぞれ異なる４つの周波数ｆ１０〜ｆ７の交番信号を、交
番信号発生回路３０により発生する。

つまシ、第９図において、タイムスロット１．〜ｔ４で
メモリ５４から夫々周彼数ｆｒｏ＝ｆ７に相当する記１
怠データ列５６が読出され、データ切換回路６０を辿し
て交番信号発生回路３０へ与えられる。アドレス周期ｔ
は、例えば９６μｓであり、各タイムスロットｔｌ〜ｔ
６は９６μｓに１回の割で発生する。従って、該当スロ
ットが現われる毎にパルスを出力すれば、１／９６μ５
−１０Ｋ　Ｉ−Ｉ　Ｚの周波数の父香＜ｇ号を発生する
ことになる。

今、仮に５ＫＩ−ＩＺの父着信号？発生したいとすれば
、該当するスロットが２回現われる毎に、つまシ１／２
に分周してパルスを出せばよい。このように、該当する
スロットを分局する形態で、記憶データｆＩｏ＝ｆ７の
衣わす周波数の交番信号を、谷スロット別に発生するこ
とができる。

この結果、第１０図に示すように、交番信号発生回路３
０の出力３２は、タイムスロットｔＩ〜ｔ４毎に異なる
周波数を有しておシ、ｆ＋ｏ＝６２０Ｈ２，ｆｇ　＝３
３０）（”１ｆｓ　＝１２０Ｈ２゜ｆ７＝９０Ｈｚであ
るものとする。

周波数比較回路３４には、上記の交番信号発生回路３０
の出力３２と、入力端子４と５に与えられた交番信号の
周波数加算信号１４とが与えられ各スロット毎に両者間
の周波数比軟を行う。なお、加算信号１４は、１アドレ
ス周期を内では交番しない信号である。

正論理の入力周波数をｆｐ＝３００１（ＺＱ負論理の入
力周波数をｆ　Ｎ　＝　５０　ＨＺ、本論理累子に入力
を与える前段の論理累子の異常時に発生する周波数をｆ
　ｚ　＝　０　）Ｉ　Ｚとする。

ここで、周波数比較回路３４は、前述した特許明細書に
述べられたリング演算方式を採るものである。その動作
を説明する。

今、タイムスロット１．に着目する。高速（９６μｓ毎
）で次々に現われるタイムスロット１１のうち、ｆ＋ｏ
＝６２０Ｈ２に相当する分周されたスロットでのみ、信
号３２がａｔ　１　ｕ　（正）となる。一方、もうひと
つの入力１４は、入力４と５の和の周波数をもち、仮に
、これを２　ｊ　ｐとすれば、全スロットｔｌのうち、
２　ｊ　ｐ　＝　６００ＨＺに相当する分周されたスロ
ットでのみ信号１４が’１”（正）となる。

これらの２つの人力パルス列３２と１４は、タイムスロ
ットｔＩ内で、一方のパルスにょシアツブカウント、他
方のパルスに、ｌニジダウンカウントすることにより周
波数比較がなされ、両者の差が予ボ１直になると、この
タイムスロットｊｔ　内で出力信号３６を発生する。こ
の例では、信号３２が６２０１（Ｚ１倍号１４が６００
Ｈｚであるから、（ｇ号３２〉信号１４であシ、周波数
差の積分値が前記予定値に達したとき判定信号３６が、
スロットｔＩ内で′°１”となる。

前述したように、この演算は極めて高速であシ、上記の
例でタイムスロット１１での判定信号３６が１″になる
のに数ｍ　Ｓ　Ｌか要しない。

同様に、タイムスロットｔ２〜ｔ４においても交番信号
３２と１４とが比較されるが、その他方側の入力交番信
号１４は、上記タイムスロット側１内と同一周波数であ
る。これに対し、一方の入力交番信号３２は、第１０図
に示すように、タイムスロッ）Ｌ＋〜ｔ４毎に変化する
。夫々のタイムスロットでの周波数比較の結果は、各ス
ロット毎の判定信号３６によって識別される。

このようにして、周波数比較結果を現す判定信号３６を
得、その立下シ、っまり１″がらパｏ″への変化を、タ
イミング信号４６によって選択的に抽出し、ラッチ回路
６２をトリガする。このとき、入力端子４あるいは５へ
与えられる交番信号に、周波数ｆｔ＝ＯＨ２を含んでい
ない場合には、タイムスロットＬｚまたはｔ４で、判定
信号３６は必ずＩＩ　Ｏ＃になる。それ以前のタイムス
ロットまでは、判定信号３６はすべて１”である。なぜ
なら、第２表における項Ａ１〜３では、２ｊｐ＝６００
４（Ｚあるいはｆｐ　＋１ｗ　＝３５０Ｈｚであるから
、基準周波数ｆ＋ｏ＝６２０Ｈ２とｆｅ＝３３０Ｈ２の
間にあし、スロットｔｌでは判定信号３６は”ｌ”であ
シ、スロットｔ２では判定信号３６は°゛０″となる。

壕だ、第２表における項Ａ４では、２　ｆ　Ｎ　＝　１
００　ＨＺであるから、基準周波ＨｆＢ＝１２０１（ｚ
とｆｅ＝９０Ｈ２との間にあり、判定信号３６は、スロ
ットＬ３まで１″で、スロットｔ４で０″となるはずで
ある。

従って、判定信号３６の立下りエツジトリガにより、ラ
ッチ回路６２にラッチされるデータ５８は、上記項Ａ１
〜３においては、タイムスロットｔ２にてデータｆＰで
あり、項届４においては、タイムスロットｔ４にてデー
タｆ、である。

壕だ、タイムスロットｔ２＋　ｔ４以外のタイムスロツ
）ｔｇで判定信号３６が立下ったとすれば、この周波数
帯域判矩までに異常がある訳であシ、その場合にはデー
タｆＥをラッチすることになる。

ラッチされたメモリ５４内のデータ列５８のうちのデー
タｆＰ、ｆＮあるいはｆ、は、タイムスロットｔ５にお
いて、データ切換回路６０から交番信号発生回路３０へ
転送される。従って、交番信号発生回路３０は、タイム
スロツ）Ｌｓに、周波数ｆ、（正論理）、周波数ｆ、（
負論理）あるいは周波数ｆＥ　（異常）の交番信号を、
前述同様の要領で発生する。論理出力回路６４は、タイ
ムスロットｔ１１でのみ生ずるタイミング信号５０の助
けを借りて、上記周波数ｆ、’、ｆ、あるいはｆ、の交
番信号を出力端子６へ送出するのである。

さて、入力交番信号の周波数のオロ、つまり交番信号１
４の周波数が、基準周波数ｆＩｏを越えるあるいは越え
たと誤判定した場合や、基準周波数１７を下回るあるい
は下回ると誤判定した場合には、タイムスロツ）ｔ＋”
１４間で判定信号３６は１１０１３あるいは′１″のま
まであって、立下りエツジトリガ信号を生じない。従っ
て、データ列５８から、ラッチ回路６２にラッチされる
データもなく、タイムスロツ）ｔｓにおいて交番信号発
生回路３０は交番信号を発生しない。

以上に、Ｕ：＋、入力端子４，５に、周波数ｆ。

（正論理）、ｆＮ（負論理）あるいはｆＥ　（異常）の
又番信号を受取り、同様に周波数が対応させられた交番
信号を出力端子６へ送出する周波数論理によるＯＲ素子
の機能が達成される。

この動作から明らかなように、入力端子４と５のうち少
なくとも一方に、正規周波数ｆＰ、ｆ。

以外の異常周波数が入力された場合や、本論理素子内部
の周波数値の演算、判定および交番信号の発生動作に異
常が生じた場合にも、正規の出力周波数ｆ、、ｆＮを出
力する確率は極めて低く、フェイルセーフ性の旨い論理
素子を提供できる。

更に、正常な周波数と判定する周波数帯域を狭めること
により、異常を侠出する確率を高めるこトカでき、一層
のフェイルセーフ性の向上を図ることも容易である。

以上は、第２表のＯＲ話子について述べたが、第２表の
その他の論理素子のすべてを、第９図に示すメモリ内の
データ列５６（基準周波数データあるいはデータ列５８
（出力真理値に対応する周波数データ）を１換えるだけ
で傳成し得ることは容易に理解できる。

アンド素子として用いる場合には、第２表に基づき、周
波数帯域判定結果が２ｆｐである場合のみ、正論理周波
数ｆ、を出力し、その他の正常な入力の組合せでは負論
理周波数ｆＮを出力するようにすればよい。このため、
メモリ５４に記憶させるデータ列５６内の基準周波数デ
ータのうち、ｆ＋ｏ＝６２０Ｈｚおよびｆ７＝９０Ｈｚ
はそのままとし、ｆ９　＝５８０に４Ｚ、ｆｓ　＝３６
０）（Ｚに書換えるだけでよい。

また、データ列５８のうち、タイムスロットｔ２とｔ４
のデータｆ、とｆ、を入換えれば、上記のＯＲおよびＡ
ＮＤ素子が、夫々Ｎ　Ｏｉ（、およびＮＡＮＤＡＮＤ素
子できることは、第２衣から明らかである。

ＥＯＯＲ理素子は従来の２値論理方式ではＡＮＤ。

０几、ＮＯＴの数個の２饋論理素子を用いて構成する心
安があるが、この提案によれば単一の論理素子でＥＯ几
の論理を実現できる。

すなわち信号１４の周波数がｊ　ｐ　十ｆ　Ｎの場合に
のみｆＰを出力し、２　ｆ　ｐ又は２　ｆ　Ｎの場合に
ｆ、を出力することがＥ　Ｏ１（論理素子の機能である
から、第１１図の如く第１０図の例ニジ史に周波数比較
用タイムスロットｔ５およびｔ６を増設し、例えば、ｆ
＋ｏを６２０ＨｚＸｆ、を５８θＨ２，ｆＢを３７０Ｊ
（Ｚ、ｆｙを３４０Ｈ２、ｆ６を１１０１１ｚ、ｆｓを
９０　ＨＺとし、ｆｐとｆＮは先の実施例と同じく夫々
３０　Ｑ　ｌ（ｚ及び５０Ｈ２とすれば良い。

第１１図（イ）は入力が共にｆＰで一致している場合、
（Ｂ）は入力が相異っている場合、（Ｑは入力が共にｆ
Ｎで一致している場合の動作を示したものである。

さて、２アウト・オブ３の多数決回路は、第８図と第９
図の僅かの震災により実現できる。

まず、第８図のび鉢部７を第１２図に置換える。

すなわち、入力端子７０、す／プリ／ダ回路７２、その
クロック信号７４およびＥＯＩ（，７６を追加すること
により、３人力の和の周波数をもつ交番信号１４を得る
。

次に、第９図のメモリ内データ列５６の基準周波数デー
タｆ１ｏ〜ｆ７を、ｆ＋ｏ　＝　１０００　ＨＺ、ｆｇ
　＝６２０１−（Ｚ、ｆｇ　＝４２０１−（Ｚ、　ｆｙ
　−１２０Ｈ２′ｆ：表わすデータに書換える。

このようにすれば、３つの入力のオロの周波数が、３　
ｆｐ　−９００Ｈｚ−、２ｆｐ　＋　Ｊ’　ｗ　−６５
０Ｈｚのとき、出力真理値゛１・”を表わす周波数ｆ、
の交番信号を出力でき、ｊ　ｐ　＋２ｆｗ　４４００Ｈ
２または３　ｆ　Ｎ　＝　１５０　ＨＺのとき、出力真
理値”０”を表わす周波数ｆ、の交番信号を出力できる
。その他の周波数と判定したときは°゛異常″を表わす
周波数ｆ、の交番信号（ｆｔ＝ＯＨｚの場合は交番せず
〕を出力できる。

この結果は、３人力多数決回路すなわち２アウ　ト・オ
プ３の論理機能を発揮する。

ところで、このままでは、多数決回路の特定の入力に、
他と異る入力真理値が入力されていても、その事実を知
ることができないまま、故障に至ることが考えられる。

〔発明の目的〕

本発明の目的は、異常を予知することのできるフェイル
セーフな多数決論理方式を提供することである。

〔発明のｍ要〕

本発明においては、２つの入力真理１直の夫々に対して
異る周波数をもつ交番信号を３つ以上入力するとき、こ
れらの各入力毎にも夫々異る周波数を割当てておく。

そして、これらの入力交番信号の周波数端間で所定の演
算を行い、多数決論理を満足する入力真理値に対応する
出力真理値に割当てられた周波数の交番＜＝号を出力す
るとともに、多数決論理を満足する入力真理値とは異る
真理ｔＵを示す入力を識別して表示する。

〔発明の実施例〕

第１３図に本発明による３人力多数決回路の一実施例の
ブロック図を示す。２アウト・オプ３の構成を必要とす
るシステムにおいては２アウト・オブ３の論理機能を正
常に実行するのみならず異なる人力がどの入力端子に加
わっているのかを表示する事ができれは、故障に至るこ
となく、あるいは、故障からの回復を早める事が可能と
なる。

第１３図はこの故障チャンネル光示機能を有する実施例
であって７８は故障チャンネル検出回路、８０は７８の
為に設けたタイミング信号群、８１゜８２．８３は夫々
用１．第２．第３チャンネル故障表示信号端子である。

ここで入力信号４，５゜７０が各々第Ｘ、射２．第３チ
ャンネルに該当する。各チャンネルの論理値Ｉ１１．ｒ
ＯＪを第３表の如くわずかに異なる周波数で表すと、第
４表に示す様に異なる入力が１つ以内の場合の１４個の
全ての組合せにおいて加算結果信号１４の周波数は重複
を生じない。従って第１０図、第１１図の動作説明から
理解される様に周波数帯域判定のタイムスロットを少な
くとも１５個設ける事によシこれ等の加算結果の全ての
組合せを識別し出力論理値を決定する事が出来る。

第３表第４表判定信号３６の立ち下りタイミングがこの識別結果を表
しているから故障チャンネル検出回路７８はタイミング
信号群８０を用いて信号３６をサンプリングし第４表に
示す異常チャンネルが生じた場合該当するチャンネル故
障表示端子８１〜８３のいずれかに出力を生じさせる。

第４表に従うと各チャンネル共に正常論理呟で且、１つ
の論理匝が異なる場合（Ａ２，３，４゜８．９．１０）
と故障人力ｆ、が存在する場合の識別も可能であるから
チャンネル故障表示端子数を更に３個増加して、２アウ
ト・オブ３動作が正常時に行われたものか何らかの故障
時のものかを個別に表示する事も出来る。

なお、第４表の出力信号欄には、Ａ５，６．７と１２．
１３．１４において故障入力ｆΣの存在を無視し他の２
つのチャンネルの論理瞳から決定した出力を出すように
しているが、また、入力ｆ、に対しては必ず出力をｆ、
にする厳格なフェイルセーフ動作を行う場合の出力を（
）内に示している。

〔発明の効果〕

本発明によれば、フェイルセーフ多数決論理において、
他と異る入力であると判定された入力を識別して点示で
き、入力も含めた異常を予知することができる。

【図面の簡単な説明】

第１図は提案されている論理信号の一例を従来の論理信
号と対比して示す図、第２図〜第４図は周波数帯域判定
の夫々異なる判定例を示す図、第５図は提案されている
論理方式のブロック図、第６図は同じく他のブロック図
、第７図は更に他の例のブロック図、第８図は第７図を
具体化したブロック図、第９図は第８図のメモリの記憶
データを示す図、第１Ｏ図は第８図をＯＲ累子として用
いた場合の動作状況を表わすタイムチャート、第１１図
は第８図をＥＯ几累子として用いた場合の動作状況を衣
わずタイムチャート、第１２図は第３図を多数決回路と
して用いるだめの演算部の置換例を示すブロック図、第
１３図は本発明の一実ある。２．１２．１３・・・論理素子、４，５．７０・・・入
力端子、６・・・出力端子、７・・・演算部、８・・・
帯域判定部、１０・・・交番信号発生部、７８・・・故
障チャンネル検出回路、８１〜８３・・・故障チャンネ
ル出力端第　ｊｒＢ／“　ゝθ″　′″／” 第　２　ｌソ　３　Ｂ某　４１￥ＪＪゾ　５　ｎ ’５Ａ　７　口／３

Claims

【特許請求の範囲】ｌ、各入力毎に夫々異る周波数が割当てられ、かつ２つ
の入力真理値の夫々に対して異る周波数をもつ交番信号
を３つ以上入力し、これらの入力交番信号の周波数１ｉ
ｍ間で所定の演算を行い、演算結果により同一の入力真
理直に対応する入力交番信号が所定数以上有るときその
入力真理値に対応する出力真理値に割当てられた周波数
をもつ交番信号を出力するとともに、上記所定数以上の
入力真理１直とは異る真理値を示す入力を識別して表示
することを％徴とする多数決論理方式。２、上記演算を、周波数加算部と、加算結果の周波数帯
域判定部とを備えた演算部によって実行する第１項記載
の多数決論理方式。