SU1644168A1 - Самодиагностируемое парафазное асинхронное логическое устройство - Google Patents
Самодиагностируемое парафазное асинхронное логическое устройство Download PDFInfo
- Publication number
- SU1644168A1 SU1644168A1 SU884496253A SU4496253A SU1644168A1 SU 1644168 A1 SU1644168 A1 SU 1644168A1 SU 884496253 A SU884496253 A SU 884496253A SU 4496253 A SU4496253 A SU 4496253A SU 1644168 A1 SU1644168 A1 SU 1644168A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- information
- asynchronous
- paraphase
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
1
(21)4496253/24
(22) 13.09.88
(46)23.04.91 Бюл.№15
(72) В.В.Теленков, А.И.Моторин и В.М.Кривошапко
(53)681.3(088.8)
(56) Авторское свидетельство СССР
Nfe 1027735, кл. G 06 F 15/46,1981.
Авторское свидетельство СССР № 974375, кл. G 06 F 15/46, 1980. (54) САМОДИАГНОСТИРУЕМОЕ ПАРА- ФАЗНОЕ АСИНХРОННОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО
(57) Изобретение относитс к вычислительной технике и может быть использовано при построении систем повышенной надежности . Цель изобретени - упрощение устройства При работе устройства парафазные информационные сигналы чередуютс с синфазными сигналами гашени . В режиме диагностировани коммутатор 2 подключает контрольные сигналы с блока элементов И-НЕ на входы контролируемого блока 1. Последовательное изменение состо ни счетчика 5 позвол ет подать полную группу контрольных сигналов на вход блока 1. 1 ил.
О
I
00
Изобретение относитс к вычислительной технике, в частности к устройствам, обладающим свойствами самодиагностики при испытани х и самопроверки в режиме эксплуатации,
Целью изобретени вл етс упрощение устройства.
На чертеже изображено предлагаемое устройство.
Устройство содержит парафазный асинхронный контролируемый блок 1, коммутатор 2, блок 3 сравнени , элемент И-НЕ 4, счетчик 5, элемент ИЛИ 6, выполненный в виде элемента ИЛИ-НЕ, и элемент НЕ 7, формирователь 8 тестовых сигналов, выполненный в виде блока элементов И-НЕ, первые информационные парафазные входы 9 устройства, управл ющий вход 10, вторые информационные парафазные входы 11 (шины) коммутатора, парафазные выходы 12 коммутатора, информационные парафазные выходы 13 устройства, вход 14 установки , счетный вход 15 счетчика, управл ющий выход 16 счетчика, выход 17 признака работоспособности устройства.
Устройство работает следующим образом .
Счетчик 5 при поступлении сигнала установки на вход 14 (уровн логического О) переходит в исходное состо ние, при этом элемент И-НЕ 4 формирует на выходе уровень логической 1. Элементы б и 7 переключаютс и обеспечивают формирование уровн 1, разрешающего прохождение пр мых и инверсных информационных сигналов с выхода счетчика 5 через- блок 8 элементов И-НЕ на вторые информационные парафазные входы коммутатора 2.
Устройство переходит в режим самодиагностировани , когда поступает соответствующий управл ющий сигнал на вход 10 коммутатора 2. Информаци с выхода счетчика 5 через блок 8 и коммутатор2 по парафазным выхо- -дам поступает на вход парафазнога асинхронного контролируемого блока 1. Если входной парафазный тестовый набор обработан блоком 1 правильно(нет неисправности или сбо в контролируемом блоке), то на его выходе также формируетс парафазна реакци , диагностируема блоком 3 сравнени . При этом с выходов блока 3 уровни 1 поступают на элемент И-НЕ 4, а на входе 14 формируетс сигнал 1 (разрешение самодиагностировани блока 1). Элемент И-НЕ 4 формирует уровень логического О, задним фронтом которого формируетс следующее состо ние счетчика 5. После переключени счетчика 5 (завершени в нем переходных процессов) формируетс управл ющий сигнал на выходе 16. Поступающие на элемент
ИЛИ-НЕ 6 уровни О формируют на выходе элемента НЕ 7 также уровни О, которые отключают блок 8, т.е. на его выходах формируютс синфазные уровни 1, которые
по информационным шинам 11 оп ть поступают через коммутатор 2 и информационные выходы 12 на контролируемый блок 1. Таким образом, на контролируемый блок 1 поступает синфазна (набор-гашение) информаци , по которой блок 1 также формирует выходную информацию дл блока 3 сравнени , на выходах которого формируютс соответственно уровни О. При этом на выходе элемента И-НЕ 4 формируетс
уровень 1, который обеспечивает выдачу с выхода элемента НЕ 7 уров.н 1. Этот сигнал включает блок 8, обеспечива прохождение следующей парафазной информации с выхода счетчика 5 (его следующее состо ние ), сформированное в предыдущем такте на информационную шину 11. Цикл само ди- агностировани повтор етс в соответствии с изложенным до формировани на выходе 17 счетчика и соответственно устройства
сигнала окончани счета, который свидетельствует о завершении перебора всех комбинаций входных воздействий и вл етс признаком положительного результата самодиагностировани . Этот сигнал также
блокирует обратную св зь (отключает элемент 4).
В режиме эксплуатации устройства коммутатор 2 при поступлении управл ющего сигнала на вход 10 обеспечивает передачу
информации с входов 9 на информационные выходы 12 непосредственно на блок 1. Рабочее состо ние выходов блока 1 снимаетс с парафазных информационных выходов 13.
40
Claims (1)
- Формула изобретениСамодиагностируемое парафазное асинхронное логическое устройство, содержащее асинхронный контролируемый блок,коммутатор, счетчик, элемент ИЛИ и формирователь тестовых сигналов, выход которого подключен к первому информационному входу коммутатора,отличающе-ес тем, что, с целью упрощени устройства, оно содержит элемент И-НЕ и блок сравнени , содержащий группу схем сравнени , входы каждой из которых соединены с пр мым и инверсным выходами соответствующих разр дов группового выхода асинхронногоконтролируемого блока, подключенного к информационному выходу устройства, информационный вход устройства соединен с вторым информационным входом коммутатора , выход которого подключен к информационному входу асинхронного5 1644168бконтролируемого блока, а управл ющийвходом установки устройства, а выходы перевход - к входу задани режима устройства,полнени . готовности и информационный выходы схем сравнени блока сравнени ,подключены к выходу признака работоспособ- вход установки устройства и выход перепол-ности устройства, второму входу элемента нени счетчика подключены к входам элемен-5 ИЛ И и информационным входам формировэ- та И-НЕ, выход которого вл етс выходомтел тестовых сигналов соответственно контрол устройства и подключен к первомувход разрешени формировател тестовых входу элемента ИЛИ и входу синхронизации$игналов подключен к выходу элемента ИЛИ. счетчика, вход установки которого соединен с
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884496253A SU1644168A1 (ru) | 1988-09-13 | 1988-09-13 | Самодиагностируемое парафазное асинхронное логическое устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884496253A SU1644168A1 (ru) | 1988-09-13 | 1988-09-13 | Самодиагностируемое парафазное асинхронное логическое устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1644168A1 true SU1644168A1 (ru) | 1991-04-23 |
Family
ID=21405101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884496253A SU1644168A1 (ru) | 1988-09-13 | 1988-09-13 | Самодиагностируемое парафазное асинхронное логическое устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1644168A1 (ru) |
-
1988
- 1988-09-13 SU SU884496253A patent/SU1644168A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2659990C1 (ru) | Цифровое четырехканальное реле с функцией реконструктивной диагностики | |
SU1644168A1 (ru) | Самодиагностируемое парафазное асинхронное логическое устройство | |
SU1003338A2 (ru) | Многоканальный коммутатор | |
SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
SU993168A1 (ru) | Устройство дл контрол логических узлов | |
SU839060A1 (ru) | Устройство дл контрол -разр д-НОгО СчЕТчиКА | |
SU388288A1 (ru) | Всесоюзная | |
SU1177816A1 (ru) | Устройство дл имитации неисправностей ЭВМ | |
SU1354195A1 (ru) | Устройство дл контрол цифровых узлов | |
SU579658A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1332322A1 (ru) | Устройство дл контрол логических блоков | |
RU1829037C (ru) | Устройство дл контрол цифровых блоков | |
SU1485249A1 (ru) | Устройство дл контрол логических блоков | |
SU1554139A2 (ru) | Счетное устройство с контролем | |
SU1175022A1 (ru) | Устройство дл контрол серий импульсов | |
SU1640822A1 (ru) | Преобразователь частоты в код | |
RU1354989C (ru) | Устройство для контроля цифровых узлов | |
SU1160414A1 (ru) | Устройство дл контрол логических блоков | |
SU1425682A1 (ru) | Устройство дл тестового контрол цифровых узлов | |
SU970281A1 (ru) | Логический пробник | |
SU1179348A1 (ru) | Устройство дл автоматического контрол блоков | |
RU1784981C (ru) | Устройство дл контрол последовательности прохождени сигналов | |
SU907547A1 (ru) | Генератор псевдослучайных чисел | |
SU842792A1 (ru) | Устройство дл сравнени чисел | |
SU1534461A1 (ru) | Устройство дл контрол группы цифровых узлов |