JPS60190197A - パルスモ−タ制御回路 - Google Patents
パルスモ−タ制御回路Info
- Publication number
- JPS60190197A JPS60190197A JP4442384A JP4442384A JPS60190197A JP S60190197 A JPS60190197 A JP S60190197A JP 4442384 A JP4442384 A JP 4442384A JP 4442384 A JP4442384 A JP 4442384A JP S60190197 A JPS60190197 A JP S60190197A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse motor
- pulse
- timer circuit
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005284 excitation Effects 0.000 claims description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 241000270708 Testudinidae Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパルスモータの制御に関し１％に二電圧駆動す
るパルスモータの制御回路に関する。
るパルスモータの制御回路に関する。
従来、パルスモータの駆動制御方式の一つとして、パル
スモータに印加されるパルスの立ち上が９の部分だけに
高い電圧を加え、後は自動的に低い電圧に切り換える二
電圧駆動方式が用いらＩｔている。この方式は消費電力
が少なく、高速特性を得ることが出来るという利点があ
る反面、高い電圧の印加時間が一定だとパルスモータの
回転数によって発生トルクが変化するためなめらかな速
度制御が出来ず、騒音が大さくなった凱ざらに負荷系の
共振点に於いてトルクが大きくなっていると振動等の現
象全発生するという欠点があった。
スモータに印加されるパルスの立ち上が９の部分だけに
高い電圧を加え、後は自動的に低い電圧に切り換える二
電圧駆動方式が用いらＩｔている。この方式は消費電力
が少なく、高速特性を得ることが出来るという利点があ
る反面、高い電圧の印加時間が一定だとパルスモータの
回転数によって発生トルクが変化するためなめらかな速
度制御が出来ず、騒音が大さくなった凱ざらに負荷系の
共振点に於いてトルクが大きくなっていると振動等の現
象全発生するという欠点があった。
従って本発明の目的は、所望する回転数−トルク特性が
得られ、振動および騒音を低減させるパルスモータ制御
回路を提供することにある。
得られ、振動および騒音を低減させるパルスモータ制御
回路を提供することにある。
本発明は、二゛亀圧躯勤万式における高電圧が印加され
る時間を、パルスモータに加えられるパルスの周期によ
って変化させることを％黴としている。すなわち、本発
明によれば、パルスモータ励磁のためのクロック発生用
タイマ回路と、励磁信号音発生させるための励磁制御回
路と同信号によりパルスモータを駆動するｒｃめのドラ
イバー回路と、２１１圧駆動の高電圧の印加時間を設定
するタイマ回路と、タイマ回路により電圧印加を制御す
るスイッチ回路と、パルスモータに高い電圧が印加され
ない時間に低電正金印加する低電圧印加回路と全具備す
ること全特徴とするパルスモータ制御回路が得られる。
る時間を、パルスモータに加えられるパルスの周期によ
って変化させることを％黴としている。すなわち、本発
明によれば、パルスモータ励磁のためのクロック発生用
タイマ回路と、励磁信号音発生させるための励磁制御回
路と同信号によりパルスモータを駆動するｒｃめのドラ
イバー回路と、２１１圧駆動の高電圧の印加時間を設定
するタイマ回路と、タイマ回路により電圧印加を制御す
るスイッチ回路と、パルスモータに高い電圧が印加され
ない時間に低電正金印加する低電圧印加回路と全具備す
ること全特徴とするパルスモータ制御回路が得られる。
次に本発明の一実施例を示す図面を参照して本発明の詳
細な説明する。
細な説明する。
第１図において、マイクロプロセッサ１がらのアドレス
、データ、タイミング等のバス信号（図中では太線で示
す）には、パルスモータ制御回路の制御プログラム及び
パルス周期テーブル等が拡納されているメモリ回路２１
パルスモータの励磁周期を決めるタイマ回路４１次の励
磁周期？タイマ回路４にセットするための割込み制御回
路５．２電圧駆動の高い万の電圧？印加する時間を設定
するタイマ回路１１．１２が接続されている。−万、ク
ロック回路３はマイクロプロセッサ１及びタイマ回路４
，１１．１２に基準クロック信号１０１全供給している
。励磁制御回路６はタイマ回路４からの信号により１−
２相励磁の相信号を発生する。その信号はドライバ回路
７によりパルスモータ８に送られるとともに論理回路９
．ｌ。
、データ、タイミング等のバス信号（図中では太線で示
す）には、パルスモータ制御回路の制御プログラム及び
パルス周期テーブル等が拡納されているメモリ回路２１
パルスモータの励磁周期を決めるタイマ回路４１次の励
磁周期？タイマ回路４にセットするための割込み制御回
路５．２電圧駆動の高い万の電圧？印加する時間を設定
するタイマ回路１１．１２が接続されている。−万、ク
ロック回路３はマイクロプロセッサ１及びタイマ回路４
，１１．１２に基準クロック信号１０１全供給している
。励磁制御回路６はタイマ回路４からの信号により１−
２相励磁の相信号を発生する。その信号はドライバ回路
７によりパルスモータ８に送られるとともに論理回路９
．ｌ。
を介してタイマ回路に与えられる。スイッチ回路１３は
、タイマ回路１１．１２によって決められた時間だけ出
力に高電圧Ｖｌ ｆ（供給する。Ｃの回路が出力に高電
圧を印加していない場合、自動的に低電圧印加回路１４
によって低電圧■２がパルスモータ８に印加される。な
お第１図では動作説明全簡単にするためアドレスのデコ
ード回路等は省略しである。
、タイマ回路１１．１２によって決められた時間だけ出
力に高電圧Ｖｌ ｆ（供給する。Ｃの回路が出力に高電
圧を印加していない場合、自動的に低電圧印加回路１４
によって低電圧■２がパルスモータ８に印加される。な
お第１図では動作説明全簡単にするためアドレスのデコ
ード回路等は省略しである。
第２図にメモリ回路２内のパルスモータパルス周期テー
ブルの例を示す。Ｔ Ｉ 、 Ｔ ２ 、 ’１” ３
、・・・はタイマ回路４にセットするパルス周期時間
に相当し。
ブルの例を示す。Ｔ Ｉ 、 Ｔ ２ 、 ’１” ３
、・・・はタイマ回路４にセットするパルス周期時間
に相当し。
Ｔ ｎ／はパルス周期Ｔｚｎ （ｎ＝ １． ２． ３
．−）時の高電圧印加時間に相当し、ｎが奇数時はタイ
マ回路１２に、偶数時はタイマ回路１１にメモリ回路２
内の制御プログラムによってセットサれる。
．−）時の高電圧印加時間に相当し、ｎが奇数時はタイ
マ回路１２に、偶数時はタイマ回路１１にメモリ回路２
内の制御プログラムによってセットサれる。
第３図において、パルスモータ制御回路に電源が供給さ
れると、タイマ回路４，１１．１２は動作停止状態にな
り、励磁制御回路６は１相信号１０３及び４相信号１０
６を“１”とする。またパワートランジスタ金内蔵する
ドライバ回路７は入力信号が“１″の出力のみをオン状
態にするため、パルスモータの１相、４相のコイルに電
圧印加が可能になる。タイマ回路１１．１２は停止状態
となっているため、スイッチ回路１３は動作せず、低電
圧印加回路１４によって、パルスモータの１，４相電圧
１１１，１１４が低電圧Ｖ２となる。
れると、タイマ回路４，１１．１２は動作停止状態にな
り、励磁制御回路６は１相信号１０３及び４相信号１０
６を“１”とする。またパワートランジスタ金内蔵する
ドライバ回路７は入力信号が“１″の出力のみをオン状
態にするため、パルスモータの１相、４相のコイルに電
圧印加が可能になる。タイマ回路１１．１２は停止状態
となっているため、スイッチ回路１３は動作せず、低電
圧印加回路１４によって、パルスモータの１，４相電圧
１１１，１１４が低電圧Ｖ２となる。
パルスモータ全動作させようとする場合、まず始めにマ
イクロプロセッサｌはメモリ回路２のパルスモータパル
ス周期テーブルより時間Ｔ ＋に相当する匝ヲタイマ回
路４にセントする。タイマ回路４は動作金的めパルス周
期信号１０２は一瞬“１”になる。割込み制御回路５は
信号１０２が“１“になるとマイクロプロセラ？１に対
し割込み信号１１５を発生し１次のパルス周期Ｔ２ Ｋ
相当するｌ１ｌＬ′ｔｌ−タイマ回路４にセットする様
要求する。
イクロプロセッサｌはメモリ回路２のパルスモータパル
ス周期テーブルより時間Ｔ ＋に相当する匝ヲタイマ回
路４にセントする。タイマ回路４は動作金的めパルス周
期信号１０２は一瞬“１”になる。割込み制御回路５は
信号１０２が“１“になるとマイクロプロセラ？１に対
し割込み信号１１５を発生し１次のパルス周期Ｔ２ Ｋ
相当するｌ１ｌＬ′ｔｌ−タイマ回路４にセットする様
要求する。
マイクロプロセッサ１は、メモリ回路２のパルス周期テ
ーブルを参照して周期Ｔｒ２に相当する［直をタイマ回
路４にセットし、また１２時にパルスモータに高電圧が
印加される時間Ｔｌ′に相当する噴を同テーブルからタ
イマ回路１２にセットする。
ーブルを参照して周期Ｔｒ２に相当する［直をタイマ回
路４にセットし、また１２時にパルスモータに高電圧が
印加される時間Ｔｌ′に相当する噴を同テーブルからタ
イマ回路１２にセットする。
その後マイクロプロセラ＋ｊ１は割込み制御回路５に対
して割込みリセット命令を出し１割込み信号１１５は０
”になる。一方励磁制御回路６はパルス周期信号１０２
によって１−２相励磁の次のステップへ相信号１０３〜
１０６を変化させる。こレニよりパルスモータ４相コイ
ル印加？ｔＥ１１４が■２からＯになる。
して割込みリセット命令を出し１割込み信号１１５は０
”になる。一方励磁制御回路６はパルス周期信号１０２
によって１−２相励磁の次のステップへ相信号１０３〜
１０６を変化させる。こレニよりパルスモータ４相コイ
ル印加？ｔＥ１１４が■２からＯになる。
パルス周期Ｔ１が経過するとタイマ回路４は自動的にパ
ルス周期信号１０２ ’ｅ−瞬°“１“にして、既にマ
イクロプロセッサ１によってセットサれた周期時間Ｔ２
の計数全開始する。割込み制御回路５により割込み信号
１１５が“１“になり、再度タイマ回路４に次のパルス
周期時間Ｔ３のセント要求を送出する。また励磁制御回
路６は、パルス周期信号１０２が一瞬″１−になったこ
とにエジ２相信号１０４ 全“０”から“１“に変化さ
せる。
ルス周期信号１０２ ’ｅ−瞬°“１“にして、既にマ
イクロプロセッサ１によってセットサれた周期時間Ｔ２
の計数全開始する。割込み制御回路５により割込み信号
１１５が“１“になり、再度タイマ回路４に次のパルス
周期時間Ｔ３のセント要求を送出する。また励磁制御回
路６は、パルス周期信号１０２が一瞬″１−になったこ
とにエジ２相信号１０４ 全“０”から“１“に変化さ
せる。
１論理和回路９．ｌＯは各々１，３相信号及び２゜４相
信号の論理和信号１０７，１０９を発生し、タイマ回路
１１．１２のゲート人力に供給する。
信号の論理和信号１０７，１０９を発生し、タイマ回路
１１．１２のゲート人力に供給する。
−万タイマ回路１１．１２は、ゲート入力が０“から“
１″に変化すると、既にマイクロフ゛ロセソザ１によっ
て設定された時間だけ出力を“１°にする。従って、２
相信号１０４が“０”から“１“になったことにより１
タイマ回路１２の入力ゲート信号１０８も“０“から
“°１“になジ、タイマ回路１２は既にマイクログロセ
・ソサ】により設定された時間′ｒ１′だけ出力信号１
１０を“１“にする。信号１１０が“１“の間は、スイ
ッチ回路１３によって高電圧■ｌが２．４相のコイルに
印加可能状態となる。ま之１相倍号１０３゜２相信号１
０４が“ｌ”であるため、＜ルス周期Ｔ２になると同時
にパルスモータ８の２相コイルの電圧１１２としてＴＩ
’の間だけ高電圧Ｖ１が、その後は低′亀圧■２が印加
される。２番目の割込み（Ｆ 号１１５によってマイク
ロプロセ・ンサ１はさらにメモリ回路２から次のパルス
周期Ｔ３に相当する値をタイマ回路４にセットする。パ
ルス周期Ｔ２が終了すると、タイマ回路４は自動的にパ
ルス周期信号１０２を一瞬“１“にして、パルス周期Ｔ
３の計数全開始し、励磁制御回路６は１相信号１０３を
“ｌ”から“０゛に変化きせる。また割込み制御回路５
によりマイクログロセノサ１はメモリ回路２から次のパ
ルス周期Ｔ４に相当する（Ｃｆｉ、にタイマ回路４にセ
ットし、同時にＴ４周期間にパルスモータに高電圧が印
加される時間Ｔ２ ／に相当する（＋ｉｉｆ同様にタイ
マ回路１１にセットし、割込み制御回路５に割込みリセ
ットの命令を出すことにより割込み信号１１５を“０”
にする。
１″に変化すると、既にマイクロフ゛ロセソザ１によっ
て設定された時間だけ出力を“１°にする。従って、２
相信号１０４が“０”から“１“になったことにより１
タイマ回路１２の入力ゲート信号１０８も“０“から
“°１“になジ、タイマ回路１２は既にマイクログロセ
・ソサ】により設定された時間′ｒ１′だけ出力信号１
１０を“１“にする。信号１１０が“１“の間は、スイ
ッチ回路１３によって高電圧■ｌが２．４相のコイルに
印加可能状態となる。ま之１相倍号１０３゜２相信号１
０４が“ｌ”であるため、＜ルス周期Ｔ２になると同時
にパルスモータ８の２相コイルの電圧１１２としてＴＩ
’の間だけ高電圧Ｖ１が、その後は低′亀圧■２が印加
される。２番目の割込み（Ｆ 号１１５によってマイク
ロプロセ・ンサ１はさらにメモリ回路２から次のパルス
周期Ｔ３に相当する値をタイマ回路４にセットする。パ
ルス周期Ｔ２が終了すると、タイマ回路４は自動的にパ
ルス周期信号１０２を一瞬“１“にして、パルス周期Ｔ
３の計数全開始し、励磁制御回路６は１相信号１０３を
“ｌ”から“０゛に変化きせる。また割込み制御回路５
によりマイクログロセノサ１はメモリ回路２から次のパ
ルス周期Ｔ４に相当する（Ｃｆｉ、にタイマ回路４にセ
ットし、同時にＴ４周期間にパルスモータに高電圧が印
加される時間Ｔ２ ／に相当する（＋ｉｉｆ同様にタイ
マ回路１１にセットし、割込み制御回路５に割込みリセ
ットの命令を出すことにより割込み信号１１５を“０”
にする。
パルス周期Ｔ３が終了すると、タイマ回路４は自動的に
パルス周期信号１０２を一瞬“１”にして、次のパルス
周期Ｔ４の計ｅｉ、ヲ開始し、励磁制御回路６は３相信
号１０５をＯ“から“１”に変化させる。これによりタ
イマ回路１１のゲート入力信号１０７も“０“から“１
”への変化奮おこし、タイマ回路１１はＴ２′の間だけ
出力信号１０７ケ“１“にする。スイッチ回路１３はこ
のＩｌ＋ ２／の間だけパルスモータ８の１，３相コイ
ルに高電圧Ｖｌの印加全可能にするが、この時既に２相
信号１０４，３相イ８号１０５が“１“であるため結局
３相のコイル電圧１１３はＴ２′の間だけ高電圧Ｖｌ
、それ以降は低電圧ｖ２に、２相のコイル電圧１１２は
低電圧Ｖ２になる。
パルス周期信号１０２を一瞬“１”にして、次のパルス
周期Ｔ４の計ｅｉ、ヲ開始し、励磁制御回路６は３相信
号１０５をＯ“から“１”に変化させる。これによりタ
イマ回路１１のゲート入力信号１０７も“０“から“１
”への変化奮おこし、タイマ回路１１はＴ２′の間だけ
出力信号１０７ケ“１“にする。スイッチ回路１３はこ
のＩｌ＋ ２／の間だけパルスモータ８の１，３相コイ
ルに高電圧Ｖｌの印加全可能にするが、この時既に２相
信号１０４，３相イ８号１０５が“１“であるため結局
３相のコイル電圧１１３はＴ２′の間だけ高電圧Ｖｌ
、それ以降は低電圧ｖ２に、２相のコイル電圧１１２は
低電圧Ｖ２になる。
このように、割込み制御回路５０割込みにより１第２図
に示したパルスモータのテーブルに沿ってＴ２ （タイ
マ回路４）、Ｔｌ’（タイマ回路１２）のセット→ｌ１
１３（タイマ回路４）→Ｔ４ （タイマ回路４）、Ｔ４
（タイマ回路４ ） 、ｆｉｌ ２ ／ （タイマ回路
１１）のセット→’Ｉ’ｓ （タイマ回路４）の七ノド
→Ｔ６ （タイマ回路４）、Ｔ３’（タイマ回路１２）
のセット→・・・と繰９返すことにより自由に高電圧印
加時間？変化させることが出来る。またメモリ回路２
ノ’ｉ＋’ 、 ’、ｌ’２’ 、 Ｔ３’−Ｑ）（直
’ｄ、前モって計算又は実験によって得られた直に設定
される。
に示したパルスモータのテーブルに沿ってＴ２ （タイ
マ回路４）、Ｔｌ’（タイマ回路１２）のセット→ｌ１
１３（タイマ回路４）→Ｔ４ （タイマ回路４）、Ｔ４
（タイマ回路４ ） 、ｆｉｌ ２ ／ （タイマ回路
１１）のセット→’Ｉ’ｓ （タイマ回路４）の七ノド
→Ｔ６ （タイマ回路４）、Ｔ３’（タイマ回路１２）
のセット→・・・と繰９返すことにより自由に高電圧印
加時間？変化させることが出来る。またメモリ回路２
ノ’ｉ＋’ 、 ’、ｌ’２’ 、 Ｔ３’−Ｑ）（直
’ｄ、前モって計算又は実験によって得られた直に設定
される。
本発明は以上説明したように、メモリ内のテーブルに設
定された直に沿ってパルスモータへの高電圧印加時間を
変化させることにより、パルスモータの撮動及び騒音全
低減する効果がある。
定された直に沿ってパルスモータへの高電圧印加時間を
変化させることにより、パルスモータの撮動及び騒音全
低減する効果がある。
第１図は本発明の一実施例のブロック図、第２図はパル
ス周期テーブルの一例を示す図、第３図はパルスモータ
制御回路の動作を示めすタイミング図である。 １・°°°°°マイクロプロセッサ、２・・・°メモリ
回路、３・・・・・クロック回路、４・・・・・・タイ
マ回路、５・・・・・・割込み制御回路、６・・・・・
励磁制御回路、７・・・・・・ドライバ回路、８・・・
・・−パルスモータ、９．１０・・・・・−論理和回路
、１１．１２・・・・・タイマ回路、１３・・・・・・
スイッチ回路、１４・・・・・・低電子印加回路。 代理人 弁理士 内 原 徘 −−Ｎ 「Ｄ ネ２珂
ス周期テーブルの一例を示す図、第３図はパルスモータ
制御回路の動作を示めすタイミング図である。 １・°°°°°マイクロプロセッサ、２・・・°メモリ
回路、３・・・・・クロック回路、４・・・・・・タイ
マ回路、５・・・・・・割込み制御回路、６・・・・・
励磁制御回路、７・・・・・・ドライバ回路、８・・・
・・−パルスモータ、９．１０・・・・・−論理和回路
、１１．１２・・・・・タイマ回路、１３・・・・・・
スイッチ回路、１４・・・・・・低電子印加回路。 代理人 弁理士 内 原 徘 −−Ｎ 「Ｄ ネ２珂
Claims (1)
- ２電圧により駆動されるパルスモーｐＭｈ＆のクロック
発生用タイマ回路と、前記クロックに従って励磁信号音
発生する励磁制御回路と、前記励磁信号によジバルスモ
ータ金駆動するドライバー回路と、前記２電圧駆動の高
電圧の印加時間を設定するタイマ回路と、前記タイマ回
路によ、！７電圧印加と制御するスイッチ回路と、前記
パルスモータに前記高電圧が印加されている時以外に前
記パルスモータに前記高電圧よりも低い電圧を印加する
低電圧印〃口回路とを具備すること金％徴とするパルス
モータ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4442384A JPS60190197A (ja) | 1984-03-08 | 1984-03-08 | パルスモ−タ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4442384A JPS60190197A (ja) | 1984-03-08 | 1984-03-08 | パルスモ−タ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60190197A true JPS60190197A (ja) | 1985-09-27 |
Family
ID=12691074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4442384A Pending JPS60190197A (ja) | 1984-03-08 | 1984-03-08 | パルスモ−タ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60190197A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637200A (ja) * | 1986-06-27 | 1988-01-13 | Oki Electric Ind Co Ltd | 駆動素子のオ−バ−ドライブ制御方式 |
| JPS63129897A (ja) * | 1986-11-19 | 1988-06-02 | Sanyo Electric Co Ltd | 印字ヘツドモ−タの駆動装置 |
| JPH04197U (ja) * | 1990-04-09 | 1992-01-06 |
-
1984
- 1984-03-08 JP JP4442384A patent/JPS60190197A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637200A (ja) * | 1986-06-27 | 1988-01-13 | Oki Electric Ind Co Ltd | 駆動素子のオ−バ−ドライブ制御方式 |
| JPS63129897A (ja) * | 1986-11-19 | 1988-06-02 | Sanyo Electric Co Ltd | 印字ヘツドモ−タの駆動装置 |
| JPH04197U (ja) * | 1990-04-09 | 1992-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5231343A (en) | Driving apparatus for stepping motor capable of restraining motor noise | |
| JPS60190197A (ja) | パルスモ−タ制御回路 | |
| US4788484A (en) | Method and apparatus for driving a stepper motor with multiple voltages | |
| JP3777242B2 (ja) | モータ制御装置 | |
| JP2005184897A (ja) | ステッピングモータの駆動制御装置、集積回路および駆動制御方法 | |
| JP3661052B2 (ja) | パルスモ−タ制御方法 | |
| US20070150769A1 (en) | Apparatus and method for controlling active cycle of semiconductor memory apparatus | |
| JPH0353880B2 (ja) | ||
| JPS61221596A (ja) | パルスモ−タ制御回路 | |
| JP3622703B2 (ja) | パルス列生成方法とその装置およびこれを用いたモ−タ回転速度指令生成装置 | |
| JP3368105B2 (ja) | ステッピングモータ制御装置及びステッピングモータ制御方法 | |
| JPH06351297A (ja) | モータ駆動回路 | |
| JPS5932396A (ja) | ステツピングモ−タの駆動方法 | |
| JP3050944B2 (ja) | ステップモータの駆動制御装置 | |
| JPS59198898A (ja) | ステツピングモ−タ駆動方式 | |
| JPH1023779A (ja) | 電圧駆動型トランジスタドライブ電源装置 | |
| JPS63314199A (ja) | ステツピングモ−タの駆動方法 | |
| JPH05130799A (ja) | ステツピングモータ駆動装置 | |
| JPS6194588A (ja) | ステツピングモ−タの制御回路 | |
| JP2586017B2 (ja) | 磁気ディスク装置 | |
| JPS63220799A (ja) | パルスモ−タの駆動方法 | |
| KR950004602B1 (ko) | 모터 구동회로의 여자 전류제거 제어회로 | |
| JPH0614593A (ja) | ステッピング・モータ制御回路 | |
| JPH09285188A (ja) | ステッピングモータの駆動装置及び方法 | |
| JPS603679Y2 (ja) | ４相パルスモータの駆動制御回路 |