JPS60190197A - パルスモ−タ制御回路 - Google Patents
パルスモ−タ制御回路Info
- Publication number
- JPS60190197A JPS60190197A JP4442384A JP4442384A JPS60190197A JP S60190197 A JPS60190197 A JP S60190197A JP 4442384 A JP4442384 A JP 4442384A JP 4442384 A JP4442384 A JP 4442384A JP S60190197 A JPS60190197 A JP S60190197A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse motor
- pulse
- timer circuit
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005284 excitation Effects 0.000 claims description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 241000270708 Testudinidae Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパルスモータの制御に関し1%に二電圧駆動す
るパルスモータの制御回路に関する。
るパルスモータの制御回路に関する。
従来、パルスモータの駆動制御方式の一つとして、パル
スモータに印加されるパルスの立ち上が9の部分だけに
高い電圧を加え、後は自動的に低い電圧に切り換える二
電圧駆動方式が用いらItている。この方式は消費電力
が少なく、高速特性を得ることが出来るという利点があ
る反面、高い電圧の印加時間が一定だとパルスモータの
回転数によって発生トルクが変化するためなめらかな速
度制御が出来ず、騒音が大さくなった凱ざらに負荷系の
共振点に於いてトルクが大きくなっていると振動等の現
象全発生するという欠点があった。
スモータに印加されるパルスの立ち上が9の部分だけに
高い電圧を加え、後は自動的に低い電圧に切り換える二
電圧駆動方式が用いらItている。この方式は消費電力
が少なく、高速特性を得ることが出来るという利点があ
る反面、高い電圧の印加時間が一定だとパルスモータの
回転数によって発生トルクが変化するためなめらかな速
度制御が出来ず、騒音が大さくなった凱ざらに負荷系の
共振点に於いてトルクが大きくなっていると振動等の現
象全発生するという欠点があった。
従って本発明の目的は、所望する回転数−トルク特性が
得られ、振動および騒音を低減させるパルスモータ制御
回路を提供することにある。
得られ、振動および騒音を低減させるパルスモータ制御
回路を提供することにある。
本発明は、二゛亀圧躯勤万式における高電圧が印加され
る時間を、パルスモータに加えられるパルスの周期によ
って変化させることを%黴としている。すなわち、本発
明によれば、パルスモータ励磁のためのクロック発生用
タイマ回路と、励磁信号音発生させるための励磁制御回
路と同信号によりパルスモータを駆動するrcめのドラ
イバー回路と、211圧駆動の高電圧の印加時間を設定
するタイマ回路と、タイマ回路により電圧印加を制御す
るスイッチ回路と、パルスモータに高い電圧が印加され
ない時間に低電正金印加する低電圧印加回路と全具備す
ること全特徴とするパルスモータ制御回路が得られる。
る時間を、パルスモータに加えられるパルスの周期によ
って変化させることを%黴としている。すなわち、本発
明によれば、パルスモータ励磁のためのクロック発生用
タイマ回路と、励磁信号音発生させるための励磁制御回
路と同信号によりパルスモータを駆動するrcめのドラ
イバー回路と、211圧駆動の高電圧の印加時間を設定
するタイマ回路と、タイマ回路により電圧印加を制御す
るスイッチ回路と、パルスモータに高い電圧が印加され
ない時間に低電正金印加する低電圧印加回路と全具備す
ること全特徴とするパルスモータ制御回路が得られる。
次に本発明の一実施例を示す図面を参照して本発明の詳
細な説明する。
細な説明する。
第1図において、マイクロプロセッサ1がらのアドレス
、データ、タイミング等のバス信号(図中では太線で示
す)には、パルスモータ制御回路の制御プログラム及び
パルス周期テーブル等が拡納されているメモリ回路21
パルスモータの励磁周期を決めるタイマ回路41次の励
磁周期?タイマ回路4にセットするための割込み制御回
路5.2電圧駆動の高い万の電圧?印加する時間を設定
するタイマ回路11.12が接続されている。−万、ク
ロック回路3はマイクロプロセッサ1及びタイマ回路4
,11.12に基準クロック信号101全供給している
。励磁制御回路6はタイマ回路4からの信号により1−
2相励磁の相信号を発生する。その信号はドライバ回路
7によりパルスモータ8に送られるとともに論理回路9
.l。
、データ、タイミング等のバス信号(図中では太線で示
す)には、パルスモータ制御回路の制御プログラム及び
パルス周期テーブル等が拡納されているメモリ回路21
パルスモータの励磁周期を決めるタイマ回路41次の励
磁周期?タイマ回路4にセットするための割込み制御回
路5.2電圧駆動の高い万の電圧?印加する時間を設定
するタイマ回路11.12が接続されている。−万、ク
ロック回路3はマイクロプロセッサ1及びタイマ回路4
,11.12に基準クロック信号101全供給している
。励磁制御回路6はタイマ回路4からの信号により1−
2相励磁の相信号を発生する。その信号はドライバ回路
7によりパルスモータ8に送られるとともに論理回路9
.l。
を介してタイマ回路に与えられる。スイッチ回路13は
、タイマ回路11.12によって決められた時間だけ出
力に高電圧Vl f(供給する。Cの回路が出力に高電
圧を印加していない場合、自動的に低電圧印加回路14
によって低電圧■2がパルスモータ8に印加される。な
お第1図では動作説明全簡単にするためアドレスのデコ
ード回路等は省略しである。
、タイマ回路11.12によって決められた時間だけ出
力に高電圧Vl f(供給する。Cの回路が出力に高電
圧を印加していない場合、自動的に低電圧印加回路14
によって低電圧■2がパルスモータ8に印加される。な
お第1図では動作説明全簡単にするためアドレスのデコ
ード回路等は省略しである。
第2図にメモリ回路2内のパルスモータパルス周期テー
ブルの例を示す。T I 、 T 2 、 ’1” 3
、・・・はタイマ回路4にセットするパルス周期時間
に相当し。
ブルの例を示す。T I 、 T 2 、 ’1” 3
、・・・はタイマ回路4にセットするパルス周期時間
に相当し。
T n/はパルス周期Tzn (n= 1. 2. 3
.−)時の高電圧印加時間に相当し、nが奇数時はタイ
マ回路12に、偶数時はタイマ回路11にメモリ回路2
内の制御プログラムによってセットサれる。
.−)時の高電圧印加時間に相当し、nが奇数時はタイ
マ回路12に、偶数時はタイマ回路11にメモリ回路2
内の制御プログラムによってセットサれる。
第3図において、パルスモータ制御回路に電源が供給さ
れると、タイマ回路4,11.12は動作停止状態にな
り、励磁制御回路6は1相信号103及び4相信号10
6を“1”とする。またパワートランジスタ金内蔵する
ドライバ回路7は入力信号が“1″の出力のみをオン状
態にするため、パルスモータの1相、4相のコイルに電
圧印加が可能になる。タイマ回路11.12は停止状態
となっているため、スイッチ回路13は動作せず、低電
圧印加回路14によって、パルスモータの1,4相電圧
111,114が低電圧V2となる。
れると、タイマ回路4,11.12は動作停止状態にな
り、励磁制御回路6は1相信号103及び4相信号10
6を“1”とする。またパワートランジスタ金内蔵する
ドライバ回路7は入力信号が“1″の出力のみをオン状
態にするため、パルスモータの1相、4相のコイルに電
圧印加が可能になる。タイマ回路11.12は停止状態
となっているため、スイッチ回路13は動作せず、低電
圧印加回路14によって、パルスモータの1,4相電圧
111,114が低電圧V2となる。
パルスモータ全動作させようとする場合、まず始めにマ
イクロプロセッサlはメモリ回路2のパルスモータパル
ス周期テーブルより時間T +に相当する匝ヲタイマ回
路4にセントする。タイマ回路4は動作金的めパルス周
期信号102は一瞬“1”になる。割込み制御回路5は
信号102が“1“になるとマイクロプロセラ?1に対
し割込み信号115を発生し1次のパルス周期T2 K
相当するl1lL′tl−タイマ回路4にセットする様
要求する。
イクロプロセッサlはメモリ回路2のパルスモータパル
ス周期テーブルより時間T +に相当する匝ヲタイマ回
路4にセントする。タイマ回路4は動作金的めパルス周
期信号102は一瞬“1”になる。割込み制御回路5は
信号102が“1“になるとマイクロプロセラ?1に対
し割込み信号115を発生し1次のパルス周期T2 K
相当するl1lL′tl−タイマ回路4にセットする様
要求する。
マイクロプロセッサ1は、メモリ回路2のパルス周期テ
ーブルを参照して周期Tr2に相当する[直をタイマ回
路4にセットし、また12時にパルスモータに高電圧が
印加される時間Tl′に相当する噴を同テーブルからタ
イマ回路12にセットする。
ーブルを参照して周期Tr2に相当する[直をタイマ回
路4にセットし、また12時にパルスモータに高電圧が
印加される時間Tl′に相当する噴を同テーブルからタ
イマ回路12にセットする。
その後マイクロプロセラ+j1は割込み制御回路5に対
して割込みリセット命令を出し1割込み信号115は0
”になる。一方励磁制御回路6はパルス周期信号102
によって1−2相励磁の次のステップへ相信号103〜
106を変化させる。こレニよりパルスモータ4相コイ
ル印加?tE114が■2からOになる。
して割込みリセット命令を出し1割込み信号115は0
”になる。一方励磁制御回路6はパルス周期信号102
によって1−2相励磁の次のステップへ相信号103〜
106を変化させる。こレニよりパルスモータ4相コイ
ル印加?tE114が■2からOになる。
パルス周期T1が経過するとタイマ回路4は自動的にパ
ルス周期信号102 ’e−瞬°“1“にして、既にマ
イクロプロセッサ1によってセットサれた周期時間T2
の計数全開始する。割込み制御回路5により割込み信号
115が“1“になり、再度タイマ回路4に次のパルス
周期時間T3のセント要求を送出する。また励磁制御回
路6は、パルス周期信号102が一瞬″1−になったこ
とにエジ2相信号104 全“0”から“1“に変化さ
せる。
ルス周期信号102 ’e−瞬°“1“にして、既にマ
イクロプロセッサ1によってセットサれた周期時間T2
の計数全開始する。割込み制御回路5により割込み信号
115が“1“になり、再度タイマ回路4に次のパルス
周期時間T3のセント要求を送出する。また励磁制御回
路6は、パルス周期信号102が一瞬″1−になったこ
とにエジ2相信号104 全“0”から“1“に変化さ
せる。
1論理和回路9.lOは各々1,3相信号及び2゜4相
信号の論理和信号107,109を発生し、タイマ回路
11.12のゲート人力に供給する。
信号の論理和信号107,109を発生し、タイマ回路
11.12のゲート人力に供給する。
−万タイマ回路11.12は、ゲート入力が0“から“
1″に変化すると、既にマイクロフ゛ロセソザ1によっ
て設定された時間だけ出力を“1°にする。従って、2
相信号104が“0”から“1“になったことにより1
タイマ回路12の入力ゲート信号108も“0“から
“°1“になジ、タイマ回路12は既にマイクログロセ
・ソサ】により設定された時間′r1′だけ出力信号1
10を“1“にする。信号110が“1“の間は、スイ
ッチ回路13によって高電圧■lが2.4相のコイルに
印加可能状態となる。ま之1相倍号103゜2相信号1
04が“l”であるため、<ルス周期T2になると同時
にパルスモータ8の2相コイルの電圧112としてTI
’の間だけ高電圧V1が、その後は低′亀圧■2が印加
される。2番目の割込み(F 号115によってマイク
ロプロセ・ンサ1はさらにメモリ回路2から次のパルス
周期T3に相当する値をタイマ回路4にセットする。パ
ルス周期T2が終了すると、タイマ回路4は自動的にパ
ルス周期信号102を一瞬“1“にして、パルス周期T
3の計数全開始し、励磁制御回路6は1相信号103を
“l”から“0゛に変化きせる。また割込み制御回路5
によりマイクログロセノサ1はメモリ回路2から次のパ
ルス周期T4に相当する(Cfi、にタイマ回路4にセ
ットし、同時にT4周期間にパルスモータに高電圧が印
加される時間T2 /に相当する(+iif同様にタイ
マ回路11にセットし、割込み制御回路5に割込みリセ
ットの命令を出すことにより割込み信号115を“0”
にする。
1″に変化すると、既にマイクロフ゛ロセソザ1によっ
て設定された時間だけ出力を“1°にする。従って、2
相信号104が“0”から“1“になったことにより1
タイマ回路12の入力ゲート信号108も“0“から
“°1“になジ、タイマ回路12は既にマイクログロセ
・ソサ】により設定された時間′r1′だけ出力信号1
10を“1“にする。信号110が“1“の間は、スイ
ッチ回路13によって高電圧■lが2.4相のコイルに
印加可能状態となる。ま之1相倍号103゜2相信号1
04が“l”であるため、<ルス周期T2になると同時
にパルスモータ8の2相コイルの電圧112としてTI
’の間だけ高電圧V1が、その後は低′亀圧■2が印加
される。2番目の割込み(F 号115によってマイク
ロプロセ・ンサ1はさらにメモリ回路2から次のパルス
周期T3に相当する値をタイマ回路4にセットする。パ
ルス周期T2が終了すると、タイマ回路4は自動的にパ
ルス周期信号102を一瞬“1“にして、パルス周期T
3の計数全開始し、励磁制御回路6は1相信号103を
“l”から“0゛に変化きせる。また割込み制御回路5
によりマイクログロセノサ1はメモリ回路2から次のパ
ルス周期T4に相当する(Cfi、にタイマ回路4にセ
ットし、同時にT4周期間にパルスモータに高電圧が印
加される時間T2 /に相当する(+iif同様にタイ
マ回路11にセットし、割込み制御回路5に割込みリセ
ットの命令を出すことにより割込み信号115を“0”
にする。
パルス周期T3が終了すると、タイマ回路4は自動的に
パルス周期信号102を一瞬“1”にして、次のパルス
周期T4の計ei、ヲ開始し、励磁制御回路6は3相信
号105をO“から“1”に変化させる。これによりタ
イマ回路11のゲート入力信号107も“0“から“1
”への変化奮おこし、タイマ回路11はT2′の間だけ
出力信号107ケ“1“にする。スイッチ回路13はこ
のIl+ 2/の間だけパルスモータ8の1,3相コイ
ルに高電圧Vlの印加全可能にするが、この時既に2相
信号104,3相イ8号105が“1“であるため結局
3相のコイル電圧113はT2′の間だけ高電圧Vl
、それ以降は低電圧v2に、2相のコイル電圧112は
低電圧V2になる。
パルス周期信号102を一瞬“1”にして、次のパルス
周期T4の計ei、ヲ開始し、励磁制御回路6は3相信
号105をO“から“1”に変化させる。これによりタ
イマ回路11のゲート入力信号107も“0“から“1
”への変化奮おこし、タイマ回路11はT2′の間だけ
出力信号107ケ“1“にする。スイッチ回路13はこ
のIl+ 2/の間だけパルスモータ8の1,3相コイ
ルに高電圧Vlの印加全可能にするが、この時既に2相
信号104,3相イ8号105が“1“であるため結局
3相のコイル電圧113はT2′の間だけ高電圧Vl
、それ以降は低電圧v2に、2相のコイル電圧112は
低電圧V2になる。
このように、割込み制御回路50割込みにより1第2図
に示したパルスモータのテーブルに沿ってT2 (タイ
マ回路4)、Tl’(タイマ回路12)のセット→l1
13(タイマ回路4)→T4 (タイマ回路4)、T4
(タイマ回路4 ) 、fil 2 / (タイマ回路
11)のセット→’I’s (タイマ回路4)の七ノド
→T6 (タイマ回路4)、T3’(タイマ回路12)
のセット→・・・と繰9返すことにより自由に高電圧印
加時間?変化させることが出来る。またメモリ回路2
ノ’i+’ 、 ’、l’2’ 、 T3’−Q)(直
’d、前モって計算又は実験によって得られた直に設定
される。
に示したパルスモータのテーブルに沿ってT2 (タイ
マ回路4)、Tl’(タイマ回路12)のセット→l1
13(タイマ回路4)→T4 (タイマ回路4)、T4
(タイマ回路4 ) 、fil 2 / (タイマ回路
11)のセット→’I’s (タイマ回路4)の七ノド
→T6 (タイマ回路4)、T3’(タイマ回路12)
のセット→・・・と繰9返すことにより自由に高電圧印
加時間?変化させることが出来る。またメモリ回路2
ノ’i+’ 、 ’、l’2’ 、 T3’−Q)(直
’d、前モって計算又は実験によって得られた直に設定
される。
本発明は以上説明したように、メモリ内のテーブルに設
定された直に沿ってパルスモータへの高電圧印加時間を
変化させることにより、パルスモータの撮動及び騒音全
低減する効果がある。
定された直に沿ってパルスモータへの高電圧印加時間を
変化させることにより、パルスモータの撮動及び騒音全
低減する効果がある。
第1図は本発明の一実施例のブロック図、第2図はパル
ス周期テーブルの一例を示す図、第3図はパルスモータ
制御回路の動作を示めすタイミング図である。 1・°°°°°マイクロプロセッサ、2・・・°メモリ
回路、3・・・・・クロック回路、4・・・・・・タイ
マ回路、5・・・・・・割込み制御回路、6・・・・・
励磁制御回路、7・・・・・・ドライバ回路、8・・・
・・−パルスモータ、9.10・・・・・−論理和回路
、11.12・・・・・タイマ回路、13・・・・・・
スイッチ回路、14・・・・・・低電子印加回路。 代理人 弁理士 内 原 徘 −−N 「D ネ2珂
ス周期テーブルの一例を示す図、第3図はパルスモータ
制御回路の動作を示めすタイミング図である。 1・°°°°°マイクロプロセッサ、2・・・°メモリ
回路、3・・・・・クロック回路、4・・・・・・タイ
マ回路、5・・・・・・割込み制御回路、6・・・・・
励磁制御回路、7・・・・・・ドライバ回路、8・・・
・・−パルスモータ、9.10・・・・・−論理和回路
、11.12・・・・・タイマ回路、13・・・・・・
スイッチ回路、14・・・・・・低電子印加回路。 代理人 弁理士 内 原 徘 −−N 「D ネ2珂
Claims (1)
- 2電圧により駆動されるパルスモーpMh&のクロック
発生用タイマ回路と、前記クロックに従って励磁信号音
発生する励磁制御回路と、前記励磁信号によジバルスモ
ータ金駆動するドライバー回路と、前記2電圧駆動の高
電圧の印加時間を設定するタイマ回路と、前記タイマ回
路によ、!7電圧印加と制御するスイッチ回路と、前記
パルスモータに前記高電圧が印加されている時以外に前
記パルスモータに前記高電圧よりも低い電圧を印加する
低電圧印〃口回路とを具備すること金%徴とするパルス
モータ制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4442384A JPS60190197A (ja) | 1984-03-08 | 1984-03-08 | パルスモ−タ制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4442384A JPS60190197A (ja) | 1984-03-08 | 1984-03-08 | パルスモ−タ制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60190197A true JPS60190197A (ja) | 1985-09-27 |
Family
ID=12691074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4442384A Pending JPS60190197A (ja) | 1984-03-08 | 1984-03-08 | パルスモ−タ制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60190197A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS637200A (ja) * | 1986-06-27 | 1988-01-13 | Oki Electric Ind Co Ltd | 駆動素子のオ−バ−ドライブ制御方式 |
JPS63129897A (ja) * | 1986-11-19 | 1988-06-02 | Sanyo Electric Co Ltd | 印字ヘツドモ−タの駆動装置 |
JPH04197U (ja) * | 1990-04-09 | 1992-01-06 |
-
1984
- 1984-03-08 JP JP4442384A patent/JPS60190197A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS637200A (ja) * | 1986-06-27 | 1988-01-13 | Oki Electric Ind Co Ltd | 駆動素子のオ−バ−ドライブ制御方式 |
JPS63129897A (ja) * | 1986-11-19 | 1988-06-02 | Sanyo Electric Co Ltd | 印字ヘツドモ−タの駆動装置 |
JPH04197U (ja) * | 1990-04-09 | 1992-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5231343A (en) | Driving apparatus for stepping motor capable of restraining motor noise | |
JPS60190197A (ja) | パルスモ−タ制御回路 | |
US4788484A (en) | Method and apparatus for driving a stepper motor with multiple voltages | |
JP3777242B2 (ja) | モータ制御装置 | |
JP2005184897A (ja) | ステッピングモータの駆動制御装置、集積回路および駆動制御方法 | |
JP3661052B2 (ja) | パルスモ−タ制御方法 | |
US20070150769A1 (en) | Apparatus and method for controlling active cycle of semiconductor memory apparatus | |
JPH0353880B2 (ja) | ||
JPS61221596A (ja) | パルスモ−タ制御回路 | |
JP3622703B2 (ja) | パルス列生成方法とその装置およびこれを用いたモ−タ回転速度指令生成装置 | |
JP3368105B2 (ja) | ステッピングモータ制御装置及びステッピングモータ制御方法 | |
JPH06351297A (ja) | モータ駆動回路 | |
JPS5932396A (ja) | ステツピングモ−タの駆動方法 | |
JP3050944B2 (ja) | ステップモータの駆動制御装置 | |
JPS59198898A (ja) | ステツピングモ−タ駆動方式 | |
JPH1023779A (ja) | 電圧駆動型トランジスタドライブ電源装置 | |
JPS63314199A (ja) | ステツピングモ−タの駆動方法 | |
JPH05130799A (ja) | ステツピングモータ駆動装置 | |
JPS6194588A (ja) | ステツピングモ−タの制御回路 | |
JP2586017B2 (ja) | 磁気ディスク装置 | |
JPS63220799A (ja) | パルスモ−タの駆動方法 | |
KR950004602B1 (ko) | 모터 구동회로의 여자 전류제거 제어회로 | |
JPH0614593A (ja) | ステッピング・モータ制御回路 | |
JPH09285188A (ja) | ステッピングモータの駆動装置及び方法 | |
JPS603679Y2 (ja) | 4相パルスモータの駆動制御回路 |