JPS60183746A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60183746A
JPS60183746A JP59038520A JP3852084A JPS60183746A JP S60183746 A JPS60183746 A JP S60183746A JP 59038520 A JP59038520 A JP 59038520A JP 3852084 A JP3852084 A JP 3852084A JP S60183746 A JPS60183746 A JP S60183746A
Authority
JP
Japan
Prior art keywords
wiring
substrate
common
semiconductor
semiconductor pellets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59038520A
Other languages
English (en)
Inventor
Yoshihisa Takeo
竹尾 義久
Kazuyoshi Sato
和善 佐藤
Yoshiaki Emoto
江本 義明
Chiyoji Kamata
千代士 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59038520A priority Critical patent/JPS60183746A/ja
Publication of JPS60183746A publication Critical patent/JPS60183746A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は半導体装置、特に多品種の半導体ペレットを実
装する型式の半導体装置に適用し゛ζ有効な技術に関す
るものである。
[背景技術] 半導体装置の製造においては、顧客からの需要により少
量多品種化の1項向がある。
ところが、半導体装置の製造に用いられるパッケージ載
板(ヘース)あるいは実装W1反(マザーボード)は各
品種毎に一定の配線を設りたものが通常であるので、1
つの栽仮については、電極バンドの配線が同一の半導体
ペレットしか搭載することができない。
そのため、要求される半導体ペレソ1−晶トR毎に異ス
ζる配線を持つ基板を別々に用窓しておく必要があり、
コストが1n】りつく」二に、め1里や型造ブUセスも
複雑化する等の問題がある。
C発明の目的] 本発明の目的は、バソケーンノ、(板あるいし、1実装
法板を多品種の半導体ペレノ1〜に共用できる半導体装
:ξを提(Jliすることにある。
本発明の他の目的は、コストの女!+lliな半導体1
jl)置を提(J(することにある。
本発明の他の目的は、製造および管理の容易な半導体装
置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、不
明1m書の記述および添付図面から明らかになるであろ
う。
[発明の楯要コ 本願において開示される発明のうし代表的なものの概要
を節f11に説明すれば、次の通りである。
ずなわら、多品種の半導体ペレットに共通な配線は基板
内部の内装配線として共用可f1ヒに形成する一方、各
品種に固イtの配線は載板表面の表面配線として各品種
毎に個別的に形成するごとにより、基板を多品種の半へ
マ体ベレ、トに共用できるよ・うにし、011記目的を
達成するものである。
[実施例1] 第1図は本発明の一実施例である゛11導体装置の■1
而面である。
この実施例1において、たとえばセラミックよりなるパ
ッケージ基板1は多品種の半導体ペレットを搭載するた
めのマルチデツプ用基板である。
そのため、パッケージ2.H板lの内部に(J、多品種
の半導体ペレットに対して)(連化できる配線、たとえ
ば電源用内装配線2a等が内装配線2として厚膜多層配
、線により形成されている。
これらの内装配線2のパッケージ下側には外部リード用
のリードピン3が接続され”ζいる。
一方、パッケージ基板lの−に面側には、表面配線4が
各品種の半導体ペレットに固有の配線としてシ’+vH
A配線技術により形成されている。この表面配線・1は
マスクパターンを変えることにより、通常の股薄多1?
i配線技術を用い゛ζ各品種毎に容易に形成することが
できる。
本実施例cδ」、表面配置5(4のうう、電源用表面配
線4aはパッケージ基t& l内の内装配線2のうらの
7Iid用内装配線2aに接b′、されている。この電
源用内装配線2 a Llリードビン30うりの電・九
(用リードピン3aに半111等で接続されている。
また、前記パッケージ基(ルlの上面側の中火には、シ
リコン(Si)等よりなる半導体ぺ]/ノド5がたとえ
ば金−シリコン(Au−5i)共晶で取り付番ノられて
いる。ごの半導体ペレット5の電1つ3パツドはワイー
ト6により表面配線4と電気的に接続され′ζいる。し
たがって、半導体ペレット5の電極バッドのうり、たと
えば電源用の電極バッドはワイヤ5a、電源用表面配線
4a、電源用内装配線2aを介して電源用リードピン3
aに電気的に接続されている。
さらに、前記半導体ペレット5、表面配線4等はたとえ
ば低融点ガラスよりなる封止祠7によりパッケージ基板
1に固着されたセラミック等の−・−ス8で気密封止さ
れている。
本実施例においては、半導体ペレノ1−5の多品種につ
いて共通化できる配線はたとえば電源用内装配線2aの
如き内装配線2としてパノゲーン基J121の内部にI
、7膜条層配線技術で形成される・力、各品種の半導体
ペレット5にIMI有の配線はパッケージ基板lの表面
に各品種毎に異なる配線パターンの表面配線4として薄
膜配線技術で形成されて基本となる共通の内装配線2を
イfするバ、・ゲージ基板lを用意しておくことにより
、多品種の半導体集積回路に合わせてマスクパターンを
変えて表面配線4をV+VB’A配線で形成するだりで
、多品種の半導体ペレット5に適合した半導体装置の!
Ii!1mを共通のパッケージJ、(板lで共用的に行
うことができる。
その結果、パッケージ基板1の共通化による」ストの低
減が可能であり、生産りJ率も曲毛ずイ2゜[実施例2
] 第2図は本発明の実施例2としての半、・、を体装:2
1iの断面図である。
ごのソS施例2においては、パッケージ基板1の内部の
内装配線2は第1図の実施例1と共通であるが、パッケ
ージ基板1の表面に形成されたう1.−面配線4は実施
例1の配線パターンとは異なる配線パターンで形成され
ている。
この場合にも、表面配線4は薄I!テ配線技術で実施例
1とノ(通のパッケージ基板Iの表面上に、実施例1と
は異なるマスクパターンを用いることにより、容易に形
成される。
[U」果] (J)、多品種の半導体ペレットに共通な配線はパッケ
ージ基板内fj]lの内装配線とし、容品X−1,に固
イ丁の配線はバノゲージム(板表面の表面配線で形成4
゛ることにより、パッケージ基板を多品種の半導体ペレ
ットに共用できる。
(2)、パッケージ基板の共通化によりコストの低減を
図ることができる。
C(1、パッケージ占(板の共通化により、取り扱いや
生産効率を改i%することができる。
(4)、パッケージ基板表面の表面配線をン、V股配線
で形成することにより、表面配線の形成が容易となり、
多品種化が容易に実現できる。
(5)、パンケージJ、(扱がマルチチノゾ型のJ、(
41〕ご5られば、パッケージMl)zの共通化による
二Jノ、1−の低減等の効果がより顕著に111られる
以上本発明五によっζなされ人:発明を実施例に基づき
旦体的に説明したが、本発明はi’+if記大施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変史i+J能であることはいうまでもない。
たとえば、パンケージJ占板の表面配線6月1〜If;
i配線に代えて厚lI史配線で形成”yることもできる
また、パッケージ基板の内部に共通化して形成できる内
装配線は電源用内装配線の他に打々なものが考えられる
【図面の簡単な説明】
第11閃C=本発明の実施例1である半)、1体勢j’
:+Hの1祈面図、 第2図は本発明の実施例2である半導体装置の1折面図
である。 1・・・パンう″−ンノ、(扱、2・ ・・内装配線、
3・・・ソー1ピン、4 ・・表面配線、5・・・−゛
1′J厚体パレノ1、(置・・ワ・イード、7・・・月
If−+g、8・・・キ・トップ。 代理人 ブ1゛理士 高 枯 明 人

Claims (1)

  1. 【特許請求の範囲】 15多品種の半導体ペレットを実装する半導体装置にお
    いて、多品種の半導体ペレットに共通な配線はパンケー
    ジ基板内部の内装配線とし、各品種に固有の配線はパノ
    ゲージ凸板表面の表面配線で形成したことを特徴とする
    半導体装置。 2、表面配線が薄膜配線よりなることを特徴とする特許
    請求の範囲第1項記載の半導体装:li:。 3、パンケージ載板がマルヂチノプ用のパンゲージ基板
    であることを特徴とする特a’l’ 請求の範till
    第1項記載の半導体装置。
JP59038520A 1984-03-02 1984-03-02 半導体装置 Pending JPS60183746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59038520A JPS60183746A (ja) 1984-03-02 1984-03-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59038520A JPS60183746A (ja) 1984-03-02 1984-03-02 半導体装置

Publications (1)

Publication Number Publication Date
JPS60183746A true JPS60183746A (ja) 1985-09-19

Family

ID=12527547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59038520A Pending JPS60183746A (ja) 1984-03-02 1984-03-02 半導体装置

Country Status (1)

Country Link
JP (1) JPS60183746A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067007A (en) * 1988-06-13 1991-11-19 Hitachi, Ltd. Semiconductor device having leads for mounting to a surface of a printed circuit board
EP0714127A3 (en) * 1991-11-28 1996-07-31 Toshiba Kk Semiconductor package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56114361A (en) * 1980-02-13 1981-09-08 Mitsubishi Electric Corp Semiconductor container

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56114361A (en) * 1980-02-13 1981-09-08 Mitsubishi Electric Corp Semiconductor container

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067007A (en) * 1988-06-13 1991-11-19 Hitachi, Ltd. Semiconductor device having leads for mounting to a surface of a printed circuit board
EP0714127A3 (en) * 1991-11-28 1996-07-31 Toshiba Kk Semiconductor package

Similar Documents

Publication Publication Date Title
JPS6290953A (ja) 樹脂封止型半導体装置
US9397082B2 (en) Multiple die lead frame packaging
JPH06151641A (ja) 半導体装置
JPH04269856A (ja) 半導体集積回路装置
JPS60183746A (ja) 半導体装置
TW490834B (en) Improvements in or relating to integrated circuit dies
JPS59139660A (ja) 半導体装置
JPH05235245A (ja) 半導体集積回路装置
JPH0382066A (ja) 半導体装置
WO1993017455A3 (en) Integrated-circuit package configuration for packaging an integrated-circuit die and method of packaging an integrated-circuit die
JPS5854507B2 (ja) リ−ドフレ−ムの製造方法
JPH03278451A (ja) 樹脂封止型半導体装置及びその製造方法
JPH05121632A (ja) 半導体装置
JPH03163858A (ja) 樹脂封止型半導体装置
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPS617657A (ja) マルチチツプパツケ−ジ
JPH04192450A (ja) 複合リードフレーム
JPH081943B2 (ja) 半導体集積回路パッケージ
JPH08264673A (ja) 集積回路装置
JPH04179261A (ja) 混成集積回路の実装方法
JPH02125437A (ja) 半導体装置
TW516193B (en) Multi-chip package structure and the manufacturing method thereof
JPS5831733B2 (ja) 集積回路装置
JPH0350842A (ja) 半導体装置
JPH02181958A (ja) 半導体装置