JPS60180482A - モ−タ用速度制御装置 - Google Patents
モ−タ用速度制御装置Info
- Publication number
- JPS60180482A JPS60180482A JP59033999A JP3399984A JPS60180482A JP S60180482 A JPS60180482 A JP S60180482A JP 59033999 A JP59033999 A JP 59033999A JP 3399984 A JP3399984 A JP 3399984A JP S60180482 A JPS60180482 A JP S60180482A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- motor
- transistor
- becomes
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
- H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Motor And Converter Starters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はモータへ駆動電圧を与えるパワートランジスタ
がモータの正転から逆転の反転時の作動タイミングずれ
に基く過電流によって劣化あるいは破壊しないようにし
たモータ用速度制御装置に関する。
がモータの正転から逆転の反転時の作動タイミングずれ
に基く過電流によって劣化あるいは破壊しないようにし
たモータ用速度制御装置に関する。
従来のモータ用速度制御装置として、例えば、第１図に
示すものがおる。この装置は、複写機のランプキャリッ
ジ（走査露光機構）を操作する制御部１を備えており、
２ンプキヤリツジ２を駆動する直流モータ３の電流方向
を切換えるトランジスタ４，５．６及び７から成るＨ形
ブリッジのスイッチ回路８と（各トランジスタは増巾器
９，１０，１１．１２を介して操作される）、４個のＮ
ＡＮＤゲート１３，１４，１５゜１６及びインバータ１
７から成る論理回路１８とを有する。論理回路１８は、
ランプキャリ。
示すものがおる。この装置は、複写機のランプキャリッ
ジ（走査露光機構）を操作する制御部１を備えており、
２ンプキヤリツジ２を駆動する直流モータ３の電流方向
を切換えるトランジスタ４，５．６及び７から成るＨ形
ブリッジのスイッチ回路８と（各トランジスタは増巾器
９，１０，１１．１２を介して操作される）、４個のＮ
ＡＮＤゲート１３，１４，１５゜１６及びインバータ１
７から成る論理回路１８とを有する。論理回路１８は、
ランプキャリ。
ジスタート・スト、プ信号８Ｃ１（スタートのとき１”
、ストップのとき′″０″）及びインバータ１７を介し
て得る２ンプキャリッジ移動方向制御信号８Ｃ２（ラン
プキャリッジスキャンを示す順方向のとき′０”、逆方
向のとき１” ）を入力し、信号Ｓ１をトランジスタ４
（増巾器９）に出力するＮＡＮＤゲート１３と、信号Ｓ
ＣＩ及び８Ｃ２を入力し、信号Ｓ２をトランジスタ５（
増１〕器１０）に出力するＮＡＮＤゲート１４と、信号
８ｃ２及びランプキャリッジ速度制御回路３１からのラ
ンプキャリ、ジ速度制御信号８ＣＢ （ＰＷＭ信号）を
入力し、信号Ｓ３をトランジスタ６（増巾器１１）に出
力するＮＡＮＤゲート１５と、信号８Ｃ３及びインバー
タ１７を介して得る信号ＳＣ２を入力し、信号Ｓ４をト
ランジスタ７（増巾器１２）に出力するＮＡＮＤゲート
１６とで構成される。
、ストップのとき′″０″）及びインバータ１７を介し
て得る２ンプキャリッジ移動方向制御信号８Ｃ２（ラン
プキャリッジスキャンを示す順方向のとき′０”、逆方
向のとき１” ）を入力し、信号Ｓ１をトランジスタ４
（増巾器９）に出力するＮＡＮＤゲート１３と、信号Ｓ
ＣＩ及び８Ｃ２を入力し、信号Ｓ２をトランジスタ５（
増１〕器１０）に出力するＮＡＮＤゲート１４と、信号
８ｃ２及びランプキャリッジ速度制御回路３１からのラ
ンプキャリ、ジ速度制御信号８ＣＢ （ＰＷＭ信号）を
入力し、信号Ｓ３をトランジスタ６（増巾器１１）に出
力するＮＡＮＤゲート１５と、信号８Ｃ３及びインバー
タ１７を介して得る信号ＳＣ２を入力し、信号Ｓ４をト
ランジスタ７（増巾器１２）に出力するＮＡＮＤゲート
１６とで構成される。
以上の構成において、制御部１は第２図に示す動作をす
る。尚、実際の回路にあっては、速度制御信号ｓｅａは
、感光体ドラムの周速を基準にして設定される速度比で
ランプキャリッジ２の速度を追従させるパルス中変換信
号（ＰＷＭ信号）となっているが、説明の都合上、第２
図の動作中（時刻ｔユ以降）には１１＃とじて説明する
。
る。尚、実際の回路にあっては、速度制御信号ｓｅａは
、感光体ドラムの周速を基準にして設定される速度比で
ランプキャリッジ２の速度を追従させるパルス中変換信
号（ＰＷＭ信号）となっているが、説明の都合上、第２
図の動作中（時刻ｔユ以降）には１１＃とじて説明する
。
いま、コピー操作指令前（時刻ｔ１以前）、信号Ｓｃｍ
は”ｏ”、信号８Ｃｆｆｉは＠１”（ランプキャリッジ
２はコピー操作指令によっていったんスタート位置に戻
ってから順方向に移動するようになっている大め、信号
Ｓｃ工が１０”のとき、信号８ｃ２は＠１”となってい
る）、信号ＳＣ３は前述の通シ″″０”（時刻ｔ□以降
゛１＃となる）であるため、ＮＡＮＤゲート１３乃至１
６の出力信号Ｓ□乃至Ｓ４は′１＃となる。このため、
トランジスタ４乃至７はオフとなる。このとき、コピー
操作指令が与えられると（時刻ｔ１）、信号８Ｃ１は＠
″ｌ”、信号Ｓｃ２は′０″、信号８Ｃ３は＠１″とな
って、ＮＡＮＤゲート、１３及び１６の出力信号Ｓ１及
びＳ４は１０＃となる（ ＮＡＮＤゲート１４及び１５
の出力信号Ｓ２及びＳ３は′１”〃ｉ保持される）。こ
れにより、トランジスタ４及び７がオンとなり、電源２
４Ｖ→トランジスタ４→直流モータ３→トランジスタ７
→接地の導通回路が構成され、正回転電流Ｉ、が直流モ
ータ３に流れ、ランプキャリッジ２が順方向に移動する
（スキャンする）。ランプキャリッジ２カニ所定の位置
に到達すると（時刻ｔ２）、信号Ｓｃｍは１”となり、
ＮＡＮＤゲート１４及び１５の出力信号Ｓ２及びＳ３は
′０”、又、ＮＡＮＤゲート１３及び１６の出力信号Ｓ
０及びＳ４はｌ”となって、トランジスタ４及び７がオ
フ、トランジスタ５及び６がオンとなる。従って、電源
２４Ｖ→トランジスタ５→直流モータ３→トランジスタ
６→接地の導通回路が構成され、逆回転電流ＩＲが直流
モータ３に流れ、ランプキク１ノツジ２が逆方向に移動
する。
は”ｏ”、信号８Ｃｆｆｉは＠１”（ランプキャリッジ
２はコピー操作指令によっていったんスタート位置に戻
ってから順方向に移動するようになっている大め、信号
Ｓｃ工が１０”のとき、信号８ｃ２は＠１”となってい
る）、信号ＳＣ３は前述の通シ″″０”（時刻ｔ□以降
゛１＃となる）であるため、ＮＡＮＤゲート１３乃至１
６の出力信号Ｓ□乃至Ｓ４は′１＃となる。このため、
トランジスタ４乃至７はオフとなる。このとき、コピー
操作指令が与えられると（時刻ｔ１）、信号８Ｃ１は＠
″ｌ”、信号Ｓｃ２は′０″、信号８Ｃ３は＠１″とな
って、ＮＡＮＤゲート、１３及び１６の出力信号Ｓ１及
びＳ４は１０＃となる（ ＮＡＮＤゲート１４及び１５
の出力信号Ｓ２及びＳ３は′１”〃ｉ保持される）。こ
れにより、トランジスタ４及び７がオンとなり、電源２
４Ｖ→トランジスタ４→直流モータ３→トランジスタ７
→接地の導通回路が構成され、正回転電流Ｉ、が直流モ
ータ３に流れ、ランプキャリッジ２が順方向に移動する
（スキャンする）。ランプキャリッジ２カニ所定の位置
に到達すると（時刻ｔ２）、信号Ｓｃｍは１”となり、
ＮＡＮＤゲート１４及び１５の出力信号Ｓ２及びＳ３は
′０”、又、ＮＡＮＤゲート１３及び１６の出力信号Ｓ
０及びＳ４はｌ”となって、トランジスタ４及び７がオ
フ、トランジスタ５及び６がオンとなる。従って、電源
２４Ｖ→トランジスタ５→直流モータ３→トランジスタ
６→接地の導通回路が構成され、逆回転電流ＩＲが直流
モータ３に流れ、ランプキク１ノツジ２が逆方向に移動
する。
このようにＨ形ブリッジのスイッチ回路を回・−−１−
・−−ＬＡ１Ｇ辱ローＱ≧ｆ？−イ４りｌセにゆノミ？
−シηｒょシ、２ンプキャリ、ジ２を所定の範囲で往復
走行させることができる。
・−−ＬＡ１Ｇ辱ローＱ≧ｆ？−イ４りｌセにゆノミ？
−シηｒょシ、２ンプキャリ、ジ２を所定の範囲で往復
走行させることができる。
しかし、従来のモータ用速度制御装置にあっては、Ｈ形
ブリッジのスイッチ回路の切換え時に、トランジスタの
ターンオンとターンオフのタイミングのずれによって、
トランジスタ４と６、又は、５と７が同時にオンすると
、スイッチ回路に過大な電流が流れ、トランジスタを劣
化させ破壊モードに導く恐れがある。
ブリッジのスイッチ回路の切換え時に、トランジスタの
ターンオンとターンオフのタイミングのずれによって、
トランジスタ４と６、又は、５と７が同時にオンすると
、スイッチ回路に過大な電流が流れ、トランジスタを劣
化させ破壊モードに導く恐れがある。
本発明は上記に鑑みてなされたものであシ、パワートラ
ンジスタがモータの正転から逆転の反転時の作動タイミ
ングずれに基く過電流によって劣化あるいは破壊しない
ようにするため、モータの正転端子と電源負端子の間、
およびモータの逆転端子と電源負端子の間にそれぞれ挿
入すれたパワートランジスタをオフにし、次いで、モー
タの逆転端子と電源正端子に挿入されたパワートランジ
スタをオンにするとと（にモータの正転端子と電源正端
子に挿入され九）くワ−トランジスタをオフにし、最後
に、モータの正転端子と電源負端子に挿入されたパワー
トランジスタをオンにするようにしたモータ用速度制御
装置を提供するものである。
ンジスタがモータの正転から逆転の反転時の作動タイミ
ングずれに基く過電流によって劣化あるいは破壊しない
ようにするため、モータの正転端子と電源負端子の間、
およびモータの逆転端子と電源負端子の間にそれぞれ挿
入すれたパワートランジスタをオフにし、次いで、モー
タの逆転端子と電源正端子に挿入されたパワートランジ
スタをオンにするとと（にモータの正転端子と電源正端
子に挿入され九）くワ−トランジスタをオフにし、最後
に、モータの正転端子と電源負端子に挿入されたパワー
トランジスタをオンにするようにしたモータ用速度制御
装置を提供するものである。
以下、本発明のモータ用速度制御装置を詳細に説明する
。
。
第３図は、本発明の一実施例を示し、第１図に示したも
のと同一部分は同一の引用数字で示されている。制御部
１は、ランプキャリッジ２を駆動する直流モータ３の電
流方向を切換えるトランジスタ４，５．６及び７から成
るＨ形ブリッジのスイッチ回路８と（各トランジスタは
増巾器９，１０，１１．１２を介して操作される）、４
個のＮＡＮＤゲート２１乃至２４、入力側に遅延回路２
５（時定数０１Ｂ□）を有するＥＸ・ＮＯＲゲート２６
並びに入力側に遅延回路２７（時定数Ｃ２几ｚ ＜ ０
ＩＲＩ ）を有するインバータ２８及びバッファアンプ
２９から成る論理回路３０とを備え、ランプキャリ、ジ
スタート・ストップ信号８ｃｘ （スタートのとき ′
１＃、ストップのとき′０”）、ランプキャリッジ移動
方向制御信号８Ｃ２（ランプキャリ、ジスキャンを示す
順方向のとき′ｏ″、逆方向のとき′″１″）及び２ン
プキャリッジ速度制御回路３１がらのランプキャリッジ
速度制御信号ｓｃ３ （ＰＷＭ信号）によって動作する
構成となっている。論理回路３０は、信号ｓＣ２及び遅
延回路２５の出方信号５ｄｌ（遅延回路２５には信号Ｓ
Ｃ２が印加される）を入力するＥＸ−ＮＯＲゲート２６
と、遅延回路２７の出力信号ｓｄ、 （遅延回路２７に
は信号８Ｃ２が印加される）を入力するインバータ２８
及びバッファアンプ２９と、信号ｓｃ１及びインバータ
２８の出方信号を入力し、信号Ｓ！をトランジスタ４（
増巾器９）に出力するＮＡＮＤゲート２１と、信号Ｓ、
及びバッファアンプ２９の出力信号を入力し、信号ｓ２
をトランジスタ５（増巾器１０）に出力するＮＡＮＤゲ
ート２２と、ＢＸ・ＮＯＲゲート２６及びバッファアン
プ２９夫々の出力信号を入力しくＥＸ−ＮＯＲゲート２
６の出力信号は信号ＳＣａと重畳するかたちで入力され
る）、信号Ｓ３をトランジスタ６（増巾器１１）に出力
するＮＡＮＤゲート２３と、ＥＸ−ＮＯＲゲート２６及
びインバータ２８夫々の出力信号を入力しく１ｉｌＸ−
ＮＯＲゲート２６の出力信号は信号８ｃ３と重畳するか
たちで入力される）、信号８４をトランジスタ７（増巾
器１２）に出力するＮＡＮＤゲート２４とで構成される
。
のと同一部分は同一の引用数字で示されている。制御部
１は、ランプキャリッジ２を駆動する直流モータ３の電
流方向を切換えるトランジスタ４，５．６及び７から成
るＨ形ブリッジのスイッチ回路８と（各トランジスタは
増巾器９，１０，１１．１２を介して操作される）、４
個のＮＡＮＤゲート２１乃至２４、入力側に遅延回路２
５（時定数０１Ｂ□）を有するＥＸ・ＮＯＲゲート２６
並びに入力側に遅延回路２７（時定数Ｃ２几ｚ ＜ ０
ＩＲＩ ）を有するインバータ２８及びバッファアンプ
２９から成る論理回路３０とを備え、ランプキャリ、ジ
スタート・ストップ信号８ｃｘ （スタートのとき ′
１＃、ストップのとき′０”）、ランプキャリッジ移動
方向制御信号８Ｃ２（ランプキャリ、ジスキャンを示す
順方向のとき′ｏ″、逆方向のとき′″１″）及び２ン
プキャリッジ速度制御回路３１がらのランプキャリッジ
速度制御信号ｓｃ３ （ＰＷＭ信号）によって動作する
構成となっている。論理回路３０は、信号ｓＣ２及び遅
延回路２５の出方信号５ｄｌ（遅延回路２５には信号Ｓ
Ｃ２が印加される）を入力するＥＸ−ＮＯＲゲート２６
と、遅延回路２７の出力信号ｓｄ、 （遅延回路２７に
は信号８Ｃ２が印加される）を入力するインバータ２８
及びバッファアンプ２９と、信号ｓｃ１及びインバータ
２８の出方信号を入力し、信号Ｓ！をトランジスタ４（
増巾器９）に出力するＮＡＮＤゲート２１と、信号Ｓ、
及びバッファアンプ２９の出力信号を入力し、信号ｓ２
をトランジスタ５（増巾器１０）に出力するＮＡＮＤゲ
ート２２と、ＢＸ・ＮＯＲゲート２６及びバッファアン
プ２９夫々の出力信号を入力しくＥＸ−ＮＯＲゲート２
６の出力信号は信号ＳＣａと重畳するかたちで入力され
る）、信号Ｓ３をトランジスタ６（増巾器１１）に出力
するＮＡＮＤゲート２３と、ＥＸ−ＮＯＲゲート２６及
びインバータ２８夫々の出力信号を入力しく１ｉｌＸ−
ＮＯＲゲート２６の出力信号は信号８ｃ３と重畳するか
たちで入力される）、信号８４をトランジスタ７（増巾
器１２）に出力するＮＡＮＤゲート２４とで構成される
。
一方、ランプキャリッジ速度制御回路３１は、モータ３
２によって駆動される感光体ドラム３３の速度センサ３
４からの感光体ドラム回転速度信号ＳＳ （パルス信号
）を入力し、Ｎ倍、例えば、３２倍にてい倍した信号Ｓ
６を出力するＰＬＬ回路３５と、信号８６を複写倍率、
例えば、０．７ 、０．８ 、１．４１倍に基づくスキ
、ヤン速度に応じた値に分周して基準信号Ｓ７を出力す
る分周回路３６と、信号Ｓ７及びランプキャリッジ２の
速度センサ３７からのランプキャリッジ速度信号８Ｂ（
パルス信号）を入力し、両信号の位相差に対応する信号
Ｓ９を出力する位相比較器３８と、信号Ｓ８の立上シに
よって駆動され設定時間のタイマー信号Ｓ１゜を出力す
る速度ゲイン設定器３９と（ワンショットマルチバイブ
レータ）、低周波数信号の位相差信号Ｓ９及びタイマー
信号８１０を通過し、両信号を加算した信号８■を出力
する目−パスフィルタ加算器４０と、基準信号となる三
角波信号ｓｉｘを出力する三角波発生回路４１と、加算
信号Ｓ１□及び三角波信号Ｓ１２を入力し、両信号を比
較してパルス巾変換信号８ｃ３ （ＰＷＭ信号）を出力
する比較器４２とで構成される。
２によって駆動される感光体ドラム３３の速度センサ３
４からの感光体ドラム回転速度信号ＳＳ （パルス信号
）を入力し、Ｎ倍、例えば、３２倍にてい倍した信号Ｓ
６を出力するＰＬＬ回路３５と、信号８６を複写倍率、
例えば、０．７ 、０．８ 、１．４１倍に基づくスキ
、ヤン速度に応じた値に分周して基準信号Ｓ７を出力す
る分周回路３６と、信号Ｓ７及びランプキャリッジ２の
速度センサ３７からのランプキャリッジ速度信号８Ｂ（
パルス信号）を入力し、両信号の位相差に対応する信号
Ｓ９を出力する位相比較器３８と、信号Ｓ８の立上シに
よって駆動され設定時間のタイマー信号Ｓ１゜を出力す
る速度ゲイン設定器３９と（ワンショットマルチバイブ
レータ）、低周波数信号の位相差信号Ｓ９及びタイマー
信号８１０を通過し、両信号を加算した信号８■を出力
する目−パスフィルタ加算器４０と、基準信号となる三
角波信号ｓｉｘを出力する三角波発生回路４１と、加算
信号Ｓ１□及び三角波信号Ｓ１２を入力し、両信号を比
較してパルス巾変換信号８ｃ３ （ＰＷＭ信号）を出力
する比較器４２とで構成される。
以上の構成において、制御部１は、第４図に示す動作を
する。尚、第４図における初期条件、即ち、時刻ｔ１以
前の信号ＳＣ１＊ ＳＣ２及び動作中の信号ＳＣＳの状
態については第２図の場合と同じで、かつ、遅延回路２
５及び２７の各コンデンサの電位は零（信号Ｓｄ□及び
８ｄｇはともに０”）にあるものとして以下説明する。
する。尚、第４図における初期条件、即ち、時刻ｔ１以
前の信号ＳＣ１＊ ＳＣ２及び動作中の信号ＳＣＳの状
態については第２図の場合と同じで、かつ、遅延回路２
５及び２７の各コンデンサの電位は零（信号Ｓｄ□及び
８ｄｇはともに０”）にあるものとして以下説明する。
上記条件の下で、コピー操作指令前（時刻ｔ１以前）、
ＦＩＸ−ＮＯＲゲート２６及びバッファアンブ２９の各
出力信号は′Ｏｎ１又、インバータ２８の出力信号は′
１”であるため、ＮＡＮＤゲート２１乃至２４の出力信
号Ｓｌ乃至Ｓ４は′ｌ＃となり、トランジスタ４乃至７
はオフとなる。こむで、コピー操作指令が与えられると
（時刻１１）、信号ｓｅｔは１”、信号８Ｃ２は′０”
（信号５ｄ１−及びＳｉ２は０″のまま変化なし）、又
、信“号５ｅ１１はｌ″（前述の通り、説明の都合上規
定した状態）となるため、ＥＸ・ＮＯＲゲート２６の入
力信号はともに０″となシ、その出力信号は′１”に変
るが、インバータ２８及びバッファアンプ２９の各出力
信号は変らない。このため、ＮＡＮＤゲート２１及び２
４の出力信号Ｓ０及びＳ４は′０”となって（ＮＡＮＤ
ゲート２２及び２３の出力信号Ｓ２及びＳ３は６１”が
保持されている）、トランジスタ４及び７がオンし、電
源２４Ｖ→トランジスタ４→直流モータ３→トランジス
タ７→接地の導通回路が構成されて正回転電流Ｉ、が直
流モータ３に流れ、ランプキャリッジ２が順方向に移動
する（スキャンする）。ランプキャリッジ２が所定の位
置に到達すると（時刻ｔ２）、信号８Ｃ２は１”となシ
（信号８Ｃ１及びＳＣ３は変わらず）、信号８ｄｘ及び
ａｄｚは遅延回路２５及び２７夫々の時定数０□Ｒ１及
びＣ２Ｒ２による傾斜で変化し、時刻ｔ３に信号Ｓｄ２
が′１”、又、時刻ｔ４に信号Ｓｄ１が“ｌ”となる。
ＦＩＸ−ＮＯＲゲート２６及びバッファアンブ２９の各
出力信号は′Ｏｎ１又、インバータ２８の出力信号は′
１”であるため、ＮＡＮＤゲート２１乃至２４の出力信
号Ｓｌ乃至Ｓ４は′ｌ＃となり、トランジスタ４乃至７
はオフとなる。こむで、コピー操作指令が与えられると
（時刻１１）、信号ｓｅｔは１”、信号８Ｃ２は′０”
（信号５ｄ１−及びＳｉ２は０″のまま変化なし）、又
、信“号５ｅ１１はｌ″（前述の通り、説明の都合上規
定した状態）となるため、ＥＸ・ＮＯＲゲート２６の入
力信号はともに０″となシ、その出力信号は′１”に変
るが、インバータ２８及びバッファアンプ２９の各出力
信号は変らない。このため、ＮＡＮＤゲート２１及び２
４の出力信号Ｓ０及びＳ４は′０”となって（ＮＡＮＤ
ゲート２２及び２３の出力信号Ｓ２及びＳ３は６１”が
保持されている）、トランジスタ４及び７がオンし、電
源２４Ｖ→トランジスタ４→直流モータ３→トランジス
タ７→接地の導通回路が構成されて正回転電流Ｉ、が直
流モータ３に流れ、ランプキャリッジ２が順方向に移動
する（スキャンする）。ランプキャリッジ２が所定の位
置に到達すると（時刻ｔ２）、信号８Ｃ２は１”となシ
（信号８Ｃ１及びＳＣ３は変わらず）、信号８ｄｘ及び
ａｄｚは遅延回路２５及び２７夫々の時定数０□Ｒ１及
びＣ２Ｒ２による傾斜で変化し、時刻ｔ３に信号Ｓｄ２
が′１”、又、時刻ｔ４に信号Ｓｄ１が“ｌ”となる。
このため、時刻ｔ２において、Ｆ！Ｘ−ＮＯＲゲート２
６の入力信号が″１″と″Ｏ”となり、その出力信号が
′０＃となる（このときのインバータ２８及びバッファ
アンプ２９の出力信号は１１”及び１０＃で変りなし）
。従って、ＮＡＮＤゲート２４の出力信号Ｓ４が′１″
となってトランジスタ７がオフし、前記導通回路を開（
（ＮＡＮＤゲート２２．２３及び２５の出力信号８□ｒ
８３及びＳ６は変シなし）。
６の入力信号が″１″と″Ｏ”となり、その出力信号が
′０＃となる（このときのインバータ２８及びバッファ
アンプ２９の出力信号は１１”及び１０＃で変りなし）
。従って、ＮＡＮＤゲート２４の出力信号Ｓ４が′１″
となってトランジスタ７がオフし、前記導通回路を開（
（ＮＡＮＤゲート２２．２３及び２５の出力信号８□ｒ
８３及びＳ６は変シなし）。
次に、時刻ｔ３において、信号ａｄｚが′１”となるた
め、インバータ２８及びバッファアンプ２９の出力信号
が夫々″′０”及び１”となシ、ＮＡＮＤゲート２１及
び２２の出力信号Ｓ□及びＳ２は′１＃及び′０＃とな
りてトランジスタ４をオフ、トランジスタ５をオンにす
る。更に、時刻ｔ４において、信号ｓｄ□が１”となる
ため、ＥＸ−ＮＯＲゲート２６の入力信号がともに１”
となシ、その出力信号は′１”に変る。このため、ＮＡ
ＮＤゲート２３の出力信号Ｓ３が０”となってトランジ
スタ６をオンにし、電源２４Ｖ→トランジスタ５→直流
モータ３→トランジスタ６→接地の導通回路が構成され
て逆回転電流ＩＲが直流モータ３に流れ、ツー４ブキヤ
リツジ２が逆方向に移動する。
め、インバータ２８及びバッファアンプ２９の出力信号
が夫々″′０”及び１”となシ、ＮＡＮＤゲート２１及
び２２の出力信号Ｓ□及びＳ２は′１＃及び′０＃とな
りてトランジスタ４をオフ、トランジスタ５をオンにす
る。更に、時刻ｔ４において、信号ｓｄ□が１”となる
ため、ＥＸ−ＮＯＲゲート２６の入力信号がともに１”
となシ、その出力信号は′１”に変る。このため、ＮＡ
ＮＤゲート２３の出力信号Ｓ３が０”となってトランジ
スタ６をオンにし、電源２４Ｖ→トランジスタ５→直流
モータ３→トランジスタ６→接地の導通回路が構成され
て逆回転電流ＩＲが直流モータ３に流れ、ツー４ブキヤ
リツジ２が逆方向に移動する。
上記のように、回転方向切換え信号である信号ＳＣ２が
′０”→″′１″になったとき、直ちにトランジスタ７
をオフにして導通回路を開き、予め定めた遅延時間（時
定数０２Ｒ２に対応する時間）後にトランジスタ４をオ
フ、トランジスタ５をオンにし、更に遅れた時間後（時
定数０１ＲＩに対応する時間）にトランジスタ６をオン
にして新たな導通回路を構成することにより、Ｈ形ブリ
ッジのスイッチ回路の各スイッチが同時にオンになる状
態を避けることができる。
′０”→″′１″になったとき、直ちにトランジスタ７
をオフにして導通回路を開き、予め定めた遅延時間（時
定数０２Ｒ２に対応する時間）後にトランジスタ４をオ
フ、トランジスタ５をオンにし、更に遅れた時間後（時
定数０１ＲＩに対応する時間）にトランジスタ６をオン
にして新たな導通回路を構成することにより、Ｈ形ブリ
ッジのスイッチ回路の各スイッチが同時にオンになる状
態を避けることができる。
尚、本発明は、制御部１が遅延時間の異なる２個の遅延
回路２５及び２７を備えることを要件とするものではな
く、１個の遅延回路を備え、回転方向切換え信号によっ
てＨ形ブリッジのスイッチ回路全てのスイッチを同時に
オフにし、前記遅延回路による遅延時間後に、所定のス
イッチをオンにするようにしてもよい。
回路２５及び２７を備えることを要件とするものではな
く、１個の遅延回路を備え、回転方向切換え信号によっ
てＨ形ブリッジのスイッチ回路全てのスイッチを同時に
オフにし、前記遅延回路による遅延時間後に、所定のス
イッチをオンにするようにしてもよい。
次に、速度制御回路３１の動作について説明する。速度
制御回路３１において、第５図に示ヂように、位相比較
器３８は感光体ドラム３３の周速信号（感光体ドラム３
３はコピー操作指令により回転する）、即ち、速度セン
サ３４からの信号Ｓ５に基づいて作られた基準信号８７
（複写縮倍率に応じた感光体ドラム３３の周速に対応
するランプキャリッジ２のスキャン速度信号で、速度制
御回路３１の設定値）と速度センサ３７からのランプキ
ャリッジ速度信号Ｓ８を位相比較して位相差信号５９（
２，５Ｖを基準にして遅れ□位相をＯｖ１進み位相を２
．５ｖで表わす）を出力する（位相差θ□、θ２．θ３
）。ローパスフイルター加算器４０は、上記位相差信号
Ｓ９と速度ゲイン設定器３９からのタイマー信号Ｓ１゜
（速度信号Ｓ８の立上りを検出して設定値に応じた時間
巾電□の信号）を加算して加算信号Ｓ１□を出力する。
制御回路３１において、第５図に示ヂように、位相比較
器３８は感光体ドラム３３の周速信号（感光体ドラム３
３はコピー操作指令により回転する）、即ち、速度セン
サ３４からの信号Ｓ５に基づいて作られた基準信号８７
（複写縮倍率に応じた感光体ドラム３３の周速に対応
するランプキャリッジ２のスキャン速度信号で、速度制
御回路３１の設定値）と速度センサ３７からのランプキ
ャリッジ速度信号Ｓ８を位相比較して位相差信号５９（
２，５Ｖを基準にして遅れ□位相をＯｖ１進み位相を２
．５ｖで表わす）を出力する（位相差θ□、θ２．θ３
）。ローパスフイルター加算器４０は、上記位相差信号
Ｓ９と速度ゲイン設定器３９からのタイマー信号Ｓ１゜
（速度信号Ｓ８の立上りを検出して設定値に応じた時間
巾電□の信号）を加算して加算信号Ｓ１□を出力する。
比較器４２は、この加算信号Ｓ□！と三角波発生器４１
からの三角波信号Ｓ１□を比較してＰＷＭ信号５ｅａ（
パルス中変換信号）を出力する。
からの三角波信号Ｓ１□を比較してＰＷＭ信号５ｅａ（
パルス中変換信号）を出力する。
ところで、前記第３図の構成において、ＢＸ・ＮＯＲゲ
ート２６の出力信号が信号８Ｃ）１に重畳するかたちで
ＮＡＮＤゲート２３及び２４の入力信号となっているた
め、ＥＸ−ＮＯＲゲート２６の出力信号１１＃のときの
ＮＡＮＤゲート２３及び２４の出力信号は（時刻ｔ□〜
１２間、時刻ｔ４以降）、信号Ｓ。３に規制された′１
”、又は、′０＃となる（ＦｔＸ−ＮＯＲゲート２６の
出力信号が′０＃のときは、ＮＡＮＤゲート２３及び２
４の出力信号は信号８Ｃ３の状態に関係のない動作をす
る）。
ート２６の出力信号が信号８Ｃ）１に重畳するかたちで
ＮＡＮＤゲート２３及び２４の入力信号となっているた
め、ＥＸ−ＮＯＲゲート２６の出力信号１１＃のときの
ＮＡＮＤゲート２３及び２４の出力信号は（時刻ｔ□〜
１２間、時刻ｔ４以降）、信号Ｓ。３に規制された′１
”、又は、′０＃となる（ＦｔＸ−ＮＯＲゲート２６の
出力信号が′０＃のときは、ＮＡＮＤゲート２３及び２
４の出力信号は信号８Ｃ３の状態に関係のない動作をす
る）。
即ち、時刻１１〜１２間において、トランジスタ７は、
上記ＰＷＭ信号Ｓｅａに同期してオン・オフされる。こ
のため、直流モータ３は、ＰＷＭ信号ＳＣＳの予め定め
た単位時間毎の平均値に応じた駆動電圧で速度制御ざ゛
れる。従って、感光体ドラム３３の周速を基準にして分
周回路２５によって設定される速度比でラップキャリッ
ジ２の順方向速度を追従させることができる。又、時刻
ｔ４以降においては、トランジスタ６が信号８Ｃ２に規
制される動作をする。 ′ 〔発明の効果〕 以上説明した通シ、本発明によるモータ用速度制御装置
によれば、モータの正転端子と電源負端子の間、および
モータの逆転端子と電源負端子の間にそれぞれ挿入され
たパワートランジスタをオフにし、次いで、モータの逆
転端子と電源正端子に挿入されたパワートランジスタを
オンにするとともにモータの正転端子と電源正端子に挿
入されたパワートランジスタをオフにし、最後に、モー
タの正転端子と電源負端子に挿入されたパワートランジ
スタをオンにするようにしたため、モータの正転から逆
転の反転時にパワートランジスタに作動タイミングのず
れが生じても過醒流が流れることもなく、従ってパワー
トランジスタの劣化あるいは破壊を防ぐことができる。
上記ＰＷＭ信号Ｓｅａに同期してオン・オフされる。こ
のため、直流モータ３は、ＰＷＭ信号ＳＣＳの予め定め
た単位時間毎の平均値に応じた駆動電圧で速度制御ざ゛
れる。従って、感光体ドラム３３の周速を基準にして分
周回路２５によって設定される速度比でラップキャリッ
ジ２の順方向速度を追従させることができる。又、時刻
ｔ４以降においては、トランジスタ６が信号８Ｃ２に規
制される動作をする。 ′ 〔発明の効果〕 以上説明した通シ、本発明によるモータ用速度制御装置
によれば、モータの正転端子と電源負端子の間、および
モータの逆転端子と電源負端子の間にそれぞれ挿入され
たパワートランジスタをオフにし、次いで、モータの逆
転端子と電源正端子に挿入されたパワートランジスタを
オンにするとともにモータの正転端子と電源正端子に挿
入されたパワートランジスタをオフにし、最後に、モー
タの正転端子と電源負端子に挿入されたパワートランジ
スタをオンにするようにしたため、モータの正転から逆
転の反転時にパワートランジスタに作動タイミングのず
れが生じても過醒流が流れることもなく、従ってパワー
トランジスタの劣化あるいは破壊を防ぐことができる。
第１図は、従来例を示す構成図、第２図は、従来例の動
作説明図、第３図は、本発明の一実施例を示す構成図、
第４図は、本発明の一実施例の動作説明図、第５図は、
ランプキャリッジ速度制御回路の動作説明図であるっ 符号の説明 ｌ・・・制御部、２・・・ランプキャリッジ、３゜３２
・・・直流モータ、４乃至７・・・トランジスタ、８・
・・スイッチ回路、９乃至１２・・・増巾器、１３乃至
１６及び２１乃至２４・・・ＮＡＮＤゲート、１７及び
２８・・・インバータ、１８及び３０・・・論理回路、
２５及び２７・・・遅延回路、２９・・・バッファアン
プ、３１・・・ランプキャリッジ速度制御回路、３３・
・・感光体ドラム、３４及び３７・・・速匿センサ、３
５・・・ＰＬＬ回路、３６・・・分局回路、３８・・・
位相比較器、３９・・・速度ゲイン設定器、４０・・・
ローパスフィルタ加算器、４１・・・三角波発生器、４
２・・・比較器。 特許出願人 富士ゼロックス株式会社 代理人 弁理士 松 原 伸 之 代理人 弁理士 村 木 清 司 代理人 弁理士 平 １）忠 雄 代理人 弁理士 上 島 淳 − 代理人 弁理士 鈴 木 均 第４図 第５図 １右弓Ｓｃ３
作説明図、第３図は、本発明の一実施例を示す構成図、
第４図は、本発明の一実施例の動作説明図、第５図は、
ランプキャリッジ速度制御回路の動作説明図であるっ 符号の説明 ｌ・・・制御部、２・・・ランプキャリッジ、３゜３２
・・・直流モータ、４乃至７・・・トランジスタ、８・
・・スイッチ回路、９乃至１２・・・増巾器、１３乃至
１６及び２１乃至２４・・・ＮＡＮＤゲート、１７及び
２８・・・インバータ、１８及び３０・・・論理回路、
２５及び２７・・・遅延回路、２９・・・バッファアン
プ、３１・・・ランプキャリッジ速度制御回路、３３・
・・感光体ドラム、３４及び３７・・・速匿センサ、３
５・・・ＰＬＬ回路、３６・・・分局回路、３８・・・
位相比較器、３９・・・速度ゲイン設定器、４０・・・
ローパスフィルタ加算器、４１・・・三角波発生器、４
２・・・比較器。 特許出願人 富士ゼロックス株式会社 代理人 弁理士 松 原 伸 之 代理人 弁理士 村 木 清 司 代理人 弁理士 平 １）忠 雄 代理人 弁理士 上 島 淳 − 代理人 弁理士 鈴 木 均 第４図 第５図 １右弓Ｓｃ３
Claims (1)
- モータの正転端子と電源の正および負の端子の間に挿入
された第１および第２のパワートランジスタと、前記モ
ータの逆転端子と電源の正および負の端子の間に挿入さ
れた第３および第４のパワートランジスタを備え、前記
第１および第４のパワートランジスタのオンによって前
記モータを正転させ、前記第３および第２のパワートラ
ンジスタのオンによって前ｄ己モータを逆転させるモー
タ用速度制御装置において、前記モータを正転から逆転
へ反転するとき前記第２および第４のパワートランジス
タにオフ信号を出力し、次いで、第３のパワートランジ
スタにオン信号を出力するとともに第１のパワートラン
ジスタにオフ信号を出力し、最後に、第２のパワートラ
ンジスタにオン信号を出力する制御回路を設けたことを
特徴とするモータ用速度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033999A JPS60180482A (ja) | 1984-02-24 | 1984-02-24 | モ−タ用速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033999A JPS60180482A (ja) | 1984-02-24 | 1984-02-24 | モ−タ用速度制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60180482A true JPS60180482A (ja) | 1985-09-14 |
Family
ID=12402156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59033999A Pending JPS60180482A (ja) | 1984-02-24 | 1984-02-24 | モ−タ用速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180482A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6241664A (ja) * | 1985-08-19 | 1987-02-23 | テルモ株式会社 | 人工透析装置の製造方法 |
| JPS62203579A (ja) * | 1986-02-21 | 1987-09-08 | ユナイテツド テクノロジ−ズ オ−トモ−テイブ インコ−ポレイテツド | 二方向モ−タ駆動回路 |
| JPH0241688A (ja) * | 1988-07-29 | 1990-02-09 | Asmo Co Ltd | 直流モータの正・逆転信号発生回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154378A (ja) * | 1982-03-09 | 1983-09-13 | Japan Servo Co Ltd | 電動機制御回路 |
-
1984
- 1984-02-24 JP JP59033999A patent/JPS60180482A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154378A (ja) * | 1982-03-09 | 1983-09-13 | Japan Servo Co Ltd | 電動機制御回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6241664A (ja) * | 1985-08-19 | 1987-02-23 | テルモ株式会社 | 人工透析装置の製造方法 |
| JPH0121986B2 (ja) * | 1985-08-19 | 1989-04-24 | Terumo Corp | |
| JPS62203579A (ja) * | 1986-02-21 | 1987-09-08 | ユナイテツド テクノロジ−ズ オ−トモ−テイブ インコ−ポレイテツド | 二方向モ−タ駆動回路 |
| JPH0241688A (ja) * | 1988-07-29 | 1990-02-09 | Asmo Co Ltd | 直流モータの正・逆転信号発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3890906B2 (ja) | ブラシレスモータの駆動装置およびそれを使用するモータ | |
| US6518723B2 (en) | H-bridge motor driving circuit | |
| JPH04255489A (ja) | スピンドルモータ駆動回路 | |
| US5184030A (en) | Back bias generating circuit | |
| US4965481A (en) | Drive circuit for vibratory-wave motor | |
| JPS60180482A (ja) | モ−タ用速度制御装置 | |
| JPH07107774A (ja) | ブラシレスモータのロック警報装置 | |
| US4472671A (en) | Inverter startup circuit | |
| JPH1023779A (ja) | 電圧駆動型トランジスタドライブ電源装置 | |
| JPH0449348B2 (ja) | ||
| JP7467908B2 (ja) | モータドライバ制御装置、モータ制御装置、および画像形成装置 | |
| JPH0161032B2 (ja) | ||
| JPH06284745A (ja) | 電源回路 | |
| JPH0124036B2 (ja) | ||
| JPH0378488A (ja) | 直流モータ制御装置 | |
| SU1288880A1 (ru) | Устройство дл управлени электродвигателем посто нного тока | |
| JP2539383B2 (ja) | 直流モ−タのパルス幅変調制御方式 | |
| JPS6111996Y2 (ja) | ||
| JP2004015931A (ja) | ハーフブリッジ形インバータ回路 | |
| CA1213321A (en) | Transistor inverter circuit | |
| JPS63154087A (ja) | モ−タの制御装置 | |
| KR900005096Y1 (ko) | Scr을 이용한 직류모우터 제어회로 | |
| JPS622892A (ja) | モ−タ制御装置 | |
| JP3296915B2 (ja) | モータ速度制御回路 | |
| JPH0467741A (ja) | バイパス切換回路 |