JPS6017544A - 擬似故障発生方式 - Google Patents
擬似故障発生方式Info
- Publication number
- JPS6017544A JPS6017544A JP58125066A JP12506683A JPS6017544A JP S6017544 A JPS6017544 A JP S6017544A JP 58125066 A JP58125066 A JP 58125066A JP 12506683 A JP12506683 A JP 12506683A JP S6017544 A JPS6017544 A JP S6017544A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- event
- pseudo
- fault
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、情報処理システムにおける擬似故障発生方式
に関する。
に関する。
(従来技術)
従来、情報処理システムにおりるこの種の擬似故障発生
方式においては、記憶装置上の贅似故障発生命令を実行
した後、ある時間を経過してから擬似故障を発生させて
いた。したがって、情報処理システムによシ複数のプロ
グラムを同時に実行していると、擬似故障が発生17た
時に擬似故障の発生対象となる装置の状態が、同一擬似
故障であっても擬似故障を挿入するごとに異なシ、擬似
故障を挿入した後の分析や障害処理機能での問題点の調
査などが長引くという欠点があった。
方式においては、記憶装置上の贅似故障発生命令を実行
した後、ある時間を経過してから擬似故障を発生させて
いた。したがって、情報処理システムによシ複数のプロ
グラムを同時に実行していると、擬似故障が発生17た
時に擬似故障の発生対象となる装置の状態が、同一擬似
故障であっても擬似故障を挿入するごとに異なシ、擬似
故障を挿入した後の分析や障害処理機能での問題点の調
査などが長引くという欠点があった。
(発明の目的)
本発明の目的は、擬似故障発生の契機を対象として指定
でき、さらに擬似故障発生箇所も指定できるように構成
することによって故障と擬似故障発生対象装置内の擬似
故障発生時の状態とを特定化できるようにし、同一擬似
故障を反復挿入するときには同一現象が容易に再現でき
るようにして上記欠点を解決した擬似故障挿入方式を提
供することにある。
でき、さらに擬似故障発生箇所も指定できるように構成
することによって故障と擬似故障発生対象装置内の擬似
故障発生時の状態とを特定化できるようにし、同一擬似
故障を反復挿入するときには同一現象が容易に再現でき
るようにして上記欠点を解決した擬似故障挿入方式を提
供することにある。
(発明の構成)
本発明による擬似故障発生方式は、中央処理装置と、中
央処理装置に接続された記憶装置とを具備した情報処理
システムによるものである。
央処理装置に接続された記憶装置とを具備した情報処理
システムによるものである。
本発明において、上記中央処理装置には事象指定レジス
タと、書込み開始検出回路と、論理積回路と、第1およ
び第2の論理和回路と、 EIF選定レジスタと、デコ
ーダと、チェック回路と、エラーインディケータフリッ
プフロップとから成立つ。
タと、書込み開始検出回路と、論理積回路と、第1およ
び第2の論理和回路と、 EIF選定レジスタと、デコ
ーダと、チェック回路と、エラーインディケータフリッ
プフロップとから成立つ。
事象指定レジスタは、故障設定開始の契機となる複数の
事象をビット単位でセットするためのものである。書込
み開始検出回路は、書込み指令による記憶装置への書込
みの開始を検出するためのものである。論理積回路は、
書込みが開始されていて、上記契機となった事象が事象
指定レジスタにセットされているときにセットされた事
象のビットに対応する論理値を出力するためのもので、
複数ビットより成立つ。第1.4の論理和回路は論理積
回路の複数ビットのそれぞれの値の論理和をとるための
ものでめυ、第2の論理和回路はチェック回路により故
障が検出されているとき、EIF選定レジスタの内容に
応じた位置にビット単位で出力を送出するためのもので
ある。ELF選択レジスタは、擬似故障挿入命令によシ
擬似故障挿入位置を指定するためのものである。デコー
ダは・EIF選択レジスタの内容を第1の論理和回路か
らの出力が送出されているときに解肪、するだめのもの
である。チェック回路は、故障を検出するためのもので
ある。エラーインディケータフリップフロップは、第2
の論理和回路に対してビット単位で接続されていて、上
記契機となる事象か、あるいは上記故障かを通知するた
めのものである。
事象をビット単位でセットするためのものである。書込
み開始検出回路は、書込み指令による記憶装置への書込
みの開始を検出するためのものである。論理積回路は、
書込みが開始されていて、上記契機となった事象が事象
指定レジスタにセットされているときにセットされた事
象のビットに対応する論理値を出力するためのもので、
複数ビットより成立つ。第1.4の論理和回路は論理積
回路の複数ビットのそれぞれの値の論理和をとるための
ものでめυ、第2の論理和回路はチェック回路により故
障が検出されているとき、EIF選定レジスタの内容に
応じた位置にビット単位で出力を送出するためのもので
ある。ELF選択レジスタは、擬似故障挿入命令によシ
擬似故障挿入位置を指定するためのものである。デコー
ダは・EIF選択レジスタの内容を第1の論理和回路か
らの出力が送出されているときに解肪、するだめのもの
である。チェック回路は、故障を検出するためのもので
ある。エラーインディケータフリップフロップは、第2
の論理和回路に対してビット単位で接続されていて、上
記契機となる事象か、あるいは上記故障かを通知するた
めのものである。
本発明においては、記憶装置上の擬似故障挿入プログラ
ムが擬似故障発生の契機を指定したときに、事象指定レ
ジスタに対して擬似故障の契機となる事象を示す値がセ
ットされ、上記値により示されている上記事象と同一の
事象がチェック回路から通知されたときには、プログラ
ムによシ内容が書込まれたEIF選定レジスタによって
示さiまた位置に擬似故障を挿入するこJ・ができるよ
うに構成したものである。
ムが擬似故障発生の契機を指定したときに、事象指定レ
ジスタに対して擬似故障の契機となる事象を示す値がセ
ットされ、上記値により示されている上記事象と同一の
事象がチェック回路から通知されたときには、プログラ
ムによシ内容が書込まれたEIF選定レジスタによって
示さiまた位置に擬似故障を挿入するこJ・ができるよ
うに構成したものである。
(実施例)
次に本発明について図面を参照して詳細に説明する。
第1図は、本発明による擬似故障発生方式を実現するた
めのシステム構成の一実施例を示す図である。第1図に
おいて、システムは主記憶装置1と、中央処理装置2と
、磁気ディスク制御装置3と、磁気ディスク装置4とか
ら成立っている。本発明の実施例のシステム構成を示す
第1図において、中央処理装置2け主配憶装置1と磁気
ディスク制御装置3とに接続され、磁気ディスク装置4
は磁気ディスク制御装置3に接続されている。
めのシステム構成の一実施例を示す図である。第1図に
おいて、システムは主記憶装置1と、中央処理装置2と
、磁気ディスク制御装置3と、磁気ディスク装置4とか
ら成立っている。本発明の実施例のシステム構成を示す
第1図において、中央処理装置2け主配憶装置1と磁気
ディスク制御装置3とに接続され、磁気ディスク装置4
は磁気ディスク制御装置3に接続されている。
第2図は、第1図の中央処理装置2の内部のブロック構
成の一実施例を示した図である。第2図において、中央
処理装置2は事象指定レジスタ21と、書込み開始検出
回路22と、論理積回路23と、第1および第2の論理
和回路24.28と、E I F選定1/ジスタ25と
、デ:−1−ダ26と。
成の一実施例を示した図である。第2図において、中央
処理装置2は事象指定レジスタ21と、書込み開始検出
回路22と、論理積回路23と、第1および第2の論理
和回路24.28と、E I F選定1/ジスタ25と
、デ:−1−ダ26と。
チェック回路?7゜!=、エシーインゲイグータノリツ
ブノpツブ29とから成立つa事象指定レジスタ21と
書込み開始検出回路22との出力は論理積回路23′f
t、介してデコーダ26に人力さコ11、エラーインデ
ィケータフリップフロップ(ト: I F )29のl
とめのETF選定レジスタ25に1デコーダ26に接続
されている。また、デコーダ26は第2の論理和回路2
Bを介してニジ−インディクータフリップフロップ29
に接続されている。
ブノpツブ29とから成立つa事象指定レジスタ21と
書込み開始検出回路22との出力は論理積回路23′f
t、介してデコーダ26に人力さコ11、エラーインデ
ィケータフリップフロップ(ト: I F )29のl
とめのETF選定レジスタ25に1デコーダ26に接続
されている。また、デコーダ26は第2の論理和回路2
Bを介してニジ−インディクータフリップフロップ29
に接続されている。
次に、図面を参照しながら本発明の動作について説明す
る。通常の場合には、填1図に示す中央処理装置2をイ
ニシャライズするときには、第2図に示す事象指定レジ
スタ21とEIF選定レジスタ25とにセットされてい
る全ビットの値がOにセットされる。このときにチェッ
ク回路27では実際の故障を検出し、信号線271の出
力の論理値が1しこ寿る。このときに限って信号線28
1の出力の論理値が1となシ、エラーインディケータフ
リップフロップ29の出力が論理値1にセットされる。
る。通常の場合には、填1図に示す中央処理装置2をイ
ニシャライズするときには、第2図に示す事象指定レジ
スタ21とEIF選定レジスタ25とにセットされてい
る全ビットの値がOにセットされる。このときにチェッ
ク回路27では実際の故障を検出し、信号線271の出
力の論理値が1しこ寿る。このときに限って信号線28
1の出力の論理値が1となシ、エラーインディケータフ
リップフロップ29の出力が論理値1にセットされる。
擬似故障が発生したときの動作について以下に説明する
。第1図に示す記憶装置1上の擬似故障挿入プログラム
11が擬似故障挿入命令(図示していない)を実行する
と、上記命令中の事象指定情報が第2図の事象指定レジ
スタ21にセットさり、る。このとき、事象指定レジス
タ21のEVIビットの論理値が1であシ、EV2〜E
V8ビットの論理値が0である。さらに、上記命令の実
行により、第2図に示すEIF選定レジスタ25に擬似
故障位置を表わすデータがセットされる。上記命令を実
行した後、プログラムの制御が第1図に示す擬似故障挿
入プログラム11からモニタ10に移った後、このプロ
グラムの制御は通常のプログラム12に移される。上記
プログラムにより磁気ディスク4上にデータ(図示して
いない)が書込まれるため、制御がモニタ10に移る。
。第1図に示す記憶装置1上の擬似故障挿入プログラム
11が擬似故障挿入命令(図示していない)を実行する
と、上記命令中の事象指定情報が第2図の事象指定レジ
スタ21にセットさり、る。このとき、事象指定レジス
タ21のEVIビットの論理値が1であシ、EV2〜E
V8ビットの論理値が0である。さらに、上記命令の実
行により、第2図に示すEIF選定レジスタ25に擬似
故障位置を表わすデータがセットされる。上記命令を実
行した後、プログラムの制御が第1図に示す擬似故障挿
入プログラム11からモニタ10に移った後、このプロ
グラムの制御は通常のプログラム12に移される。上記
プログラムにより磁気ディスク4上にデータ(図示して
いない)が書込まれるため、制御がモニタ10に移る。
モニタ10ではプログラム12によって指示された上記
データを磁気ディスク装置4に書込むため、書込み指令
(図示していない)が実行される。中央処理装置2が磁
気ディスク制御共@3に対する上記データの書込みを開
始すると、第2図に示す書込み開始検出回路22がデー
タの書込みのみ開始を検出し、信号線221上に論理値
1が出力される。
データを磁気ディスク装置4に書込むため、書込み指令
(図示していない)が実行される。中央処理装置2が磁
気ディスク制御共@3に対する上記データの書込みを開
始すると、第2図に示す書込み開始検出回路22がデー
タの書込みのみ開始を検出し、信号線221上に論理値
1が出力される。
上記の擬似故障挿入命令を実行した後、第2図に示す事
象指定レジスタ21のEV1ビットは論理値1にセット
され、EV2〜EV8ビットは論理値0にセットされて
いるので、事象指定レジスタ21から信号線211への
出力信号は論理値が1となυ、論理積回路23から出力
信号線231上には論理値1が出力される。論理和回路
24から信号線241上への出力は論理値が1となり、
このときにデコーダ26の出力は有効化される。
象指定レジスタ21のEV1ビットは論理値1にセット
され、EV2〜EV8ビットは論理値0にセットされて
いるので、事象指定レジスタ21から信号線211への
出力信号は論理値が1となυ、論理積回路23から出力
信号線231上には論理値1が出力される。論理和回路
24から信号線241上への出力は論理値が1となり、
このときにデコーダ26の出力は有効化される。
上記擬似故障挿入命令によ秒EIF選定レジスタ25に
データがセットされているので、デコーダ26ではEI
F選定レジスタ25から信号線251を介して加えられ
た信号を入力する。このとき、エラーインデイク“−タ
フリップフロップ29を選定するために、信号線261
上のみに論理値1が出力されるものとする。信号線26
1から論理値が1の信号が第2の論理和回路28へ入力
され、このため、第2の論理和回路28でH信@線28
1.上に論理値1を出力し、これによってエラーインデ
ィケータフリップフロップ29の出力には論理値1がセ
ットされる。エラーインディケータフリップフロップ2
9から信号線291への信号り論理値が1となり、第1
図によυ示された情報処理システムの内部では障害処理
機能が動作する。
データがセットされているので、デコーダ26ではEI
F選定レジスタ25から信号線251を介して加えられ
た信号を入力する。このとき、エラーインデイク“−タ
フリップフロップ29を選定するために、信号線261
上のみに論理値1が出力されるものとする。信号線26
1から論理値が1の信号が第2の論理和回路28へ入力
され、このため、第2の論理和回路28でH信@線28
1.上に論理値1を出力し、これによってエラーインデ
ィケータフリップフロップ29の出力には論理値1がセ
ットされる。エラーインディケータフリップフロップ2
9から信号線291への信号り論理値が1となり、第1
図によυ示された情報処理システムの内部では障害処理
機能が動作する。
以上説明したように、本発明によ多情報処理システムで
実行される擬似故障挿入命令によυ、擬似故障の発生位
置は任意に指定することが可能であシ、擬似故障の発生
タイミングも任意事象全契機として決定できるので、擬
似故障による評価を行うときには同一の現象を容易に反
復して生成することが可能となp5 トラブルシュート
のための情報収集が容易になる。また、最初の擬似故障
の挿入によシ検出された障害処理機能に論理ミスがあり
、ば、こil、全修正(7だ後で確認全的確、かつ、容
易に行うこともできる。
実行される擬似故障挿入命令によυ、擬似故障の発生位
置は任意に指定することが可能であシ、擬似故障の発生
タイミングも任意事象全契機として決定できるので、擬
似故障による評価を行うときには同一の現象を容易に反
復して生成することが可能となp5 トラブルシュート
のための情報収集が容易になる。また、最初の擬似故障
の挿入によシ検出された障害処理機能に論理ミスがあり
、ば、こil、全修正(7だ後で確認全的確、かつ、容
易に行うこともできる。
さらに、第2図に示す事象指定レジスタ21に複数の事
象?指定しておき、指定された事象が発生17たときに
擬似故障を発生ケせることも可能である。
象?指定しておき、指定された事象が発生17たときに
擬似故障を発生ケせることも可能である。
(発明の効果)
本発明には以上説明したように、任意の位置に、任意の
事象を契機として擬似故障を挿入することが可能なよう
に、構成しているので、モニタや、通常のプログラム実
行中の故障処理機能などを使って的確に稠度でも同一事
象を中成して評価できるという効果がある。
事象を契機として擬似故障を挿入することが可能なよう
に、構成しているので、モニタや、通常のプログラム実
行中の故障処理機能などを使って的確に稠度でも同一事
象を中成して評価できるという効果がある。
第1図に、本発明によジ生成した情報処理システムの一
実施例の構成を示すブロック図である。 第2図は、第1図に示した中央処理装置の内部において
本発明に関する部分の一実施例分水したブロック図であ
る。 1−−・主記憶装置 2・・・中央処理装置 3−・・磁気ディスク制御装置 4・φ・磁気ディスク装置 10−―・モニタ 11.12瞼・拳プログラム 21・・・事象指定レジスタ 22・・・梅込み開始検出回路 23・・・)倫理積回路 24.28・・・論理和回路 25・・11EIF選定レジスタ 26・・・デコーダ 27・壷−チェック回路 29−・・エラー・インディケータフリップフロップ 211.221,231,241,251,261゜2
71.281,291 ・・・信号線特許出願人 日本
電気株式会社 代理人 弁理士 井 ノ ロ 壽
実施例の構成を示すブロック図である。 第2図は、第1図に示した中央処理装置の内部において
本発明に関する部分の一実施例分水したブロック図であ
る。 1−−・主記憶装置 2・・・中央処理装置 3−・・磁気ディスク制御装置 4・φ・磁気ディスク装置 10−―・モニタ 11.12瞼・拳プログラム 21・・・事象指定レジスタ 22・・・梅込み開始検出回路 23・・・)倫理積回路 24.28・・・論理和回路 25・・11EIF選定レジスタ 26・・・デコーダ 27・壷−チェック回路 29−・・エラー・インディケータフリップフロップ 211.221,231,241,251,261゜2
71.281,291 ・・・信号線特許出願人 日本
電気株式会社 代理人 弁理士 井 ノ ロ 壽
Claims (1)
- 【特許請求の範囲】 中央処理装置と、前記中央処理装置に接続された記憶装
置とを具備した情報処理システムによる擬似故障発生方
式であって、前冒己中央処理装置が擬似故障設定開始の
契機となる複数の事象をビット単位でセットするだめの
事象指定レジスタと。 書込み指令による前記記憶装置への書込みの開始を検出
するための書込み開始検出回路と、前記書込みが開始さ
れて前記契機となった事象が前記事象指定レジスタにセ
ットされているときに、前記セットされた事象のビット
に対応する論理値を出力するための複数のビットより成
る論理積回路と。 前記論理積回路の前記複数ビットのそれぞれの値の論理
和をとるための第1の論理和回路と、擬似故障挿入命令
により擬似故障挿入位置を指定するためのEIF選定レ
ジスタと、前記EIF選定レジスタの内容を前記第1の
論理和回路から出力が送出されているときに解読するた
めのデコーダと。 実際の故障を検出するためのチェック回路と、前記チェ
ック回路によυ前記故障が検出されているときに前記E
IF選定レジスタの内容に応じた位置にビット単位で出
力を送出するだめの第2の論理和回路と、前記第2の論
理和回路に対してビット単位で接続されていて前記契機
となる事象か、あるいVi前前記障かを通知するだめの
エラーインディケータフリップフロップとを備え、前記
記憶装置上の擬似故障挿入プログラムが擬似故障発生の
契機を指定した時点で、前記事象指定レジスタに前記擬
似故障の契機となる事象を示す値がセットされ、前記セ
ットされた値によシ示された前記事象と同一の事象がチ
ェック回路から通知された時には帥配プログラムによシ
内容が書込まれた前記EIF’選定レジスタによ1υ示
された位置に擬似故障を挿入することができるように構
成したことを特徴とする擬似故障発生方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58125066A JPS6017544A (ja) | 1983-07-08 | 1983-07-08 | 擬似故障発生方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58125066A JPS6017544A (ja) | 1983-07-08 | 1983-07-08 | 擬似故障発生方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6017544A true JPS6017544A (ja) | 1985-01-29 |
Family
ID=14900971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58125066A Pending JPS6017544A (ja) | 1983-07-08 | 1983-07-08 | 擬似故障発生方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6017544A (ja) |
-
1983
- 1983-07-08 JP JP58125066A patent/JPS6017544A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6017544A (ja) | 擬似故障発生方式 | |
EP0070184A2 (en) | A method of testing memory | |
CN110399258B (zh) | 一种服务器***的稳定性测试方法、***及装置 | |
JPH0621961B2 (ja) | シ−ケンサの異常診断装置 | |
JP2544536B2 (ja) | メモリ内のデ―タ有無判定方法 | |
JPH01155452A (ja) | データ処理システムの接続確認方式 | |
JPS60254248A (ja) | 擬以故障発生方式 | |
JPS60254247A (ja) | 擬以故障発生方式 | |
JPS60254246A (ja) | 擬以故障発生方式 | |
JPS6111802Y2 (ja) | ||
JPS61815A (ja) | シ−ケンス回路の異常個所発見装置 | |
JPS6261974B2 (ja) | ||
JPH0353654B2 (ja) | ||
JPS6161427B2 (ja) | ||
JPH0253143A (ja) | 擬似障害発生システム | |
JPS6322342B2 (ja) | ||
JPS6220579B2 (ja) | ||
JPH0640282B2 (ja) | プログラマブルコントロ−ラにおけるプログラムの検証方法 | |
JPH081607B2 (ja) | 情報処理システムにおける擬似障害発生方式 | |
JPS6233811B2 (ja) | ||
JPH01134539A (ja) | マイクロプログラムトレース方式 | |
JPS648860B2 (ja) | ||
JPH06139155A (ja) | 記憶装置の診断方法 | |
JPH05128019A (ja) | 入出力システムの動作状態のテスト方法 | |
JPS629937B2 (ja) |