JPH01134539A - マイクロプログラムトレース方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラムの動作試験を行なうための
マイクロプログラムトレース方式に関する。

〔従来の技術〕

従来のマイクロプログラムトレース方式には次のような
ものがある。

（１）マイクロ命令のビット数を拡張して命令の実行法
を表示するビットを設け、一つのマイクロ命令を実行し
たとき、その実行法表示ビットをセットすることにより
、１つの処理中に実行したマイクロ命令を確認する方式
。

（２）テストプログラムが指示する処理を実行した結果
書られるべきデータの期待値を作成し、比試験マイクロ
プログラムでテストプログラムを実際実行したとき得ら
れるデータ値と上述した期待値とを比較する方式。

（３）情報処理装置の主なハードウェアの機能を代替す
るソフトウェアを作成し、そのソフトウェアを簡易な装
置に適用した上で種々の命令を実行させ、１つのステッ
プを実行したときのマイクロプログラムのアドレス、各
種レジスタが保持するデータ、ローカルメモリに格納さ
れるデータなどを実行した全マイクロ命令に対してトレ
ースする方式（シミュレーション方式、）〔発明が解決
しようとする問題点〕 上述した従来のマイクロプログラムトレース方式は、そ
れぞれ以下のような欠点がある。

第１のトレース方式は、実行したマイクロ命令の実行済
表示ビットをセットする方式であるため、実行済表示ビ
ットがセットされている同一マイクロ命令を実行した回
数を判断することができず、２つ以上の試験を連続して
実行すると、各々の試験におけるクイクロプログラムの
動作を判別できない。

第２のトレース方式はテストプログラムを実行した結果
と期待値とを照合することにより動作の正常性を確認す
るものなので、テストプログラムの実行開始から終了ま
でのマイクロプログラムの詳細な動作を確認することが
できない。

第３のトレース方式はソフト的手法を用いたシュミレー
ションによる試験であるため１ステツプ毎の詳細なデー
タを得ることはできるがソフトウェアのステップ数が膨
大なものとなり、１つの処理をシュミレートするのに長
時間かかり、更に、その結果をトレース及び解析するの
にも多くの工数を要する。

〔問題点を解決するための手段〕

本発明のマイクロプログラムトレース方式は。

テストプログラムが指示する試験内容にしたがって、前
記マイクロプログラム内で実行されることが予測される
マイクロ命令の記憶装置内におけるアドレスを、あらか
じめ複数個抽出し、抽出された予測アドレスを記憶して
おき、テストプログラムを起動して試験内容の処理、を
開始し、記憶されている予測アドレスを処理順序が早い
ものから取出して、実行中のマイクロ命令のアドレスと
比較し、予測アドレスと実行中のマイクロ命令のアドレ
スとの一致が検出されると１次の予測アト−レスを取出
して実行中のマイクロ命令と比較し、この比較動作を順
次繰返して全予測アドレスと実行されたマイクロ命令の
アドレスとが一致するか否かを検出することにより、マ
イクロプログラムの動作の正常／異常を判定する。

〔作　用〕

予測アドレスのマイクロ命令がすべて正常な動作シーケ
ンスで実行されるか否かを判定することによりマイクロ
プログラムの動作試験を行なうので、試験結果を即座に
得ることができ、さらに。

従来のシュミレーション法のようなソフトウェア的手法
を用いた試験ではないため工数が、大幅に削減でき、ま
た、複数の処理を連続して試験することが可能となる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のマイクロプログラムトレース方式を実
施するための入出力装置のブロック図、第２図は第１図
の入出力装置が用いられている情報処理システムの構成
を示すブロック図、第３図は第１図の入出力装置におけ
るマイクロプログラムの動作シーケンスの一例を示す図
、第４図は主記憶装置に格納される予測アドレス群の形
式を示す図、第５図は本発明のマイクロプログラムトレ
ース方式の手順を示すフローチャートである。

第２図の情報処理システムは、主記憶装置１７と、ＣＰ
　Ｕ　１Ｂと、主記憶制御装置ｔ１９と、マイクロプロ
グラムの動作の正常性を診断する診断装置２０と、入出
力処理装置２１とで構成されている。なお１本実施例に
おいて入出力装置ということばは、チャネル装置および
チャネル制御装置も含む広い概念として用いる。木実流
側では、入出力装置２１におけるマイクロプログラムの
動作試験について説明する。

入出力装置２１において、マイクロプログラム格納用メ
モリ１には、試験対象であるマイクロプログラムが格納
され、アドレスレジスタ６はマイクロプログラム格納用
メモリｌから読出すマイクロ命令のアドレスを保持し、
マイクロ命令レジスタ２はマイクロプログラム格納用メ
モリｌから読出されたマイクロ命令を保持する。ネクス
トアドレスレジスタ３はマイクロ命令に既述された飛び
先アドレスを保持し、インクリメントアドレスレジスタ
４は演算器７によりインクリメントされたアドレスを保
持し、セレクタ５はネクストアドレスレジスタ３および
インクリメントアドレスレジスタ４が保持するアドレス
のいずれか選択して、アドレスレジスタ６および演算器
７へ送出する。予測アドレス格納用アドレスパー／２ア
１１には、主記憶装置１７から読出された予測アドレス
が格納され、予測アドレスレジスタ１２は予測アドレス
格納用アドレスバッファ１１から読出された予測アドレ
スを保持す、最終予測アドレスレジスタ１３には予測ア
ドレスのうちの最終の予測アドレスが格納される。アド
レスレジスタ８は予測アドレス格納用アドレスバッファ
１１の書込み／読出しアドレスを保持する。比較回路１
０はアドレスレジスタ６の値と予測アドレスレジスタ１
２の値とを比較し、両者が一致したとき演算器９ヘイン
クリメント信号を、アンド回路１５へ一致信号をそれぞ
れ送出する。演算器９は比較回路１０からのインクリメ
ント信号が入力されると、アドレスレジスタ８の値をイ
ンクリメントして、再びアドレスレジスタ８にセットす
る。比較回路１４は予測アドレスレジスタ１２の値と最
終予測アドレスレジスタ１３の値を比較し１両者が一致
したとき一致信号をアンド回路１５へ送出し、アンド回
路１５は比較回路ｌＯおよび１４の出力の論理積をとり
、両比較回路から一致信号が送出されていれば正常シー
ケンス表示フラグ１８をセットする。

次に、マイクロツムログラム格納用メモリｌに格納され
ているマイクロプログラムの動作試験の手順および入出
力装置２１の回路動作を説明する。

マイクロプログラムの動作試験の開始に先立ち、まず１
診断装置２０は、第４図に示すような形式の予測アドレ
ス群２２を作成し、主記憶装置１９を介して主記憶装＠
１７に記憶させる。この予測アドレス群２２は、５つの
イベント（入出力要求３０．コマンド送出４０．データ
転送５０．ステータス報告６０、終了割込７０：これら
のイベントは３０〜７０の順に実行される）からなる被
試験マイクロプログラム中の各イベントを構成するマイ
クロ命令３１〜７ｎのうちから適当なものを複数個抽出
し、その抽出された各マイクロ命令の物理アドレスａ−
ｎを初利潤所が早いもの順に配列して構成され、この順
に主記憶装置１７内に記憶される。

次に、診断装置２０は、テストプログラムを起動するた
めに、入出力装置２１に対して入出力要求を送出する。

入出力処理装置２１はこの要求を受信すると、イベント
３０に対する処理（入出力要求処理）を開始し、まず、
主記憶装置１７に記憶されている予測アドレス群２２を
予測アドレス格納用アドレスバッファ１１に格納し、最
終予測アドレスｎを最終予測アドレスレジスタ１３に格
納する（ステー２ブ１００　）　、この予測アドレス格
納用アドレスバッファ１１への格納に際しては、マイク
ロプログラムの制御によりアドレスレジスタ８は零番地
からアドレス指定を開始し、最終予測アドレス群２２（
ａ〜ｎ）は、零番地から順次格納される。また、予測ア
ドレス群２２の格納が終了すると、アドレスレジスタ８
はクリアされて最初の番地（零番地）をポイントする状
態となる。

次に、入出力装置２１はテストプログラムを実行し、マ
イクロプログラム格納用メモリｌから順次読出され、マ
イクロ命令レジスタ２から送出されるマイクロ命令によ
り、全ハードウェナが制御されて所定の処理が行なわれ
るこのとき、アドレスレジスタ６の値と予測アドレスレ
ジスタ１２の値とが比較回路１０で比較され（ステップ
１０１）、両レジスタ６．１２の値が一致するとインク
リメント＠号および一致信号が発生し、インクリメント
信号一致信号はアンド回路１５、演算器９にそれぞれ送
出され、これを受けてアドレスレジスタ８の値がインク
リメントされる。これにより、予測アドレスレジスタ１
２に次の予測アドレスがセットされる、（ステップ１０
３　）　、これと同時にアドレスレジスタ６の値も更新
され、次のマイクロ命令がマイクロ命令レジスタ２にセ
ットされる。この場合１通常は、演算器７によりインク
リメントされインクリメントアドレスレジスタ４に保持
される値がセレクタ５を介してアドレスレジスタ６にセ
ットされるが、マイクロ命令に飛び先きアドレスが指定
されている場合は、その飛び先きアドレスがれくた５を
介してアドレスレジスタ６にセットされる６以上の動作
が順次繰返されるが、比較回路１４は、予測アドレスレ
ジステ１２の値と最終予測アドレスジスタ１３の値とが
一致するかどうかを検出しくステップ１０２　）　、一
致が検出されると比較回路１４から一致信号が送出され
、比較回路１０および！４から共に一致信号が発生して
いる場合に、アンド回路１５は正常シーケンス表示フラ
グＩＢをオンさせる（ステップ１０４　）　、全マイク
ロ命令の実行が終了したにもかかわらず、予測アドレス
がすべて正常な動作シーケンスで行なわれていない場合
は、誤動作が発生した予測アドレスが予測アドレス１２
中に格納されているので、これを主記憶袋２１１７に記
憶させる（ステップ１０５　）　、診断装置２０は、１
つのテストプログラムの処理が終了した時点で、正常シ
ーケンス表示フラグ１Ｂがオン状態であるか否かをチエ
ツクしくステップｔｏｅ　）　、オン状態であれば正常
メタセージを出力する（ステップ１０７）か、次の入出
力要求を送出し、オフ状態であればエラーメツセージを
表示するとともに主記憶装置１７に記憶された予測アド
レスレジスタ１２の最終値を読出して表示しくステップ
１０８　”）　、動作試験を終了する。

〔発明の効果〕

以上説明したように本発明は、テストプログラムが指示
する試験内容により、被試験マイクロプログラム内で実
行することが予測されるマイクロ命令のアドレスを複数
個抽出し、動作試験を実行すると同時に、実際に予測ア
ドレスのマイクロ命令のすべてが正常なシーケンスで実
行されるか否かを確認し、その結果を診断装置を通して
表示あるいは出力することにより１次の効果がある。

（１）マイクロプログラムの動作シーケンスをトレース
する目的で一つの処理が終了するごとに、実行したマイ
クロ命令のアドレスをトレースする必要がなく、複数の
処理を連続して試験することができる。

（２）実行結果と期待値との照合だけでは確認すること
ができないマイクロプログラムの動作シーケンスの正常
性を診断装置からのエラーメツセージ等により瞬時に判
別することができる。

（３）シミュレーションによるマイクロプログラムの動
作シーケンスの確認に要した多くの工数を削減すること
ができる。

（４）動作試験中にマイクロプログラムの動作が期待し
ていたシーケンスから外れた場合、診断装置が被試験装
置（主記憶装置）から引き取るアドレスを参照すること
により、どこまで正常なシーケンスで作動していたかを
判断することができる。

【図面の簡単な説明】

第１図は本発明のマイクロプログラムトレース方式を実
施するための入出力装置のブロー、り図、第２図は第１
図の入出力装置が用いられている情報処理システムの構
成を示すブロック図、第３図は第１図の入出力装置にお
けるマイクロプログラムの動作シーケンスの一例を示す
図、第４図は主記憶装置に格納される予測アドレス群の
形式を示す図、第５図は本発明のマイクロプログラムト
レース方式の手順を示すフローチャートである。 ｌ・・・・・・・・・マイクロプログラム格納用メモリ
、２・・・・・・・・・マイクロ命令レジスタ、３・・
・・・・・・・ネクストアドレスレジスタ、４・・・・
・・・・・インクリメントアドレスレジスタ、５・・・
・・・・・・セレクタ、 ６．８・・・アドレスレジスタ、 ７．９・・・演算器、 １０．１４・・・比較回路。 １１・・・・・・・・・予測アドレス格納用アドレスバ
ッファ１２・・・・・・・・・予測アドレスレジスタ、
１３・・・・・・・・・最終予測アドレスレジスタ、１
５・・・・・・・・・アンド回路、 １Ｂ・・・・・・・・・正常シーケンス表示フラグ。 １７・・・・・・・・・主記憶装置。 １８・・・・・・・・・ＣＰＵ、 １９・・・・・・・・・主記憶制御装置、２０・・・・
・・・・・診断装置、 ２１・・・・・・・・・入出力処理装置、２２・・・・
・・・・・予測アドレス群。 ３０．４０．５０，８０．７０・・・・・・イベント、
３１〜７ｎ・・・マイクロ命令、 ａＮｎ・・・・・・予測アドレス、 １００〜１０８・・・ステップ。 特許出願人　　日木電気株式会社 代　理　人　　弁理士　内　原　　晋 Ｍ２図

Claims (1)

1. 【特許請求の範囲】 マイクロプログラム制御により動作する情報処理装置上
   でテストプログラムを実行させることにより該マイクロ
   プログラムの動作試験を行なうマイクロプログラムトレ
   ース方式であって、 前記テストプログラムが指示する試験内容にしたがって
   前記マイクロプログラム内で実行されることが予測され
   るマイクロ命令の記憶装置内におけるあどれすを、あら
   かじめ複数個抽出し、抽出された予測アドレスを記憶し
   ておき、テストプログラムを起動して試験内容の処理を
   開始し、記憶されている予測アドレスを処理順序が早い
   ものから取出して実行中のマイクロ命令のアドレスと比
   較し、予測アドレスと実行中のマイクロ命令のアドレス
   との一致が検出されると、次の予測アドレスを取出して
   実行中のマイクロ命令と比較し、この比較動作を順次繰
   返して全予測アドレスと実行されたマイクロ命令のアド
   レスとが一致するか否かを検出することにより、マイク
   ロプログラムの動作の正常／異常を判定するマイクロプ
   ログラムトレース方式。