JPS60161655A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体装置技術さらにはプリント基板など
に実装されて使用される半導体装置に適用して特に有効
な技術に関するもので、たとえば、論理用Ｃ−ＭＯＳ半
導体集積回路装置に利用して有効な技術に関するもので
ある。

〔背景技術〕

例えば論理用Ｃ−ＭＯ８論理半導体集積回路装置などは
、そのほとんどが他の半導体集積回路装置とともにプリ
ント回路基板に実装された状態で使用される。第１図は
多数の半導体集積回路装置ＩＣが実装されたプリント回
路基板ＰＣの一例を示す。同図に示すプリント回路基板
ＰＣに実装された多数の半導体集積回路装置ＩＣは、そ
の基板゛ＰＣに成された共通電源ラインＬ１および共通
接地ラインＬ２を介して電源Ｖｃｃおよび接地電位ＧＮ
Ｄに接続されるようになっている。

ところで、上述のようにプリント回路基板ＰＣなどに半
導体築城回路装置ＩＣを実装し使用する場合は、各半導
体集積回路装置ＩＣの電源端子と接地端子との間にそれ
ぞれバイパスコンデンサＣＰを並列に挿入しなければな
らない。これは、半導体集積回路装置ＩＣ間における干
渉防止いわゆるデカップリング、電源ラインＬ２に乗っ
てくる高周波ノイズの侵入防止、あるいは半導体集積回
路装置ＩＣからの高周波ノイズの漏洩防止などのためで
あって、そのバイパスコンデンサＣＰがないと、発振な
どの動作不安定あるいは誤動作の原因となる。従って、
半導体集積回路装置ＩＣをプリント回路基板Ｐ’Ｃなど
に実装して使用する場合は、上記バイパスコンデンサＣ
Ｐも必が実装しなげおばならないという問題点があった
。

しかしながら、上記バイパスコンデンサＣＰは、各半導
体集積回路装置ＩＣごとにそれぞれ実装しなければ効果
がなく、このため少なくとも半導体集積回路装置ＩＣの
数と同じ数のバイパスコンデンサＣＰを実装しなければ
ならない、という問題点があった。

他方、動作速度および集積密度が共に高くなってきた近
年の半導体集積回路装置は、一般にノイズに対して敏感
になっており、また発生するノイズの周波数領域も従前
のものに比べると大幅に高くなっている。このため、た
とえ個々の半導体集積回路装置ごとにバイパスコンデン
サを実装したとしても、そのバイパスコンデンサから半
導体集積回路装置の内部回路に至るまでの間の電源供給
ラインから侵入するノイズによって生じる動作不安定や
誤動作、あるいはその間の電源供給ラインから放射され
る高周波ノイズが無視できなくなってきた。つまり、上
述したごときバイパスコンデンサＣＰによって十分なノ
イズ防止効果を得ることが難しくなってきた。このよう
な問題点があることが本発明者によりあきらかとされた
。

この発明は以上のような問題に着目してなされたもので
ある。

〔発明の目的〕

この発明の目的は、プリント回路基板などに実装されて
使用される半導体集積回路装置の耐ノイズ性能を確実に
強化することができ、また半導体集積回路装置と共に実
装されていたバイパスコンデンサを省略あるいは削減す
ることもできるようにした技術を提供するものである。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、ノイズ防止用のバイパスコンデンサの一部も
しくは全体を半導集積回路装置に形成することにより１
．プリント回路基板などに実装されて使用される半導体
集積回路装置の耐ノイズ性能を確実に強化することがで
き、また半導体集積回路装置と共に実装されていたバイ
パスコンデンサを省略あるいは削減することもできるよ
うにする、という目的を達成するものである。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。

なお、図面において同一あるいは相当する部分は同一符
号で示す。

先ず、第２図はこの発明の実施例による半導集積回路装
置ＩＣの全体の構成を示す。同図に示す半導体集積回路
装置ＩＣは、プリント回路基板などに実装されて使用さ
れるものであって、注目すべきは、半導体集積回路装置
内部における電源端子パッドＰｉ、Ｐ２と内部回路１０
０との間の電源供給ラインＬＯに沿う部分°に容量ＣＰ
Ｉを形成し、この容量ＣＰＩにバイパスコンデンサとし
ての機能の少なくとも一部を受持たせるようにしたこと
である。ここで、上記端子パッドＰＩ、Ｐ２は半導体集
積回路装置ＩＣが形成される半導体基板１０に形成され
たものであって、この端子パッドＰｉ、Ｐ２は、半導体
集積回路装置ＩＣのパッケージに設れらけた端子ピンを
介してプリント回路基板の共通電源ラインＬ１および共
通接地ライン１２に接続されることにより、電源Ｖｃｅ
および接地電位ＧＮＤに接続される。さらに注目すべき
は、上記容量ｃｐｉとしては、半導体板１０に形成され
たＭＯＳ容量あるいは接合容量が利用されるということ
である。

第３図に上記半導体集積回路装置ＩＣの要部を示す。同
図に示すように、上記容量ＣＰＩは、半導体集積回路装
置ＩＣが形成される半導体基板ｌＯに形成する。同図に
示す容量ｃｐｉは半導体集積回路装置内部の電源供給ラ
インＬｏと半導体基板１０との間に形成される。この実
施例では、ＩＩ−半導体基板ＩＯを使用しているため、
上記容量ＣＰ１の一方の極をなす半導体基板１０が正側
電源Ｖｃｃに、またその他方の極をなす電源供給ライン
Ｌｏが接地電位ＧＮＤにそれぞれ接続されるようになっ
ている。同図において特徴的なことは、上記電源供給ラ
インＬＯに沿った部分の表面酸化膜２２が選択的に薄く
形成され、またその下の半導体伴板１０にｎ＋型型数散
層３０選択形成しておくことにより、電源ラインＬＯと
半導体伴板１０との間に、少なくともバイパスコンデン
サの一部として機能する容量ＣＰ１が形成されていると
いうことである。

なお、■＋型型数散層３０直列寄生抵抗を低くするため
のものであって、省略してもよい。

さて、上記した半導体集積回路装置ＩＣでは、第２図に
示すように、・上記容１ｃＰ１がバイパスコンデンサと
して機能することにより、先ず、該容量ＣＰ１が形成さ
れた位置よりも外側からのノイズについては、該容量Ｃ
Ｐｌによってバイパスコンデンサすることにより半導体
集積回路装置■Ｃの内部回路１００に影響を及ぼさない
レベルまで減衰させることができる。次に、その容量Ｃ
ｌ）１を半導体集積回路装置ＩＣの半導体基板１０に形
成したことにより、その容量ＣＰ１の等測的な接続位置
から上記内部回路１’　００に至るまでの間の距離ｄを
非常に短くすることができる。つまり、ノイズを拾うア
ンテナ部分の実効長を著しく短くすることができる。こ
れにより、その内部回路１００に直接侵入するノイズは
その極く短い距離ｄの間でしかも侵入することができず
、従ってその直接侵入するノイズについては、はとんど
無視できるほどに確認に抑制することができる。同様に
、半導体集積回路装置ＩＣの内部回路１００かに発生す
るノイズを放射させるアンテナの実効長も非常に短くな
り、これにより半導体集積回路装置ＩＣからのノイズ放
射も非常′に効果的に抑制されるようになる。

以上により、プリント回路基板などに実装されて使用さ
れる半導体集積回路装置の耐ノイズ性能を確実に強化す
ることができ、また半導体集積回路装置と共に実装され
ていたバイパスコンデンサを省略あるいは削減すること
もできる、という効果が得られる。

次に、上述した容量を他の回路素子と共に半導体基板に
形成する方法の一実施例を示す。

第４図から第１１図までは、Ｃ−ＭＯ８論理回路が形成
される半導体集積回路装置にて上記容量ＣＰＩを形成す
る方法の一実施例をその工程順に示したものである。以
下、その工程を各図ごどに説明する。

先ず第４図はこの発明の実施例による半導体集積回路装
置を形成するために使用される半導体基板１０を示す。

半導体基板１０としてはｎ−型単結晶シリコン基板が使
用される。ここでは、上記基板１０にウェルを形成する
ために、酸化膜１２およびフォ１〜レジスト１４をマス
クとして、ホウ素Ｂ＋などのｐ型導電不純物を選択的に
打込む。

旨５図は第４図に示した半導体基板１ｏを熱処理するこ
とによりＰ−型ウェル１６を引伸し拡散させた状態を示
す。

第６図は第５図に示した半導体基板１０にろコスによる
厚い酸化膜２０を形成した状態を示す。

この厚い酸化膜２０は、素子形成領域ａｌ、ａ２゜ａ３
．ａ４以外の部分に形成される。

なお、図示を省略するが、この厚い酸化膜２０のバード
ビーク付近の下側面にはチャンネルストッパーとしての
ｐ型層があらかじめ薄く形成される。

第７図は第６図に示した半導体基板１０に多結晶シリコ
ン層２４を選択形成した状態を示す。この多結晶シリコ
ン層２４は、半導体基板１０上の素子形成領域にそれぞ
れ薄い酸化膜２２を形成した後に形成される。また、そ
の多結晶シリコン層２４は、一旦全面にデポジションさ
れた後、パターニングエッチされたものである。ここで
形成した多結晶シリコン層２４は、Ｃ−ＭＯ８電界効果
トランジスタのゲー１へおよび後述する容量の一方の電
極となるものである。また、上記薄い酸化膜２２は、Ｍ
Ｏ３電界効果トランジスタのグー１−酸化膜および後述
する容量の電極間誘電体となるものである。

第８図は第７図に示した半導体基板１０の領域ａ２にｐ
′″型拡散拡散層２６択形成した状態を示す。このｐ１
１型拡散２６はＰチャネルＭＯ８電界効果トランジスタ
のソース・ドレイン領域となるものである。

第９図は第８図に示した半導体基板１０の領域ａ１．ａ
４にｎ１型拡散層２８．３０を選択形成した状態を示す
。領域ａ１に形成された拡散層２８はｎチャネルＭＯ８
電界効果トランジスタのソース・ドレイン領域となるも
のである。また、領域ａ４に形成された拡散層３０は後
述する容量の他方の電極取出し部となるものである。

第１０図は第９図に示した半導体基板１０にＰＳＧ（リ
ン・シリケート・ガラス）などによるパッペーション膜
３２を形成した状態を示す。この膜３２には、電極取出
しのためのコンタクト・ホールＴＨが開孔される。

第１１図は第１０図に示した半導体基板１０に電極およ
び配線を形成するためのアルミニウム層３４選択的に形
成した状態を示す。この層３４は一旦全面に蒸着された
後、パターンニングエッチされることにより形成された
ものである。これにより、領域ａｌ、ａ２にＣ−ＭＯ８
電界効果トランジスタＱｎ、Ｑｐが形成される。また、
領域ａ３にて、多結晶シリコン２２を一方の電極とし、
またｎ−型半導体基板ＩＯを他方の電極し、さらにその
間の薄い酸化膜２２を誘電体とする容量ＣＰＩが形成さ
れる。一方の電極は上記アルミニウム層３４によって、
また他方の電極は領域ａ４のｎ＋型型数散層３０よびア
ルミニウム層３４を介してそれぞれ外部へ取出される。

ここで、特徴的なことは、容量ＣＰＩの一方の電極を取
出すアルミニウム層３４は電源供給ラインＬｏの一部を
なすものであって、接地電位ＧＮＤに接続されさらに、
容量ＣＰＩの他方の電極となる半導体基板１０はアルミ
ニウム層３４を介して正側電源Ｖｃｃに接続されている
ということである。これにより、上記容量ｃｐｉは、半
導体集積回路装置ＩＣの内部にて、その電源供給ライン
Ｌｏに並列に接続するバイパスコンデンサとして機能す
るようになっている。

〔効果〕

（１）半導体集積回路装置内部における電源端子と内部
回路との間の電源供給ラインに沿う部分に容量を形成し
、この容量にバイパスコンデンサとしての機能の少なく
とも一部を受持たせるようにしたことにより、プリント
回路基板などに実装されて使用される半導体集積回路装
置の耐ノイズ性能を確実に強化することができ、信頼性
が向上するという効果が得られる。

（２）また、半導体集積回路装置と共に実装されていた
バイパスコンデンサを省略あるいは消滅することができ
、高密度実装が可能となる。という効果も得られる。

（３）（２）よりプリント回路基板の小型化が達成でき
る。

（４）（３）より、コストの低減が計れる。

以上本発明者によってなされた発明を実施例にもとすき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記容量Ｃ
ＰＩは接合容量であってもよい。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である論理用Ｃ−ＭＯ８半
導体集積回路装置の電源ノイズ防止技術に適用した場合
について説明したが、それに限定されるものではなく、
例えば、アナログ用半導体集積回路装置における電源ノ
イズ防止技術などにも適用できる。

【図面の簡単な説明】

第１図はこの発明以前の半導体集積回路装置の実装状態
の一例を示す平画図、 第２図はこの発明の実施例による半導体集積回路装置の
全体の構成を示す図。 第３図はこの発明による半導体集積回路装置の要部一実
施例を示す断面図、 第４図はこの発明の実施例による半導体集積回路装置を
形成するために使用される半導体基板を示す断面図、 第５図は第４図に示した半導体基板にＰ−型ウィルを形
成した状態を示す断面図、 第６図は第５図に示した半導体基板にロコスによる厚い
酸化膜を形成した状態を示す断面図、第７図は第６図に
示した半導体基板に多結晶シリコン層を選択形成した状
態を示す断面図、第８図は第７図に示した半導体基板Ｐ
＋型拡散層を選択形成した状態を示す断面図、 第９図は第８図に示した半導体基板にｒｌ“型拡散層を
選択形成した状態を示す断面図、第１０図は第９図に示
した半導体基板にパシベーション膜を形成した状態を示
す断面図、第１Ｉ図は第１０図に示した半導体基板に電
極および配線を形成することにより完成された半導体集
積回路装置の要部を示す断面図である。 Ｖｃｃ・・・正側電源、ＧＮＤ・・・共通接地電位、Ｐ
Ｃ・・・プリント回路基板、Ｌｌ・・・電源ライン、Ｌ
２・・・接地ライン、ＩＣ・・・半導体集積回路装置、
ｃｐ・・・バイパスコンデンサ、Ｌｏ・・・電源供給ラ
イン、１０・・・ｎ−型半導体基板、２０・・・厚い酸
化膜、２２・・・薄い酸化膜、３０・・・ｎ３型拡散層
、ｌｏ。 ・・・内部回路、１２・・・表面酸化膜、１４・・・フ
ォトレジスト、１６・・・ｎ−型ウェル、ａ１〜ａ４・
・・素子形成領域、２４・・・多結晶シリコン層、２６
・・・Ｐ１１型拡散、２８・・・ｎ＋型抵拡散層３２・
・・パシベーション膜、３４・・・アルミニウム層、Ｑ
ｐ、Ｑｎ・・・ＭＯ８電界効果トランジスタ、ＣＰＩ・
・・容量。 第　１　図 第２図 ／／ 第　３　図 ２ 第　４　図 Ｂ＋ 第　５　図 第　６　図 −′″づ一一″＝−“′１　■“′ｉ 第　７　図 ／ｆ　／Ｕ

Claims (1)

1. 【特許請求の範囲】 １、半導体装置内部における電源端子と内部回路との間
   の電源供給うインにに沿う部分に容量を形成し、この容
   量にバイパスコンデンサとしての機能の少なくとも一部
   を受持たせるようにしたことを特徴とする半導体装置。 ２、上記半導体装置が形成される半導体基板が上記容量
   の一方の極をなすことを特徴とする特許請求の範囲第１
   項記載の半導体装置。