JPS6015708A - ストア−ド・プログラム式制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、サイクリックに走るプログラムを有するスト
アード・プログラム式制御装置であって、少なくとも ａ）オペレーティング・−／ステムおよびワード命令を
処理するだめのワードプロセッサと、ｂ）　２値論理粕
合命令全処理するためのビットプロセッサと、 Ｃ）　ニーｆ−プログラム・メモｌハ　オペレーティン
グ・／ステム・メモリおよび２値プロセス写像４ン１４
するデータ・メモリと を含んでいるストアード・プログラム式制御装置に関す
る。

〔従来技術とその問題点〕

ストアード・プログラム式制餌ｊ装置はたとえば雑誌Ｓ
ｉｅｍｅｎｓ　Ｚｅｉｔｓｃｈｒｉｆｔ　’Ｅｎｅｒｇ
ｉｅｔｅｃｈ−ｎｉｋ’１９７９年、第２号、＄４３〜
４．７頁または第４号、第１３６〜１３９頁またはヨー
ロッパ特許明細嘗第１ｏＪ７ｏ号明細帯および米国特許
第３９２１１４６号または第８０４２１５８号明細嘗に
詳細に記載されている。

冒頭に記載した桶類の便利なストアード・プログラム式
制御装置は１ビット幅のデータの論理演算全実行するこ
ともワード幅のデータを有する複雑な機能、たとえば算
術機能、データ転送、時間形成などを実行することも可
能でなければ７１ｉ：しない。

従って、ストアード・プログラム式制御装置の枠Ｐりに
マルチプロセッサ・システムヲｌｔｌい、２値命令の実
行は別の高速のビットプロセッサに安ねられ、それに対
して比較的低速のワードプロセッサは複雑な機能を実行
し得るようにすることは有利である（たとえば雑誌Ｓｉ
ｅｍｅｎｓ　−Ｚｅｉｔｓｃｈｒｉｆｔ’Ｅｎｅｒｇｉ
ｅｔｅｃｈｎｉｋ’　１９８０年、第９号、第３６１貞
参照）。

ストアード・プログラム式制＠ｌ装置の性能の重要な尺
度は命令スループット、ここではｔ痔にビット・プロセ
ッサの命令スループットである。

〔発明の目的〕

本発明の目的は、ビットプロセッサの命令スループット
を関めることである。

〔発明の要点〕

この目的は本発明によれば、冒頭に記載した種部のスト
アード・プログラム式制御装置において、ビットプロセ
ッサが１つの別のバスを介してデータ・メモリへのアク
セスのもとに命令実行部分内の１つの現在の２値論理結
合冷令を処理する際にそれと平行して次回のユーザー命
令に楓するワードをもう１つの別のバスを介してユーザ
ープログラム・メモリから取出し、また先行の命令の実
行後直ちにそれに続く命令実行の用意を整えていること
を特徴とするストアード・プログラム式制御装置により
達成される。

すなわち、命令スルーグツトを高めるため、命令のロー
ドと先行の命令の実行とか平行して進められる。ビット
プロセッサが実行する命令は複雑さがわずかであシ、従
ってまた命令デコーディングおよび内部命令実行に要す
る時間がわずかであるから、メモリアクセス時間が決定
的因子であり、この理由からビットプロセッサのユーザ
ープログラム・メモリおよびデータ・メモリか別々のバ
ス・システムを介して連結されている。

ビットプロセッサは命令分類の際に１つのワード命令を
認識すると、待機状態に枝打し、ワードプロセッサに対
してワード命令勿示Ｔ情慢を・供給する。

制御ＪＡ置とプロセス周辺ならひにプログラミングおよ
びテスト装置との通信ｎ、ワードプロセッサを介して行
なわれるので、すなわちワードグロセソサは外部から入
来する非同期事象を処理しなければならないので、ワー
ドプロセッサはビットプロセッサ全あたかもプログラマ
ブル周辺モジュールのように制御する。すなわち、その
始動および停止、その命令アドレス・レジスタの操作な
どが可能である。ワードプロセッサからビットプロセッ
サの制御および状態セルへのアクセスは、ビットプロセ
ッサが命令をロードしかつ実行するときにも実付勇能で
なければならないので、ビットプロセッサに対して第３
のバス接続、すなわちワードプロセッサ・バスへのバス
接続も必要である。

〔発明の実施例〕

以ｒ１図面に示されている実施例により本発明全一層詳
細に説明する。

ユーザープログラムは、書込み／読出しメモリとしてま
た〜二単に胱出しメモリとして悄成芒れていてよいユー
ザープログラム・メモｌ）５’／）なかに格納されてい
る。このメモリは／ことえば２１６　Ｘ　Ｂビットに編
成されていてよく、まノζ１Ｇのアドレス？腺および８
つのデータ線ならびに市１１何１線を介して駆動され得
る。

処理すべきデータ、すなわちプロセス写像は書込み／読
出しメモリとして構成されたデータ・メモリ６のなかに
格蛸されている。このデータ・メモ１Ｊ６ｉ−１，たと
えば２　×８ピット幅に編成されている。ワードプロセ
ッサ、一般に標準マイクロプロセッサは下記の課題を■
する。

一ビツトプロセッサのオペレーション・ストック内に含
まれていないユーザープログラム内の特殊命令の処理（
フード命令）；これにはたとえば数および時間セルの処
理が属する。

−ユーザープログラム・メモリからのプログラムおよび
ビットプロセッサのデータ・メモリからのデータの１一
つのプログラミングおよびテスト装置からの、１だそれ
への伝達、 一データ・メモリからのデータのプロセス川辺からの、
またそれへり転送（プロセス写像Ｑつ人出力）、 一診断およびサービス機能。

第１図かられかるように、ワードプロセッサ２は周辺バ
ス２１を介してプロセス人出カモジュール１に接続され
ており、また内部システムノ（ス２２（ワードプロセッ
サ・バス）を介してオペレーション・システム・メモリ
４に、またさらにデータ・セレクタ８ケ弁してユーザー
プロクラム・メモリ５およびプロセス写像を有するデー
タ・メモリ６に接続′５ｊ能である。同一のノくス２２
にはビットプロセッサ３も接続可能であり、これは同性
のノ（ス３１および３２を介してまたデータ・セレクタ
８を弁して専らユーザープログラム・メモリ５およびプ
ロセス写像をＭするデータ・メモリ６にアクセスする。

周辺とのトラヒックは常にワードプロセッサ２を介して
行なわれる。すなわち、ワードプロセッサ２がサイクル
境界においてプロセスからのすべての人力情報の状級を
内部データ・メモリ６のなかに格納し、かつ論理結合に
より得られたデータ・メモリ６の出力１ｇ号をサイクル
終端においてプロセス周辺に伝達する。すなわち、７゜
ログラムの進行の間は、直接にプロセス周辺ｔ７）　ｌ
ｉ有のイ百号によってではなく、データ・メモ１ノロ内
の内部プロセス写像によって作動が打なわれる。

ビットオペレーションまだはワートメーペレーンヨンに
関する命令は１つの特殊なプログラム言ｄ吾にコード化
されて、ユーザープログラム・メモ１ノ５内に格納きれ
ている。これらの命令はビットプロセッサ３により直接
に、またワードプロセッサＷ−２により特定のルーチン
内で処理される。

これらのプログラム部分およびその他のオペレーティン
グ・システム・ルーチ／はワード９ノ”ロセッサ２のオ
ペレーティング・システム・メモＩＪ　４のなかに、使
用きれるマイクログロセツ′Ｖ−の言船で格納されてい
る。

」＝記のシステムの能力の重要な規範は命令スル−プッ
トである。従って、両プロセツ旬−の迅２ネ々結合およ
びピットプロセツナ内の迅速な命令処理が荷に重要であ
る。

前記のように、通常はユーザープログラム・メモｌＪ内
の命令はビットプロセッサ自体により実行される。しか
し、命令の一部分一：ワードプロセツナに伝達されなけ
ればならない。

１つの２値論理結合命令はたとえば８ピツトまでの３つ
のワードから成っている。

ビットプロセッサ３は、ユーザー・メモリ内の１つのワ
ードを指し示す１つの命令アドレスレジスタを用いてい
る。１つの命令を実行するため３つの相続ぐワードがビ
ットプロセツザ内ニロードされる。１つの完全な命令が
ビットプロセッサ内に位置すると、その命令が直接に実
行され、その際にデータ・メモリ６へのアクセスが行な
われ、もしくはその命令がワードプロセッサ２に伝達さ
れる。

そのために必要なビットプロセッサの憐造が第２図に示
されている。この図かられかるように、命令の内部処理
は平２行して作動する複数のセグメントにより実行され
る。

命令アドレスレジスタを有する命令取出しセグメント１
ｊは命令取出し制御部１５９）　Ｈｉ制御命令に応じて
連続的にメモリ胎をユーザープログラム・メモリ５から
データ・セレクタ８を介してビットプロセッサ３の命令
メモリおよび糸目立てセグメント］２内にロードする。

セグメント１１が命令をロードする間、命令実行セグメ
ント１３内では先行の命令がＭＴたな命令のロードに関
係なくバス３２を介してデータ・メモリ６へのアクセス
のもとに実行される。

すなわち、隔てられた画バス３１および３２（弓−命令
取出しおよび命令実行が互いに無関係に行なわれること
を可能にする。

前記のように、セグメント１２．づ：複数のメモリワー
ドから１つの命令ワードを組立てる。このような１つの
命令が組立てられると、それは直ちに命令実行セグメン
ト１３例伝達される。同時に、命令実行セグメント↑３
の進行制御部Ｊ６がスタートせしめられる。命令実１′
テセグメント１３がいま命令を処理し、その際にこのセ
グメントはデータ準備セグメント１４を介してデータ・
メモリ６内のデータにアクセスする。データはデータ・
メモリ内に８ビツトまでのワードで記憶されている。

そのｌｌ＠は一般にワードプロセッサのデータバス幅に
相当している。この幅は、プロセス周辺からのまだそれ
へのデータ転送を十分に迅速にするため、できるかき゛
り犬きく選定されるべきである。なぜならば、この場合
比較的遅い伝送チャネルが用いられるからである。しか
し、ビットプロセッサからのデータはビットごとに取扱
われるので、１つの１副別ビツトの各書込み過程で先ず
１つのワードがデータ・メモリ６から読出され、ビット
プロセッサのなかで変更され、続いて再びデータ・メモ
リ６のなかに書込まれなければならない。この課題は、
命令のインデックシングすなわちデータ・メモリ・アド
レスの可能な置換をも課題としているデータ準備セグメ
ント１４により実行される。

命令組立てセグメント１２に対応づけられているプリデ
コーダ１７が、命令が２値論理結合命令ではなくワード
命令であることｆ？Ｘ識すると、スタート・ストップ制
御部１８を介してビットプロセッサは停止される。ワー
ド命令は直接にワードプロセッサに伝達されるのではな
く、オペレーション・システム・メモリ内の特定のワー
ドプロセッサ・オペレーションに対応づけられているプ
ログラム部分に対する入口点としての役割をする。

そのために、命令組立てセグメント１２により現在のワ
ード命令に応じて制御されるメ七ＵｍｌＪ’ｆ１ＭＪ部
２５が設けられており、この命令制帥部がワードオペレ
ーションのコードから、対応づけられているメモリ２３
の特定のメモリセルに対するアドレス指定成する。賜金
によってはビットプロセッサ３の外（１１１１に位置し
ていてもよいこのメモ１）２３ｉｌ″Ｉ。

ワードプロセッサにより連続的に間合わされる。

ワードプロセッサはメモリ２３のアドレス指定されたメ
モリセルのもとに、ワード命令の実行のために必要なプ
ログラム部分の入口点を見い出す。

このようにして、ワードオペレーションの固定の命令コ
ードにおいて、対応づけられているプログラム部分への
入口点が可変に保たれ得るようにすることができる。

メモリ２３は場合によっては省略され得る。この場合に
は、この部分はプログラムメモリ内の１つのデータブロ
ックにより置換され、そのなかでテーブルルックアップ
法により入口点がめられる。最も簡単な場合には、人口
点り：直接にメモリ制御部２５の出力データから算術お
よび論理演算によっても決定され得る。

マツチング部２６を介してワードプロセッサ・バス２２
と接続されておシ自立的に１つのプログラムラ処理する
ビットプロセラ“リ−はワードプロセッサ・バスを介し
てワードプロセッサにより１つの周辺モジュールのよう
に取扱われ得る。たとえば、１つの制（財）入力部１９
を介してワードプロセッサの内部状態が制御され、たと
えばスタートストップ、まだ１つの状態°入力部２０を
介してワードプロセッサの内部状態が間合わをれる。さ
らに、ビットプロセッサのなおいくつかの内部レジスタ
、たとえば命令アドレス・レジスタおよび２値レジスタ
がワードプロセッサから処理用能である。マツチング部
２６を弁して行なわれるこれらの介入可能性（・よ矢印
２４・によシ示されている。

【図面の簡単な説明】

第１図は本発明のストアード・プログラム式割血ｌ装置
の原理接続図、第２図はそのビット・プロセッサの詳細
を示す図である。 ■・・・入出力部、２・・ワードプロセッサ、３・ビッ
トプロセッサ、４・・・オペレーティング・システム・
メモ１ハ５・・・ニー！−プログラム・メモ１ハロ・・
データ・メモＩハ　８・・・データ・セレクタ、１１・
・・命令取出しセグメント、１２・・・命令メモリおよ
び組立てセグメント、１３・・命令実行セグメント、１
４・・・データ準備セグメント、１５・・・命令取出し
制御部、１６・・・進行ｔｂｌＪ御部、１７・・・プリ
デコーダ、１８・・・スタートストップ制御部、１９・
・制御入力部、２０・・・状態入力部、２１．２２・・
・バス、２３・・・メモリ、２４・・・介入、２５・・
・メモリ制御部、２６・・・マツチングｍ、　３１．　
３２・・・バス。

Claims (1)

1. 【特許請求の範囲】 １）サイクリックに走るプログラムを有するストアード
   ・プログラム式市り側１装置であって、令を処理するた
   めのワードプロセッサと、ｂ）　２値論理結合命令紮処
   理するだめのビットプロセッサと、 Ｃ）　ユーザープログラム・メモ１ハ　オペレーティン
   グ・システム・メモリおよび２値プロセス写１象を有す
   るデータ・メモリとを含むものにおいて、 ｄ）ビットプロセッサが１つの別のバスを弁してデータ
   ・メモリへのアクセスのもとに命令実何部分内Ｕ、）１
   つり現仕の２値論理結合命令ケ処理する際にそれと平行
   して次回のユーザー命令に属するワードをもう１つの別
   のバスを介してユーザープログラム・メモリから取出し
   、また先行の命令の実何債直ちにそれに続く命令実行υ
   用意を蛍えている ことケ特徴とするストアード・プログラム式％式％ ２）％肝請求の本Ｉ！、１弟１ｆｔ４記載のストアード
   ・プログラム式制御装置において、命令公知の際に認識
   されたワード命令がスタート・ストップＩ！ｌ！ｌ路勿
   介してビットプロセッサｆｆ：Ｓ止をせ、かつワードプ
   ロセッサに対してワード命令を示す情報を供給すること
   をｔｈｅとするストアード・プログラム式市１１ｉ８１
   装置。 ：３）特許請求の転回４１瑣ｍｌ載のストアード・プロ
   グラム式制御装置において、スタート・グラム式ｆｌ＋
   制御装置。 ４）％許請求の範囲ｆＭ　！　ＪＪ４記載のストアード
   ・プログラム式制御装置において、ビットプロセッサの
   内部レジスタがワードプロセッサによりワードプロセッ
   サ・バス孕介して畳込みおよび胱出し可ＫＦ２であるこ
   とを特徴とするストアード・プログラム式＋ｌ＋ｌｌ　
   Ｎ装置。