JPS6015167A - Control signal generator - Google Patents

Abstract

PURPOSE:To provide a control signal generator which can generate signal pulse with time width of fraction of one period of signal pulse generated from an encoder to perform phase detection of a moving body. CONSTITUTION:A signal generator generates signal based on pulse signal from an encoder to perform phase detection of carrying (moving body) of a printer, for example, with time width being a half or a third of one period of the pulse and performs ink jet and recording at high density corresponding to the signal. Control pulse train is obtained using pulse signals bn-1', bn', ... from the encoder and pulses fn-2', fn-1', fn' which are generated when down counter performs down count into zero based on clock signal value counted by up counter and divided into 1/2 period using clock signal being not divided.

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、物体の位置を検出する検出手段、例えばプリ
ンタの印字位置の検出に用いられるエンコーダからの出
力パルスを用いて制御対象に加えられる制御信号を発生
させる制御信号発生装置に関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a control signal applied to a controlled object using output pulses from a detection means for detecting the position of an object, such as an encoder used to detect the printing position of a printer. The present invention relates to a control signal generating device that generates a control signal.

従来技術 近年、インクジェット式記録技術を用いてプリント画像
を得るプリンタが出現しているが、画像品質の一層の向
上をはかるために記録密度は高くなるばかりである。BACKGROUND OF THE INVENTION In recent years, printers that print images using inkjet recording technology have appeared, but recording densities continue to increase in order to further improve image quality.

記録密度に合わせたインクジェットの吐出タイミングを
エンコーダの出力パルスから得るには、１００〜１５０
μｍ程度の細かなピッチ間隔を持つエンコーダが必要と
なってくる。このような細かなピッチ間隔をもつエンコ
ーダにフォトカプラを用いた場合には、後で説明するが
、エンコーダにおける光の透過、遮蔽を行なうパターン
のピッチが細かくなり過ぎて、ＳＮ比の高いエンコーダ
出力を得ることが困難となる。In order to obtain the inkjet ejection timing that matches the recording density from the encoder output pulse, the
An encoder with pitch intervals as fine as μm is required. When a photocoupler is used in an encoder with such a fine pitch interval, as will be explained later, the pitch of the pattern that transmits and blocks light in the encoder becomes too fine, resulting in an encoder output with a high S/N ratio. It becomes difficult to obtain.

その他に、エンコーダのピッチ間隔に何ら手を加えずに
、エンコーダの出力パルスによりカウンタを作動させ、
エンコーダのピッチ間隔の１／２の距離までクロックパ
ルスを計数した時点で制御パルスを発生させる技術も知
られているが、エンコーダに速度変動を生じた場合には
、エンコーダのピッチ間隔の１／２の距離を境にしてそ
れよりも前又は後に制御パルスを発生させてしまうとい
う欠点がある。In addition, the counter is operated by the output pulse of the encoder without making any changes to the pitch interval of the encoder.
A technique is also known in which control pulses are generated when clock pulses are counted up to a distance of 1/2 of the pitch interval of the encoder, but if speed fluctuation occurs in the encoder, The disadvantage is that the control pulse is generated either before or after the distance.

発明の目的 本発明は、従来技術の持つ欠点を解消するもので、動作
状態にある物体の位置を検出する検出手段であるエンコ
ーダから発生される出力パルスの１周期前の周期の時間
幅における所定の時点においてパルスを発生させる制御
信号発生装置を提供することを目的とする。OBJECTS OF THE INVENTION The present invention solves the drawbacks of the prior art, and is aimed at solving the problems of the prior art. It is an object of the present invention to provide a control signal generating device that generates a pulse at a time point of .

発明の構成 本発明は、動作状態にある物体の位置を検出する検出手
段と、前記検出手段の検出出力の発生周期を計測するた
めに第１の発生周期にて入力されるクロック信号を計数
する第１のカウンタと、前記第１の発生周期にて入力さ
れるクロック信号と所定関係にある第２の発生周期にて
入力されるクロック信号を計数する第２のカウンタとを
備え、前記第１のカウンタの計数値と前記第２のカウン
タの計数値とを所定関係にすると共に前記第２のカウン
タの計数出力により制御信号を発生させる制御信号発生
装置を特徴とする。Structure of the Invention The present invention includes a detection means for detecting the position of an object in an operating state, and a clock signal input at a first generation cycle to measure the generation cycle of the detection output of the detection means. a first counter; and a second counter that counts clock signals input at a second generation cycle that have a predetermined relationship with the clock signal input at the first generation cycle; The present invention is characterized by a control signal generating device that sets the count value of the counter and the count value of the second counter in a predetermined relationship and generates a control signal based on the count output of the second counter.

以下に説明する本発明の制御信号発生装置の実施例にお
いて、物体の位置を検出する検出手段であるエンコーダ
からの検出出力の１周期前の周期の時間幅の１／２の時
点において制御信号を発生させる場合について述べであ
るが、なんら１／２に限定されるものではなく、第１の
カウンタに入力されるクロック信号の発生周期と第２の
カウンタに入力されるクロック信号の発生周期との所定
関係を整数倍に設定することにより、前記した作動中の
物体の位置を検出する検出手段の検出出力の１周期前の
周期の時間幅において、１−／２　、　１／３　、　１
／４、〜１／ｒｌ又はミルへの所定の時点において制御
信号を発生させることができる。In the embodiment of the control signal generating device of the present invention described below, the control signal is generated at a time point of 1/2 of the time width of the period one period before the detection output from the encoder, which is the detection means for detecting the position of the object. Although this is a description of the case where the clock signal is generated, it is not limited to 1/2 in any way, and the generation period of the clock signal input to the first counter and the generation period of the clock signal input to the second counter is By setting the predetermined relationship to an integer multiple, 1-/2, 1/3, 1 in the time width of the cycle one cycle before the detection output of the detection means for detecting the position of the object in operation.
A control signal can be generated at a predetermined time to /4, ~1/rl or mil.

以下において、従来技術と本発明の制御信号発生装置の
実施例について説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Examples of the prior art and the control signal generation device of the present invention will be described below.

従来技術（第１図〜第３図） 第１図から第３図は従来のエンコーダによる制御信号発
生装置を示し、第１図はエンコーダを用いたプリンタ機
構の斜視図、第２図はエンコーダに設けられたホトカプ
ラの回路図、第３図は第２図に示されたホトカプラから
検出された信号の波形図を示す。Prior Art (Figs. 1 to 3) Figs. 1 to 3 show a conventional control signal generation device using an encoder, Fig. 1 is a perspective view of a printer mechanism using an encoder, and Fig. 2 is a perspective view of a printer mechanism using an encoder. The circuit diagram of the provided photocoupler, FIG. 3, shows a waveform diagram of the signal detected from the photocoupler shown in FIG.

第１図において、紙送り機構ＬＦと、エンコーダとへラ
ドキャリッジ機構ＣＲについて説明する。In FIG. 1, the paper feed mechanism LF, encoder, and helad carriage mechanism CR will be explained.

同図において、１は紙送り用のプラテンで、ゴムなどの
高摩擦材で構成されている。２はピンチローラで、プラ
テン１の方向に付勢されている。３は第２の可動ピンチ
ローラ、８はゴムなどで構成される給紙ローラである。In the figure, reference numeral 1 denotes a platen for feeding paper, which is made of a high friction material such as rubber. A pinch roller 2 is biased toward the platen 1. 3 is a second movable pinch roller, and 8 is a paper feed roller made of rubber or the like.

１０は紙送す用パルスモータで、プラテン１と給紙ロー
ラ８とを駆動するものである。１１〜１５はギアで、パ
ルスモータ１０のトルクを伝達し、プラテン１を回転さ
せる。１６は一方面クラッチで、プラテン１とギア１５
とを連結し、Ｃ方向にのみプラテン１を回転させる。１
７〜２０はギアで、パルスモータ１０のトルクを伝達し
、給紙ローラ８を駆動する。２１は一方面クラッチで、
給紙ローラ８とギア２０を連結し、Ｄ方向にのみ給紙ロ
ーラ８を駆動する。２２〜２６はギアで、パルスモータ
ｌＯのトルクを伝達し、可動ピンチローラ３を八又はＢ
に移動させる。Reference numeral 10 denotes a paper feeding pulse motor that drives the platen 1 and the paper feed roller 8. Gears 11 to 15 transmit the torque of the pulse motor 10 and rotate the platen 1. 16 is a one-sided clutch, platen 1 and gear 15
and rotate the platen 1 only in the C direction. 1
Gears 7 to 20 transmit the torque of the pulse motor 10 and drive the paper feed roller 8. 21 is a one-sided clutch,
The paper feed roller 8 and the gear 20 are connected, and the paper feed roller 8 is driven only in the D direction. 22 to 26 are gears that transmit the torque of the pulse motor IO and move the movable pinch roller 3 to 8 or B.
move it to

ギア２３と２４は摩擦クラッチ２５によシ連結されてい
て、可動ピンチローラ３に一定以下のトルクを伝達する
。ギア２６にはビン２６ａが固設され、レバー２７を駆
動する。レバー２７は可動ピンチローラ３を支持し、ま
たギア２６と同軸に嵌合されている。２７ａと２７ｂは
しバー２７の枝部であって、相互の間に開き角度θを有
する。The gears 23 and 24 are connected by a friction clutch 25 and transmit a torque below a certain level to the movable pinch roller 3. A pin 26a is fixed to the gear 26 and drives a lever 27. The lever 27 supports the movable pinch roller 3 and is fitted coaxially with the gear 26. 27a and 27b are branches of the ladder bar 27 and have an opening angle θ between them.

次にエンコーダとへラドキャリッジ機構ＣＲとについて
説明する。２９はキャリッジモータ、３０はキャリッジ
本体である。そして、検出器３５はキャリッジ本体３０
に取付けられ、キャリッジモータ２９がキャリッジ本体
３０内に格納されている。３１と３２はガイドであり、
キャリッジ本体３０と嵌合している。３３はラックギア
で、キャリッジ本体３０を走査方向に移動させる。３５
はキャリッジ本体３０の走査方向の位置を検出する検出
装置であり、リニアエンコーダ３６には不図示の発光素
子と受光素子とによるホトカプラが設けられている。３
９は地板であり、ガイド３１と３２、ラック３３、エン
コーダ３６を支持している。Next, the encoder and the helad carriage mechanism CR will be explained. 29 is a carriage motor, and 30 is a carriage body. The detector 35 is connected to the carriage body 30.
The carriage motor 29 is housed within the carriage body 30. 31 and 32 are guides,
It is fitted into the carriage main body 30. A rack gear 33 moves the carriage body 30 in the scanning direction. 35
is a detection device that detects the position of the carriage body 30 in the scanning direction, and the linear encoder 36 is provided with a photocoupler including a light emitting element and a light receiving element (not shown). 3
Reference numeral 9 denotes a base plate that supports guides 31 and 32, a rack 33, and an encoder 36.

次に、その作用を説明する。Next, its effect will be explained.

可動ピンチロー２３はＡに位置するように設定され、ピ
ン２６ａはレバー２７ａを時計方向に押しつける状態に
なっているとする。不図示のスイッチがオンになると、
バルスモ・−夕１０は矢印Ｃ方向に回転し、ギア１１〜
１３．１７〜２０と一方面クラッチ２１を介して給紙ロ
ーラ８を矢印り方向に駆動させ、紙ＰＡをプラテン１の
方向に移動させる。パルスモータ１０を一う２とプラテ
ン１との接触点で止まる。一方、パルスモータ１００回
転は、ギア１１，１２゜２２〜２４と摩擦クラッチ２５
を介してギア２６に伝達される。これによシ、ピン２６
ａｉ！ニレバー２７の枝ｓ２７　ｍを離れて回転し、枝
部２７ｂを押すので、ピンチローラ３はＡからＢに移動
し、Ｂに達すると枝部２７ｂは不図示のストツハヒンに
接触し、可動ピンチローラ３の移動とギア２６．２４の
回転が停止する。It is assumed that the movable pinch row 23 is set at position A, and the pin 26a is in a state of pressing the lever 27a clockwise. When a switch (not shown) is turned on,
Balsmo-Yu 10 rotates in the direction of arrow C, and gears 11~
13. The paper feed roller 8 is driven in the direction of the arrow via 17 to 20 and the one-sided clutch 21, and the paper PA is moved in the direction of the platen 1. The pulse motor 10 is stopped at the point of contact between the first 2 and the platen 1. On the other hand, when the pulse motor rotates 100 times, the gears 11, 12 degrees 22 to 24 and the friction clutch 25
is transmitted to gear 26 via. For this, pin 26
ai! The pinch roller 3 moves from A to B, and when it reaches B, the branch 27b comes into contact with an unillustrated stopper, and the movable pinch roller 3 moves from A to B. The movement of the gears 26 and 24 and the rotation of the gears 26 and 24 are stopped.

マタ、パルスモータ１００回転は、ギア１１〜１４を介
してギア１５に伝達されるが、ギア１５０回転方向が矢
印方向Ｃと逆方向であって一方面クラッチ１６によりギ
ア１５の回転がプラテン１に伝達されないだめ、プラテ
ン１は停止状態に保持される。The 100 rotations of the pulse motor are transmitted to the gear 15 through the gears 11 to 14, but the rotation direction of the gear 150 is opposite to the arrow direction C, and the rotation of the gear 15 is transferred to the platen 1 by the one-sided clutch 16. Unless it is transmitted, the platen 1 is held stationary.

次に、パルスモータ１０を矢印Ｈ方向に所定量回転させ
ると、ギア１５はギア１１〜１４を介して矢印Ｃ方向に
回転し、一方向クラッチ１６によりプラテン１を所定量
回転させる。この回転に伴なって、前記した待機状態で
停止している紙ＰＡはプラテン１に送られてくる。Next, when the pulse motor 10 is rotated by a predetermined amount in the direction of arrow H, the gear 15 is rotated in the direction of arrow C via gears 11 to 14, and the one-way clutch 16 rotates the platen 1 by a predetermined amount. Along with this rotation, the paper PA, which has been stopped in the standby state described above, is sent to the platen 1.

この動作に伴なってギア２６もＣ方向に回転し、ピン２
６ａがレバー２７の枝部２７ｂから離れて枝部２７ａに
達し、さらにパルスモータ１０の回転により可動ピンチ
ローラ３をＢの位置からＡの位置に移動させる。可動ピ
ンチローラ３は、その移動の途中で、プラテン１０回転
に伴なって送られてきた紙ＰＡに接すると共に、紙ＰＡ
をプラテン１に巻きつけ、紙ＰＡを記録可能位置にセッ
トする。紙ＰＡが記録可能位置にセットされると、記録
動作を開始する。即ち、キャリッジモータ２９が回転し
、キャリッジ３０は、ラック３３とピニオン３４の噛み
合いによリガイド３１と３２に沿って移動し、記録が行
なわれる。その際、エンコーダ３６に設けられたスリッ
トを検出し、この検出信号を制御信号として、インク吐
出のタイミングを得ている。Along with this operation, the gear 26 also rotates in the C direction, and the pin 2
6a leaves the branch 27b of the lever 27 and reaches the branch 27a, and the movable pinch roller 3 is moved from the B position to the A position by the rotation of the pulse motor 10. During its movement, the movable pinch roller 3 comes into contact with the paper PA that has been sent as the platen rotates 10 times, and also touches the paper PA.
Wrap the paper around the platen 1 and set the paper PA at the recordable position. When the paper PA is set in a recordable position, a recording operation is started. That is, the carriage motor 29 rotates, and the carriage 30 moves along the reguides 31 and 32 due to the engagement of the rack 33 and pinion 34, thereby performing recording. At that time, a slit provided in the encoder 36 is detected, and the detection signal is used as a control signal to obtain the timing of ink ejection.

第２図は、前記したエンコーダに設けられたホトカプラ
を示す。同図において、１００は赤外光発光ダイオード
で、抵抗１０１を介して不図示の電源に接続されていて
、赤外光を発光している。１０３はフォトトランジスタ
であり、そのコレクタは抵抗１０２を介して不図示の電
圧源に接続されており、またコレクタは比較回路１０４
の比較入力端子に接続されている。比較回路１０４には
、基準電圧源１０５が接続されている。１０６はエンコ
ーダに設けられたフィルムで、スリットが刻まれている
。このフィルム１０６を、赤外光発光ダイオ−１−１０
０とフォトトランジスタ１０３が走査することにより、
スリットを透過した光パルスがフォトトランジスタ１０
３のベースに加えられる。FIG. 2 shows a photocoupler provided in the encoder described above. In the figure, 100 is an infrared light emitting diode, which is connected to a power source (not shown) via a resistor 101 and emits infrared light. 103 is a phototransistor whose collector is connected to a voltage source (not shown) via a resistor 102, and whose collector is connected to a comparator circuit 104.
is connected to the comparison input terminal of A reference voltage source 105 is connected to the comparison circuit 104 . Reference numeral 106 denotes a film provided on the encoder, on which slits are cut. This film 106 is attached to an infrared light emitting diode 1-10.
0 and the phototransistor 103 scan,
The light pulse transmitted through the slit is transmitted to the phototransistor 10.
Added to the base of 3.

第３図１−１とｔｂｌは、第２図に示すフオトカプラか
ら検出された信号の波形図を示す。FIG. 3 1-1 and tbl show waveform diagrams of signals detected from the photocoupler shown in FIG. 2.

ＷＪ３図ｔａ＋に示す信号は、フォトトランジスタ１０
３のベースに加えられた信号により発生された信号で、
比較回路１０４に加えられる。点線には、基準電圧１０
５のレベルを示し、比較回路１０４からは第３図ｆｂｌ
に示すパルスが出力される。The signal shown in WJ3 figure ta+ is the phototransistor 10
The signal generated by the signal applied to the base of 3,
It is added to comparison circuit 104. The dotted line shows the reference voltage 10
5, and from the comparator circuit 104, the level fbl shown in FIG.
The pulse shown in is output.

ここで、いまエンコーダに設けられたフィルム１０６に
Ｕ＋　すれたスリットを、インク吐出ピッチの２倍に設
定したとすると、第３図１ｂ＋に示すパルスの周期は２
倍となり、従って第３図ｆｂｌに示す一周期のパルス区
間中に２個のパルスを発生させることができる。よって
、第３図１ｂ＋に示すパルス波形の立」ニジ時のみにイ
ンク吐出のタイミングを得るようにすると、−周期のパ
ルス区間中に２倍の吐出タイミングを得ることができる
ことになる。しかし、エンコーダに設けられたフィルム
１０６のスリットのピッチを半分にするには、フォトカ
プラの透過光と遮光との差を大きくすることが困難とな
り、ＳＮ比の高い安定した出力を得ることができなくな
る欠点がある。Now, if the slit U+ in the film 106 provided in the encoder is set to twice the ink ejection pitch, the period of the pulse shown in FIG. 3 1b+ is 2.
Therefore, two pulses can be generated during one period of pulse section shown in FIG. 3 fbl. Therefore, if the ink ejection timing is obtained only when the pulse waveform shown in FIG. However, in order to halve the pitch of the slits in the film 106 provided in the encoder, it becomes difficult to increase the difference between the transmitted light and the light blocked by the photocoupler, making it impossible to obtain a stable output with a high S/N ratio. There are drawbacks that go away.

そこで、エンコーダに設けられたフィルム１０６のスリ
ットのピッチを細分せずに、第３図１ｂ＋に示すパルス
の立上り時と立下り時にパルスを発生させる構成にする
と、フィルム１０６とフォトカプラとの相対位置が変化
し、第３図１ｂ＋に示すフォトトランジスタ１０３から
の正弦波形が大きく変化してしまい正確なタイミングに
て制御用パルスを発生させることが困難となる欠点があ
る。Therefore, without subdividing the pitch of the slits of the film 106 provided in the encoder, if a configuration is adopted in which pulses are generated at the rise and fall of the pulse shown in FIG. 3, 1b+, the relative position of the film 106 and the photocoupler This has the drawback that the sine waveform from the phototransistor 103 shown in FIG. 3 1b+ changes significantly, making it difficult to generate control pulses at accurate timing.

また、前記したようにエンコーダに設けられたフィルム
１０６のスリットのピッチを細分せず、カウンタにクロ
ック信号を入力させ、所定の計数値に達しだときに制御
パルスを発生させる制御信号発生装置が知られている。Furthermore, as described above, there is a known control signal generating device that inputs a clock signal to a counter and generates a control pulse when a predetermined count value is reached, without subdividing the pitch of the slits of the film 106 provided in the encoder. It is being

これを概略説明すると、エンコーダからの出力パルスの
発生時点と、次の出力パルスの発生時点との間ノクロツ
クパルス数ｎをあらかじめカウンタで計数し、その半分
のｎ／２の計数値に達した時点でｉｌｊ！Ｉ御パルス全
パルスせる構成となっている。To explain this roughly, the number of clock pulses n between the generation of an output pulse from the encoder and the generation of the next output pulse is counted in advance with a counter, and when the count value n/2, which is half of that, is reached, ilj! The configuration is such that all I control pulses are output.

しかしこれによると、なんらかの原因でエンコーダの移
動速度に変動が生じると、ｌピッチ間隔のクロックパル
ス数が例えばｎ　＋　２又はｎ−２に変動してしまう。However, according to this, if the moving speed of the encoder changes for some reason, the number of clock pulses at l pitch intervals changes to, for example, n+2 or n-2.

そうすると、実際はｎ＋２／２又はｎ　−２／２のクロ
ック信号をカウンタが計数した時点で制御パルスを発生
しなければならないのに、カウンタはｎ／２を計数した
時点で制御パルスを発生することになる。従って、１ピ
ツチの間隔の１／２の点の前又は後で制御パルスを発生
させ、正確なインク吐出のタイミングを得ることができ
なくなる欠点がありこれによりインク吐出にむらが発生
するため、品質のよい記録を行なうことができなくなる
。In this case, the counter will generate a control pulse when it counts n/2, even though the counter actually needs to generate a control pulse when it counts n+2/2 or n -2/2 clock signals. Become. Therefore, the control pulse is generated before or after the 1/2 point of the 1-pitch interval, making it impossible to obtain accurate ink ejection timing. This causes uneven ink ejection, resulting in poor quality. It becomes impossible to keep good records.

本発明の制御信号発生装置の実施例（第４図から第６図
） 以下本発明の制御信号発生装置の実施例の構成及び作用
について、第４図から第６図を参照しながら詳細に説明
する。Embodiments of the control signal generation device of the present invention (FIGS. 4 to 6) The structure and operation of the embodiments of the control signal generation device of the present invention will be explained in detail below with reference to FIGS. 4 to 6. do.

第４図（ｍｌ、　（ｂｌは本発明の制御信号発生装置に
より得られるパルス波形図を示し、第４図ｔａ＋はフォ
トカプラから出力されたパルスで、第３図１ｂ＋は第４
図ｆ−１に示されるパルスの立上シ時点において発生さ
れるパルスと、その−周期前のパルス間隔の１／２の時
点において発生されるパルスとにより形成されるパルス
列を示し、このパルス列を制御信号としインク吐出のタ
イミングを得ようとするものである。FIG. 4 (ml, (bl) shows a pulse waveform diagram obtained by the control signal generator of the present invention, FIG. 4 ta+ is the pulse output from the photocoupler, and FIG. 3 1b+ is the fourth
Figure f-1 shows a pulse train formed by a pulse generated at the rising edge of the pulse and a pulse generated at 1/2 of the pulse interval before that period. This is used as a control signal to obtain the timing of ink ejection.

第５図は、前記したパルス列を発生させる制御信号発生
装置のブロック回路を示しており、これについて第６図
に示される波形図を参照しながら以下に説明する。なお
、第５図に示される回路装置の回路素子を説明する際に
、その説明を平易にする関係から、第６図のパルスｇに
ついては添字を除いたパルスｂ′とパルスｆ′として説
明し、回路装置全体の作用を説明する際に添字を付した
パルスｂ’ｓ　＋　１　Ｈｆ−１１Ｈｂ’ａ〜として説
明する。FIG. 5 shows a block circuit of a control signal generator for generating the above-described pulse train, and this will be explained below with reference to the waveform diagram shown in FIG. 6. When explaining the circuit elements of the circuit device shown in FIG. 5, in order to simplify the explanation, pulse g in FIG. 6 will be explained as pulse b' and pulse f' without the subscript. , when explaining the operation of the entire circuit device, the pulse will be described as a subscripted pulse b's + 1 Hf-11Hb'a~.

なお、第６図に示されるクロック信号の発生パルス数は
少なくして説明しているが、発生するパルス周波数を高
くした方が制御信号の発生時点を精密に制御できるので
、実際に使用する場合は周波数の高いクロック信号を用
いるのが適切である。Although the number of generated pulses of the clock signal shown in Fig. 6 is explained as being small, the timing of generation of the control signal can be controlled more precisely by increasing the frequency of the generated pulses, so when actually used It is appropriate to use a high frequency clock signal.

２０１はトグルフリップフロップで、入力端子ｅ、に加
えられるクロック信号を１／２に分周したパルスｄをア
ップカウンタ２０２のクロック信号入力端子に加える。201 is a toggle flip-flop which applies a pulse d, which is obtained by dividing the clock signal applied to the input terminal e by 1/2, to the clock signal input terminal of the up counter 202.

入力端子ｅ１に加えられたクロック信号はアンドゲート
２０４の一方ノ入力端子に加えられる。アップカウンタ
２０２は、トグルフリップフロップ１の１／２の分周パ
ルスを計数するものである。一方、入力端子ｅ２に加え
られるエンコーダからの出力パルスａは２分されてワン
ショットマルチ２０５と２０９とに加えられ、ワンショ
ットマルチ２０５がらの出力パルスｂはダウンカウンタ
２０３のプリセット端子に加えられる。ダウンカウンタ
２０３は、出力パルスｂが加えられることによりアップ
カウンタ２０２で計数された計数値を、そのｏｕｔ端子
からダウンカウンタ２０３のプリセット入力端子を介し
てダウンカウンタ２０３に転送する。更に、ワンショッ
トマルチ２０５の出力パルスｂは遅延回路２０６により
遅延されて、その出力信号Ｃはアップカウンタ２０２の
リセット端子に入力され、アップカウンタ２０２は新た
な計数を開始する。アップカウンタ２０２からダウンカ
ウンタ２０３に転送された計数値は、ダウンカウンタ２
０３のご０端子がら論理１の信号がアンドゲート２０４
の他方の端子に加えられているため、入力端子ｅ、に加
えられたクロック信号はアンドゲート２０４を介してダ
ウンカウンタ２０３のクロック信号入力端子に入力され
、ダウンカウントされる。ダウンカウントし零になると
、ダウンカウンタ２０３のＣｏ端子から電圧レベルが零
であるボロー信号がアンドゲート２０４に加えられて、
アンドゲート２０４を閉じる。なお、ボロー信号は、次
のパルスｂがダウンカウンタ２０３のプリセット端子に
入力されるまで発生している。２０７はインバータで、
ダウンカウンタ２０３のご０端子からのボロー信号が加
えられて、出力パルスｆを発生し、ワンショットマルチ
２１０に加えられる。ワンショットマルチ２１０からは
補間パルスである出力パルスｆ′を発生し、オア回路２
１１に加えられる。一方、入力端子ｅ２に加えられたエ
ンコータからの出力パルスａはワンショットマルチ２０
９に加えられ、その立上シ時点においてパルスｂ′を発
生し、オアゲート２１１に加え、ｇに示す制御信号パル
ス列を得る。The clock signal applied to input terminal e1 is applied to one input terminal of AND gate 204. The up counter 202 counts the 1/2 frequency divided pulses of the toggle flip-flop 1. On the other hand, the output pulse a from the encoder applied to the input terminal e2 is divided into two and applied to the one-shot multis 205 and 209, and the output pulse b from the one-shot multi 205 is applied to the preset terminal of the down counter 203. The down counter 203 transfers the count value counted by the up counter 202 by applying the output pulse b from its out terminal to the down counter 203 via the preset input terminal of the down counter 203. Furthermore, the output pulse b of the one-shot multi 205 is delayed by a delay circuit 206, and its output signal C is input to the reset terminal of the up counter 202, and the up counter 202 starts a new count. The count value transferred from the up counter 202 to the down counter 203 is transferred to the down counter 2
The logic 1 signal from the 0 terminal of 03 is the AND gate 204.
Since the clock signal applied to the input terminal e is input to the clock signal input terminal of the down counter 203 via the AND gate 204, it is counted down. When the count down reaches zero, a borrow signal whose voltage level is zero is applied from the Co terminal of the down counter 203 to the AND gate 204.
AND gate 204 is closed. Note that the borrow signal continues to be generated until the next pulse b is input to the preset terminal of the down counter 203. 207 is an inverter,
A borrow signal from the 0 terminal of the down counter 203 is added to generate an output pulse f, which is added to the one-shot multi 210. The one-shot multi 210 generates an output pulse f' which is an interpolation pulse, and the OR circuit 2
Added to 11. On the other hand, the output pulse a from the encoder applied to the input terminal e2 is one-shot multi 20
9 and generates a pulse b' at its rising edge, and is applied to the OR gate 211 to obtain a control signal pulse train shown at g.

なお、前記したアップカウンタ２０２はＲＣＡＣＤ４５
２０によシ、またダウンカウンタ３はＲＣＡ　ＣＤ４０
２９を２個用いて構成することができる。Note that the up counter 202 described above is an RCACD45.
20, and down counter 3 is RCA CD40
29 can be used.

次に制御信号発生装置全体の作用について説明すると、
エンコーダからの（ｎ−１）番目の出力パルスａ、、−
１が入力端子ｅ、に入力されると、２分されてワンショ
ットマルチ２０５と２０９に加えられる。ワンショット
２０９Ｋ（ｎ−１）番目の出力パルスａ　ｎ−１が加え
られると、パルスｂ′ｌ−１が発生されてオアゲート２
１１に加えられる。（ｎ−１）番目の出力パルスａ□が
ワンショットマルチ２０５に加えられると、パルスｂを
出力し、これをダウンカウンタ２０３のプリセット端子
に加える。プリセット端子にパルスｂが加えられると、
アップカウンタ２０２において計数された１周期前の（
ｎ−２）番目の出力パルス周期の時間幅の計数値が、そ
の出力端子からダウンカウンタ３のプリセット入力端子
を介してダウンカウンタ２０３に転送される。ダウンカ
ウンタ２０３のＣｏ端子からはボロー信号が発生する時
以外は論理１の信号がアンドゲート２０４の一方の端子
に加えられているから、入力端子ｅ１に加えられるクロ
ックパルスはアンドゲート２０４を介しダウンカウンタ
２０３のクロックパルス入力端子に加えられる。ダウン
カウンタ２０３に転送された（ｎ−２）番目の出力パル
ス周期の時間幅の計数値は、前記したクロックパルスに
よりダウンカウントを開始される。Next, we will explain the operation of the control signal generator as a whole.
(n-1)th output pulse a,,- from the encoder
When 1 is input to the input terminal e, it is divided into two and added to the one-shot multis 205 and 209. When the one-shot 209K(n-1)th output pulse a n-1 is applied, the pulse b'l-1 is generated and the OR gate 2
Added to 11. When the (n-1)th output pulse a□ is applied to the one-shot multi 205, it outputs a pulse b, which is applied to the preset terminal of the down counter 203. When pulse b is applied to the preset terminal,
One cycle before ( counted by up counter 202
The counted value of the time width of the n-2)th output pulse period is transferred from its output terminal to the down counter 203 via the preset input terminal of the down counter 3. Since a logic 1 signal is applied from the Co terminal of the down counter 203 to one terminal of the AND gate 204 except when a borrow signal is generated, the clock pulse applied to the input terminal e1 is applied to the down counter through the AND gate 204. It is applied to the clock pulse input terminal of counter 203. The counted value of the time width of the (n-2)th output pulse period transferred to the down counter 203 starts counting down by the aforementioned clock pulse.

一方、ワンショットマルチ２０５の出力パルスｂは遅延
回路２０６に加えられ、パルスＣを発生し、これをアッ
プカウンタ２０２のリセット端子に加え、（ｎ−１）番
目の出力パルスａ、−、の立上り時点から（ｎ−１）番
目の周期の時間幅の計数を開始する。ダウンカウンタ２
０３においてダウンカウントし、その計数値が零に達す
ると、ダウンカウンタＣｏ端子からボロー信号が発生さ
れ、アンドゲート２０４とインバータ２０７に加えられ
る。ボロー信号の電圧レベルは零であるから、アンドゲ
ート２０４は閉じると共に、インバータ２０７からはパ
ルスｆ、、１が発生され、ワンショットマルチ２１０に
加えられる。これによりワンショットマルチ２１０から
は、補間パルスであるパルスｆ１．−．が発生され、オ
アゲート２１１に加えられる。On the other hand, the output pulse b of the one-shot multi 205 is applied to the delay circuit 206 to generate a pulse C, which is applied to the reset terminal of the up counter 202, and the rising edge of the (n-1)th output pulse a, -. Start counting the time width of the (n-1)th cycle from the time point. down counter 2
03, and when the counted value reaches zero, a borrow signal is generated from the down counter Co terminal and applied to the AND gate 204 and the inverter 207. Since the voltage level of the borrow signal is zero, AND gate 204 is closed and pulses f, , 1 are generated from inverter 207 and applied to one-shot multi 210. As a result, the one-shot multi 210 outputs a pulse f1. which is an interpolation pulse. −． is generated and added to the OR gate 211.

結局、オアゲート２１１からは、パルスＭｎ　−１とｆ
′、４とが出力される。なお、この時点において、アッ
プカウンタ２０２は、（ｎ−１，）番目の出力パルス周
期の時間幅を計数中である。In the end, from the OR gate 211, the pulses Mn −1 and f
', 4 are output. Note that at this point, the up counter 202 is counting the time width of the (n-1,)-th output pulse period.

次に、エンコーダからｎ番目の出力パルスａｎが入力端
子ｅ２に入力されると、２分されてワンショットマルチ
２０５と２０９とに加えられる。Next, when the n-th output pulse an from the encoder is input to the input terminal e2, it is divided into two parts and added to the one-shot multi pulses 205 and 209.

ワンショットマルチ２０５からはパルスｂを発生し、こ
れをダウンカウンタ２０３のプリセット端子に加えられ
る。これにより、アップカウンタ２０２からは、（ｎ　
−１）番目の出力パルスａ、−１の立上シ時点からｎ番
目のパルスａ４の立上り時点との間、即ち出力バルスａ
、の−周期前の（ｎ−１）番目の周期の時間幅を計数し
た計数値がダウンカウンタ２０３に転送される。ワンシ
ョットマルチ２０５からのパルスｂは遅延回路２０６に
加えられ、その出力パルスＣをアップカウンタ２０２の
リセット端子に加え、ｎ番目の出力パルス＆、の立上り
時点からのｎ番目の周期の時間幅の計数を開始する。The one-shot multi 205 generates a pulse b, which is applied to the preset terminal of the down counter 203. As a result, from the up counter 202, (n
-1) Between the rising time of the -1th output pulse a and -1 and the rising time of the n-th pulse a4, that is, the output pulse a
A count value obtained by counting the time width of the (n-1)th cycle before -cycles of , is transferred to the down counter 203 . The pulse b from the one-shot multi 205 is applied to the delay circuit 206, and its output pulse C is applied to the reset terminal of the up counter 202, and the time width of the n-th period from the rising edge of the n-th output pulse &, Start counting.

一方、入力端子ｅ、に加えられたｎ番目の出力パルスａ
ｌ、がワンショットマルチ２０９に加えられ、パルスｂ
’を発生し、これをオアゲート２１１に加える。ダウン
カウンタ２０３において、アップカウンタ２０２から転
送された（ｎ−１）番目の周期の時間幅を１／２に分周
されたパルスで計数した計数値が入力端子ｅ、に加えら
れ、アンドゲート２０４を介して入力されるクロックパ
ルスによりダウンカウントを開始される。遅延回路２０
６から出力されるパルスＣをアップカウンタ２０２のリ
セット端子に加えることにより、ｎ番目の出力パルスａ
、の立上り時点からの計数を１／２に分周されたパルス
により開始する。On the other hand, the nth output pulse a applied to the input terminal e
l, is added to the one-shot multi 209, and the pulse b
' is generated and added to the OR gate 211. In the down counter 203, a count value obtained by counting the time width of the (n-1)th period transferred from the up counter 202 using a pulse divided by 1/2 is added to the input terminal e, and the AND gate 204 A down count is started by a clock pulse input via the . delay circuit 20
By adding the pulse C output from 6 to the reset terminal of the up counter 202, the nth output pulse a
Counting from the rising edge of , is started by a pulse whose frequency is divided by 1/2.

ダウンカウンタ２０３における計数値が零に達すると、
ダウンカウンタ２０３のＣｏ端子からボロー信号が発生
し、アンドゲート２０４とインバータ２０７に加えられ
る。ボロー信号の発生によりアンドゲート２０４は閉じ
、インバータ２０７からパルスｆｎ−１を発生する。こ
のパルスｆ　ｎ−１をワンショットマルチ２１０に加工
、パルスｆＺ−，を発生させてオアゲート２１１に加え
る。When the count value in the down counter 203 reaches zero,
A borrow signal is generated from the Co terminal of the down counter 203 and applied to the AND gate 204 and the inverter 207. The AND gate 204 is closed by the generation of the borrow signal, and the inverter 207 generates a pulse fn-1. This pulse fn-1 is processed into a one-shot multi 210 to generate a pulse fZ-, which is applied to an OR gate 211.

結局、オアゲート２１１からは、パルスｂ′１とｆ／、
−、が出力される。In the end, from the OR gate 211, the pulses b'1 and f/,
−, is output.

このようにして、オアゲート２１１からはパルスｂ−１
＋　ｆ’ｓ　−１１ｌ　ｂｍ’　ｌ　ｆニー、〜が出力
され、これらパルスを制御信号とすることにより正確な
インク吐出タイミングを得ることができる。In this way, the OR gate 211 outputs the pulse b-1.
+f's -11l bm'l fknee, ~ are output, and by using these pulses as control signals, accurate ink ejection timing can be obtained.

なお、キャリッジは慣性を持っているため、隣接するパ
ルス間隔には殆んど時間的誤差を生じさせることがなく
、このため１周期前のパルス周期の時間幅の１／２の時
点で、次のインク吐出のタイミングをとるパルスを発生
させて使用しても、時間的に全く誤差のない制御パルス
列を形成することができる。Note that since the carriage has inertia, there is almost no time error between adjacent pulses, and therefore the next pulse cycle is started at half the time width of the previous pulse cycle. Even if pulses are generated and used to determine the timing of ink ejection, it is possible to form a control pulse train with no temporal errors.

以上説明した実施例において、エンコーダの出力パルス
により発生されるパルスｂ　’ｓ＋−１＋　１）’＋＋
〜と、ダウンカウンタがアップカウンタの計数した１／
２に分周したタロツク信号の値を分周しないクロック信
号によりダウンカウントして零になった時点で発生され
るパルスｆ’ｎ−２＋　ｆ；−１１Ｇとを用いて制御信
号パルス列を得る場合について述べであるが、分局比を
適宜に変更してアップカウンタに入力されるクロック信
号の発生周期とダウンカウンタに入力されるクロック信
号の発生周期との所定関係を整数倍に設定することによ
り、エンコーダの発生する出力パルスの１周期前のパル
ス周期の所定の時点、例えば１／３，１／４．〜１／／
ｎ、又はｍ／、の時点で制御信号を発生させることがで
きる。In the embodiment described above, the pulse b 's+-1+ 1)'++ generated by the output pulse of the encoder
~, and the down counter is 1/ counted by the up counter.
Regarding the case where a control signal pulse train is obtained using the pulse f'n-2+f;-11G, which is generated when the value of the tarok signal whose frequency is divided by 2 is counted down by a clock signal that is not frequency-divided and reaches zero. As mentioned above, the encoder at a predetermined time point in the pulse period one period before the output pulse generated by, for example, 1/3, 1/4, etc. ~1//
A control signal can be generated at time n, or m/.

更に、第５図に示されるワンショットマルチ２０９とオ
アゲート２１１とを省略することにより、ダウンカウン
タ３に転送されたパルス計数値をダウンカウントし零に
達した時点で、出力されるパルスのみを制御信号として
出力することもできる。Furthermore, by omitting the one-shot multi 209 and OR gate 211 shown in FIG. 5, it is possible to down-count the pulse count transferred to the down counter 3 and control only the pulses that are output when it reaches zero. It can also be output as a signal.

また、エンコーダからの出力パルスの立上シ時点を利用
してアップカウンタとダウンカウンタとを制御する場合
について説明しであるが、エンコーダからの出力パルス
の立下り時点を利用して両者のカウンタを制御すること
もできる。In addition, although the case where the up counter and down counter are controlled using the rising point of the output pulse from the encoder is explained, both counters are controlled using the falling point of the output pulse from the encoder. It can also be controlled.

発明の詳細 な説明したように本発明によると、動作状態にある物体
の位置を検出する検出手段から発生される出力パルスに
より第１のカウンタと第２のカウンタを制御し、第１の
カウンタに入力されるクロック信号の発生周期と、第２
のカウンタに入力されるクロック信号の発生周期とを所
定の関係に設定することにより、物体の位置を検出する
検出手段から発生される出力パルスの１周期前の時間幅
の所定の時点において制御信号を正確に発生させること
ができる。DETAILED DESCRIPTION OF THE INVENTION According to the present invention, a first counter and a second counter are controlled by an output pulse generated from a detection means for detecting the position of an object in an operating state, The generation period of the input clock signal and the second
By setting the generation cycle of the clock signal input to the counter in a predetermined relationship, the control signal is generated at a predetermined time point in the time width one cycle before the output pulse generated from the detection means for detecting the position of the object. can be generated accurately.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来のプリンタの紙送り機構とへラドキャリッ
ジ機構の斜視図、第２図はそのフォトカブラの回路図、
第３図１８１　、　（ｂｌはホトカプラの出力信号の波
形図、第４図ｔａｌ　、　（ｂｌは本発明の実施例の制
御信号発生装置によシ得られるパル八 図を示す。 図中、２０１はトグルフリップフロップ、２０２はアッ
プカウンタ２０３はダウンカウンタ、２０５，２０９，
２１０はワンショットマルチ、２０６は遅延回路、２０
７はインバータ、２０４はアンドゲート、２１１はオア
ゲートを示す。Figure 1 is a perspective view of the paper feed mechanism and helad carriage mechanism of a conventional printer, Figure 2 is a circuit diagram of its photocoupler,
3 (bl is a waveform diagram of the output signal of the photocoupler), FIG. Toggle flip-flop, 202 is an up counter, 203 is a down counter, 205, 209,
210 is a one-shot multi, 206 is a delay circuit, 20
7 is an inverter, 204 is an AND gate, and 211 is an OR gate.

Claims (2)

【特許請求の範囲】[Claims] （１）、動作状態にある物体の位置を検出する検出手段
と、前記検出手段の検出出力の発生周期を計測するため
に第１の発生周期にて入力されるクロック信号を計数す
る第１のカウンタと、前記第１の発生周期にて入力され
るクロック信号と所定関係にある第２の発生周期にて入
力されるクロック信号を計数する第２のカウンタとを備
え、前記第１のカウンタの計数値と前記第２のカウンタ
の計数値とを所定関係にすると共に前記第２のカウンタ
の計数出力により制御信号を発生させることを特徴とす
る制御信号発生装置。(1) a detection means for detecting the position of an object in an operating state; and a first detection means for counting clock signals input at a first generation cycle in order to measure the generation cycle of the detection output of the detection means. a counter; and a second counter that counts clock signals input at a second generation cycle that have a predetermined relationship with the clock signal input at the first generation cycle, A control signal generating device characterized in that a count value and a count value of the second counter are set in a predetermined relationship and a control signal is generated based on the count output of the second counter. （２）、前記した第１のカウンタに入力されるクロック
信号の発生周期と第２のカウンタに入力されるクロック
信号の発生周期との所定関係が整数倍となっていること
を特徴とする特許請求の範囲第１項記載の制御信号発生
装置。(2) A patent characterized in that the predetermined relationship between the generation period of the clock signal input to the first counter and the generation period of the clock signal input to the second counter is an integral multiple. A control signal generating device according to claim 1.