JPS60133735A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS60133735A JPS60133735A JP24130483A JP24130483A JPS60133735A JP S60133735 A JPS60133735 A JP S60133735A JP 24130483 A JP24130483 A JP 24130483A JP 24130483 A JP24130483 A JP 24130483A JP S60133735 A JPS60133735 A JP S60133735A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- optical
- difference
- heat sink
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は光半導体チップをヒートシンクや基板にボンデ
ングする時、所定の位置に高精度でボンデングする方法
に関する。
ングする時、所定の位置に高精度でボンデングする方法
に関する。
（２）技術の背景
光集積回路など、光半導体チップ上にはＰＩＮやＬＤな
どの光部品がモノリシックに集積化される。これら光部
品と外部にある光ファイバーなどとを効率よく結合する
には前記光部品と光ファイバーなどの相対的位置を正確
に調整する必要がある。電気におけるＬＳＩでは信号の
入力・出力は金線をチップにボンデングして外部と結合
できるが光集積回路への光の入出力は光ファイバーなど
をチップ上の光部品へ直接近づける必要があり、高位置
精度のチップボンデングは非常に重要な技術となる。
どの光部品がモノリシックに集積化される。これら光部
品と外部にある光ファイバーなどとを効率よく結合する
には前記光部品と光ファイバーなどの相対的位置を正確
に調整する必要がある。電気におけるＬＳＩでは信号の
入力・出力は金線をチップにボンデングして外部と結合
できるが光集積回路への光の入出力は光ファイバーなど
をチップ上の光部品へ直接近づける必要があり、高位置
精度のチップボンデングは非常に重要な技術となる。
（３）従来技術と問題点
従来、光集積回路の集積度は低く、また量産状態にない
。
。
したがって、このようなチップはヒートシンクなどにボ
ンデングされた後、外部の光ファイバーの位置などを治
具上で調整後実装している。
ンデングされた後、外部の光ファイバーの位置などを治
具上で調整後実装している。
光集積回路チップをウェハーより切り出す場合、切りだ
し面はかならずしもチップ上の光部品と一定の位置関係
に置くことはできない。（チップ切出し精度は本質的に
よくない） チップの切り出し精度が悪いため、かならずしも集積回
路上の光部品であるＰＩＮやＬＤが切り出し面より所定
の位置にあるとはかぎらず数＋μｍの誤差はまぬがれな
い。一方チツブ上の光部品の位置を正確に決定するのは
小形・集積化されていることと、プローブ光としてレー
ザ光をあてると劣化する可能性があることなどよりきわ
めて困難である。
し面はかならずしもチップ上の光部品と一定の位置関係
に置くことはできない。（チップ切出し精度は本質的に
よくない） チップの切り出し精度が悪いため、かならずしも集積回
路上の光部品であるＰＩＮやＬＤが切り出し面より所定
の位置にあるとはかぎらず数＋μｍの誤差はまぬがれな
い。一方チツブ上の光部品の位置を正確に決定するのは
小形・集積化されていることと、プローブ光としてレー
ザ光をあてると劣化する可能性があることなどよりきわ
めて困難である。
第１図は段差をつけずに従来通り切り出されたものであ
り、たとえば切り出された光半導体チップ１の切り出し
面２と、ＰＩＮ、ＬＤ等の光部品３の部品列及び集積回
路３′とが平行でもない。
り、たとえば切り出された光半導体チップ１の切り出し
面２と、ＰＩＮ、ＬＤ等の光部品３の部品列及び集積回
路３′とが平行でもない。
自動制御によって部品実装やチップボンデングを行なお
うとしたとき、この切り出し面２にレーザ光などをあて
参照信号を取り出せば光部品３位置に対して誤差を生じ
る。
うとしたとき、この切り出し面２にレーザ光などをあて
参照信号を取り出せば光部品３位置に対して誤差を生じ
る。
（４）発明の目的
本発明はチップ周囲に光部品との位置関係が正確に、示
された段差をエツチングによって作りこれをチップボン
デングにおいて利用する光集積回路チップの高位置精度
ボンディング法を提供するものである。
された段差をエツチングによって作りこれをチップボン
デングにおいて利用する光集積回路チップの高位置精度
ボンディング法を提供するものである。
（５）発明の構成
本発明は、光部品、光集積回路が形成されたチップ上に
、チップポンディング位置決め用のパターンを形成した
後、該位置決めパターンを含むようにチップ切り出し、
該チップをヒートシンク上に該パターンを基準としてボ
ンディングすることを特徴とする。
、チップポンディング位置決め用のパターンを形成した
後、該位置決めパターンを含むようにチップ切り出し、
該チップをヒートシンク上に該パターンを基準としてボ
ンディングすることを特徴とする。
本発明は、プラズマエツチング（ＲＩ Ｅ）又はケミカ
ルエツチングによってチップ周囲に段差をつける。段差
の光部品からの位置精度は集積回路作成プロセスと同じ
フォ１〜ソングラフィプロセスで決定され、切り出し精
度とは関係なく、この段差部にコリメートされたレーザ
光をあてることによって光集積回路チップの位置を正確
に読み出すことができる。この読み出された信号によっ
て外部の実装治具を自動制御することによってヒートシ
ンクや基板への取付は位置精度を正確にすることができ
る。
ルエツチングによってチップ周囲に段差をつける。段差
の光部品からの位置精度は集積回路作成プロセスと同じ
フォ１〜ソングラフィプロセスで決定され、切り出し精
度とは関係なく、この段差部にコリメートされたレーザ
光をあてることによって光集積回路チップの位置を正確
に読み出すことができる。この読み出された信号によっ
て外部の実装治具を自動制御することによってヒートシ
ンクや基板への取付は位置精度を正確にすることができ
る。
（６３発明の実施例
以下図面を参照して本発明の詳細な説明する。
本発明は光部品、光集積回路の作製されたウェハーを光
半導体チップとして切り出す前に、チップ周辺をエツチ
ングし、チップ表面と光部品、光集積回路の形成された
チップ周辺に一定の段差をつける。この段差はチップ上
の光部品からみて所定の位置に高精度につけられる。そ
の後エツチングした部分を比較的低精度で切り出すこと
ができ、ヒートシンクや基板にチップボンデングする時
には、高精度に位置づけられた前記段差部分を利用して
行なうものである。
半導体チップとして切り出す前に、チップ周辺をエツチ
ングし、チップ表面と光部品、光集積回路の形成された
チップ周辺に一定の段差をつける。この段差はチップ上
の光部品からみて所定の位置に高精度につけられる。そ
の後エツチングした部分を比較的低精度で切り出すこと
ができ、ヒートシンクや基板にチップボンデングする時
には、高精度に位置づけられた前記段差部分を利用して
行なうものである。
第２図は、従来の自動制御による実装での欠点を取り除
いたもので、パターンニングによって光部品３との位置
関係を一定にした段差４を持つチップを示している。上
からこの段差部を見ながら実装もできるが、段差側面を
ＲＩＥ（プラズマリアクティブエツチング）により鏡面
状態で作成できれば、この段差面にレーザ光をあて正確
な参照信号を取り出すことができ、実装における位置精
度を向上できる。
いたもので、パターンニングによって光部品３との位置
関係を一定にした段差４を持つチップを示している。上
からこの段差部を見ながら実装もできるが、段差側面を
ＲＩＥ（プラズマリアクティブエツチング）により鏡面
状態で作成できれば、この段差面にレーザ光をあて正確
な参照信号を取り出すことができ、実装における位置精
度を向上できる。
第３図は段差部の拡大図を示したものであり、（ａ）が
ＲＩＥｌｂ）がケミカルエッチによる順メサ型４′のも
のと逆メサ型４“のものを示している。
ＲＩＥｌｂ）がケミカルエッチによる順メサ型４′のも
のと逆メサ型４“のものを示している。
なお本実施例では、エツチングにより段差をつける例を
上げたが、第４図のような所定寸法形状のワタのパター
ンの移動・回転を検出できる自動制御実装治具を利用し
た場合には光集積回路チップ１の周辺に特に反射率の高
い膜５を第４図のように蒸着しておけば、これにコリメ
ート光をあてることによってその移置を検出できる。
上げたが、第４図のような所定寸法形状のワタのパター
ンの移動・回転を検出できる自動制御実装治具を利用し
た場合には光集積回路チップ１の周辺に特に反射率の高
い膜５を第４図のように蒸着しておけば、これにコリメ
ート光をあてることによってその移置を検出できる。
またこのような実装治具では、位置確認に用いうる第４
図以外のパターンによっても可能であることはいうまで
もない。
図以外のパターンによっても可能であることはいうまで
もない。
（７）発明の効果
一定位置関係にある段差をチップ周囲につけ、これを見
ながらヒートシンクや基板に対して所定の位置にくるよ
うにしてボンデングする。
ながらヒートシンクや基板に対して所定の位置にくるよ
うにしてボンデングする。
本発明によれば、光集積回路中の光部品の位置を正確に
検出できるので、自動的にヒートシンクや基板にチップ
を実装又はボンデングするときその位置を正確に与える
ことができる。
検出できるので、自動的にヒートシンクや基板にチップ
を実装又はボンデングするときその位置を正確に与える
ことができる。
その結果、光の入出力時の結合損出が低下し、光部品の
完全自動実装に効果がある。
完全自動実装に効果がある。
第１図は従来法を説明する図、第２図は本発明を説明す
る図、第３図は段差部の拡大図、第４図は本発明の他の
実施例を説明する図である。 １：チソプ、２：チソプ切出面、３：光部品。 ３′：集積回路、４．４’、４” ：段差、５：反射率
の高い膜。 草 １ ■ 隼２図 竿３図 庫４図
る図、第３図は段差部の拡大図、第４図は本発明の他の
実施例を説明する図である。 １：チソプ、２：チソプ切出面、３：光部品。 ３′：集積回路、４．４’、４” ：段差、５：反射率
の高い膜。 草 １ ■ 隼２図 竿３図 庫４図
Claims (1)
- 光部品、光集積回路が形成されたチップ上に、チップボ
ンディング位置決め用のパターンを形成した後、該位置
決めパターンを含むようにチップ切り出し、該パターン
を基準位置としてチップボンディングする工程を有する
ことを特徴とする半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58241304A JPH07105406B2 (ja) | 1983-12-21 | 1983-12-21 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58241304A JPH07105406B2 (ja) | 1983-12-21 | 1983-12-21 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60133735A true JPS60133735A (ja) | 1985-07-16 |
| JPH07105406B2 JPH07105406B2 (ja) | 1995-11-13 |
Family
ID=17072286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58241304A Expired - Fee Related JPH07105406B2 (ja) | 1983-12-21 | 1983-12-21 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105406B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5624941A (en) * | 1979-08-07 | 1981-03-10 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS56126922A (en) * | 1980-03-12 | 1981-10-05 | Fujitsu Ltd | Forming method for automatic positioning pattern |
| JPS57169268A (en) * | 1981-04-10 | 1982-10-18 | Mitsubishi Electric Corp | Ohmic electrode material of n type 3-5 group compound semiconductor and formation of ohmic electrode therewith |
| JPS5851526A (ja) * | 1981-09-24 | 1983-03-26 | Hitachi Ltd | 半導体素子ペレツトおよびこれを有する半導体装置 |
| JPS5870528A (ja) * | 1981-10-23 | 1983-04-27 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPS58123787A (ja) * | 1982-01-18 | 1983-07-23 | Fujitsu Ltd | 半導体レ−ザチツプの自動ダイボンデング装置 |
-
1983
- 1983-12-21 JP JP58241304A patent/JPH07105406B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5624941A (en) * | 1979-08-07 | 1981-03-10 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS56126922A (en) * | 1980-03-12 | 1981-10-05 | Fujitsu Ltd | Forming method for automatic positioning pattern |
| JPS57169268A (en) * | 1981-04-10 | 1982-10-18 | Mitsubishi Electric Corp | Ohmic electrode material of n type 3-5 group compound semiconductor and formation of ohmic electrode therewith |
| JPS5851526A (ja) * | 1981-09-24 | 1983-03-26 | Hitachi Ltd | 半導体素子ペレツトおよびこれを有する半導体装置 |
| JPS5870528A (ja) * | 1981-10-23 | 1983-04-27 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPS58123787A (ja) * | 1982-01-18 | 1983-07-23 | Fujitsu Ltd | 半導体レ−ザチツプの自動ダイボンデング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07105406B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005155B1 (ko) | 반도체발광소자의 제조방법 | |
| US5898167A (en) | Optical pick-up head and integrated type optical unit for use in optical pick-up head | |
| US6780661B1 (en) | Integration of top-emitting and top-illuminated optoelectronic devices with micro-optic and electronic integrated circuits | |
| US5659566A (en) | Semiconductor laser module and method of assembling semiconductor laser module | |
| US5438586A (en) | Apparatus with light-emitting element and method for producing it | |
| EP0558795A1 (en) | Method for producing semiconductor chips | |
| US20220107474A1 (en) | Photonic Die Alignment | |
| KR20000006261A (ko) | 기능소자와그제조방법및이기능소자를이용한광디스크장치 | |
| JPH0685322A (ja) | 光電子デバイスの作製方法 | |
| US5781576A (en) | Semiconductor laser device and optical disk drive | |
| US6137121A (en) | Integrated semiconductor light generating and detecting device | |
| JPH11274259A (ja) | 厚さ測定装置および厚さ制御装置 | |
| JPS60133735A (ja) | 半導体装置の製法 | |
| JPH08201660A (ja) | 光結合モジュールとその製造方法 | |
| JPH0810496B2 (ja) | 光学ヘツドの製造方法 | |
| US6839139B2 (en) | Bench based integrated wavelength locker | |
| US6922425B2 (en) | Semiconductor laser device and optical pickup device | |
| JPH11233427A (ja) | 近接場光リソグラフィー装置および方法 | |
| JP2005221703A (ja) | 光学素子の製造方法 | |
| JP4924857B2 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JPS62269036A (ja) | 回折格子の回折効率分布自動測定方式 | |
| JPS59201441A (ja) | 集束イオンビ−ムを用いたヒユ−ズ切断方法 | |
| JP2002014259A (ja) | 光実装基板及びその製造方法並びに光モジュール | |
| JPH0239520A (ja) | レジスト膜厚の測定方法 | |
| JPH05335355A (ja) | 半導体レーザ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |