JPS6012706B2 - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPS6012706B2 JPS6012706B2 JP51120084A JP12008476A JPS6012706B2 JP S6012706 B2 JPS6012706 B2 JP S6012706B2 JP 51120084 A JP51120084 A JP 51120084A JP 12008476 A JP12008476 A JP 12008476A JP S6012706 B2 JPS6012706 B2 JP S6012706B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sample
- circuit
- capacitor
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Velocity Or Acceleration (AREA)
Description
【発明の詳細な説明】
本発明はビデオテープレコーダ(以下VTRという)の
サーボ回路のように、ある信号の位相を他の信号の位相
に対して所定の関係を保つように制御するための制御装
置に関するものであり、同期引込み時間を短縮するとと
もに比較信号のうちの少くとも一方が欠除した場合でも
次の同期引込みに何ら影響を与えないようにすることを
目的とするものである。
サーボ回路のように、ある信号の位相を他の信号の位相
に対して所定の関係を保つように制御するための制御装
置に関するものであり、同期引込み時間を短縮するとと
もに比較信号のうちの少くとも一方が欠除した場合でも
次の同期引込みに何ら影響を与えないようにすることを
目的とするものである。
通常の平衡点を有する制御系では、直流成分を除去して
構成できない。
構成できない。
そのため制御系に用いるフィル夕回路には直流成分通過
形のローパスフィル夕が良く用いられる。ところが起動
時の如く制御系がステップ応答をすべき時には、フィル
夕の時定数によって応答が制限されるため同期引込み時
間が長くなる欠点があった。もちろんフィル夕の時定数
のみならずモータの時定数によっても制限を受けるが、
ここではフィル夕だけについて考える。即ち、平衡点の
電圧がフィルタ回路のコンデンサに充電されるまでの時
間を要していた。この問題点を解消すべくコンデンサの
アース側端子を平衡点近傍の一定直流電圧でバイアスす
ることが提案されている。
形のローパスフィル夕が良く用いられる。ところが起動
時の如く制御系がステップ応答をすべき時には、フィル
夕の時定数によって応答が制限されるため同期引込み時
間が長くなる欠点があった。もちろんフィル夕の時定数
のみならずモータの時定数によっても制限を受けるが、
ここではフィル夕だけについて考える。即ち、平衡点の
電圧がフィルタ回路のコンデンサに充電されるまでの時
間を要していた。この問題点を解消すべくコンデンサの
アース側端子を平衡点近傍の一定直流電圧でバイアスす
ることが提案されている。
第1図はこのようなフィルタ回路の一例を示すものであ
り、1は入力端子、2は出力端子、R,,R2は抵抗、
Cはコンデンサ、EBは直流バイアス源である。
り、1は入力端子、2は出力端子、R,,R2は抵抗、
Cはコンデンサ、EBは直流バイアス源である。
端子1へ入力される信号の直流分がE^〔V〕であると
き、バイアス源EBの直流電−庄をE^〔V〕近傍にし
ておけば、コンデンサCへは殆んど電荷を充電させる必
要がなく、充電のための時間を不用にできるものである
。また、3はコンデンサCの信号経路側端子、4はアー
ス側端子である。ところが、この方法であるとVTRサ
ーボ回路の位相制御系の如く、比較信号のうちの少くと
も一方の信号が欠除した時には、フィルタ入力信号(位
相比較出力)が0又は電源電圧に近い電圧の何れかにな
り、前記コンデンサは充電される。
き、バイアス源EBの直流電−庄をE^〔V〕近傍にし
ておけば、コンデンサCへは殆んど電荷を充電させる必
要がなく、充電のための時間を不用にできるものである
。また、3はコンデンサCの信号経路側端子、4はアー
ス側端子である。ところが、この方法であるとVTRサ
ーボ回路の位相制御系の如く、比較信号のうちの少くと
も一方の信号が欠除した時には、フィルタ入力信号(位
相比較出力)が0又は電源電圧に近い電圧の何れかにな
り、前記コンデンサは充電される。
したがって次に信号の欠除がなくなった時はその充電電
荷を逆に放電させなければならず、欠除期間がフィルタ
時定数に比べて無視できない時間に及ぶと同期引込み時
間が長くなってしまう。即ち起動時には効果的であって
も、定常動作時にあって比較信号のうちの少くとも一方
が欠除するような場合には効果的でない。本発明はこの
ような欠点を除去し信号の欠除があった場合でも次の同
期引込みに時定数の影響を与えないようにしたものであ
る。
荷を逆に放電させなければならず、欠除期間がフィルタ
時定数に比べて無視できない時間に及ぶと同期引込み時
間が長くなってしまう。即ち起動時には効果的であって
も、定常動作時にあって比較信号のうちの少くとも一方
が欠除するような場合には効果的でない。本発明はこの
ような欠点を除去し信号の欠除があった場合でも次の同
期引込みに時定数の影響を与えないようにしたものであ
る。
第2図は本発明の基本構成を示し「第3図L第4図は他
の構成を示す。
の構成を示す。
第2図において、入力端子5,6には基準信号又は従属
信号の1方が入力される。
信号の1方が入力される。
基準信号としては速度制御系であれば速度基準信号、位
相制御系であれば位相基準信号であり、従属信号として
は回転速度変検出パルス、回転位置検出パルスがそれぞ
れ該当する。端子5へ入力された矩形波信号S,を波形
変換回路7へ入力し、比較傾斜部例えば正勾配傾斜部を
有する台形波信号S2に変換する。この信号S2をサン
プルホールド回路8の1入力とし、前記端子6へ入力さ
れるサンプリングパルス信号S3を池入力としてサンプ
ルホールド出力を得、次段のフィル夕回路9へ入力し、
フィルタ出力を出力端子2へ導出する。即ち1点鎖線A
で囲んだ部分は従来公知の部分である。本発明は、サン
プルホールド回路10を新たに加えたことにより前記矩
形波信号S,を前記サンプリングパルスS3でサンプリ
ングし、そのサンプルホールド出力のレベル調整を行な
い、前記フィル夕回路9のコンデンサアース側端子4の
バイアス源とするものである。
相制御系であれば位相基準信号であり、従属信号として
は回転速度変検出パルス、回転位置検出パルスがそれぞ
れ該当する。端子5へ入力された矩形波信号S,を波形
変換回路7へ入力し、比較傾斜部例えば正勾配傾斜部を
有する台形波信号S2に変換する。この信号S2をサン
プルホールド回路8の1入力とし、前記端子6へ入力さ
れるサンプリングパルス信号S3を池入力としてサンプ
ルホールド出力を得、次段のフィル夕回路9へ入力し、
フィルタ出力を出力端子2へ導出する。即ち1点鎖線A
で囲んだ部分は従来公知の部分である。本発明は、サン
プルホールド回路10を新たに加えたことにより前記矩
形波信号S,を前記サンプリングパルスS3でサンプリ
ングし、そのサンプルホールド出力のレベル調整を行な
い、前記フィル夕回路9のコンデンサアース側端子4の
バイアス源とするものである。
すなわち、位相比較すべき一方の信号S,の存在にとも
なって生じる一定レベルの信号を他方の信号でサンプル
ホールドし、そのサンプルホールド出力をレベル調整し
て従来の第1図に示すバイアス源EBの代りにコンデン
サCへ印加するものである。このように構成すれば、何
れか一方の信号が欠除した場合でもサンプルホールド回
路8と10の出力を略同一とすることによりコンデンサ
への不用な充電が全く行なわれなくなる。ここでサンプ
ルホールド回路10への入力信号である矩形波信号S,
の代りに台形波信号S2を用いる構成とすればサンプル
ホールド出力が回路8と同一のものが得られフィルタ回
路の作用を打消してしまう。この場合は、第3図に示す
ように新たに加えたパルス遅延回路11でサンプリング
パルスS3を遅延させ、遅延パルスS4をサンプルホー
ルド回路10のサンプリングパルスとすれば良い。
なって生じる一定レベルの信号を他方の信号でサンプル
ホールドし、そのサンプルホールド出力をレベル調整し
て従来の第1図に示すバイアス源EBの代りにコンデン
サCへ印加するものである。このように構成すれば、何
れか一方の信号が欠除した場合でもサンプルホールド回
路8と10の出力を略同一とすることによりコンデンサ
への不用な充電が全く行なわれなくなる。ここでサンプ
ルホールド回路10への入力信号である矩形波信号S,
の代りに台形波信号S2を用いる構成とすればサンプル
ホールド出力が回路8と同一のものが得られフィルタ回
路の作用を打消してしまう。この場合は、第3図に示す
ように新たに加えたパルス遅延回路11でサンプリング
パルスS3を遅延させ、遅延パルスS4をサンプルホー
ルド回路10のサンプリングパルスとすれば良い。
またこの構成であれば信号S2の代りにS,を用いても
何ら差し使えない。点線はそれを示す。次に第4図は他
の実施例を示すもので比較傾斜部を負勾配とした場合で
、第2図、第3図の実施例に比べて極性が逆になるため
極性反転を行う必要がある。
何ら差し使えない。点線はそれを示す。次に第4図は他
の実施例を示すもので比較傾斜部を負勾配とした場合で
、第2図、第3図の実施例に比べて極性が逆になるため
極性反転を行う必要がある。
しかしサンプルホールド回路10の出力の出方はサンプ
ルホールド回路8の出力の出方と磁性が一致するのが好
ましいため、この場合は信号S3をパルス遅延回路1
1′で遅延させ遅延パルスS4′をサンプルホールド回
路8のサンプリングパルスとすれば良い。この時も信号
S2の代りにS,を用いても何ら差し使えない。点線は
それを示す。また図示していないが負勾配傾斜を用いる
場合第2図と同構成でも可能であって、この時は信号S
.の反転信号S,をサンプルホールド回路10の入力と
する必要がある。
ルホールド回路8の出力の出方と磁性が一致するのが好
ましいため、この場合は信号S3をパルス遅延回路1
1′で遅延させ遅延パルスS4′をサンプルホールド回
路8のサンプリングパルスとすれば良い。この時も信号
S2の代りにS,を用いても何ら差し使えない。点線は
それを示す。また図示していないが負勾配傾斜を用いる
場合第2図と同構成でも可能であって、この時は信号S
.の反転信号S,をサンプルホールド回路10の入力と
する必要がある。
ただしこの場合制御系の起動動作時のフィルタ回路9へ
のバイアスの与え方は逆極性となる可能性があるが、定
常動作時の信号欠除に対してはサンプリングパルスS3
が欠除するときのみ効果的であって、矩形波信号S,が
欠除するときは効果的でない面がある。以上のように本
発明は別に設けたサンプルホ−ルド回路にてフィル夕回
路のコンデンサアース側端子の直流バイアスを与える構
成であるため、比較信号のうちの少くとも一方の信号が
欠除した場合でもコンデンサへの逆充電がなく常に同様
な条件で同期引込みが可能であり、引込み時間を短くす
ることができるという特徴を有する。
のバイアスの与え方は逆極性となる可能性があるが、定
常動作時の信号欠除に対してはサンプリングパルスS3
が欠除するときのみ効果的であって、矩形波信号S,が
欠除するときは効果的でない面がある。以上のように本
発明は別に設けたサンプルホ−ルド回路にてフィル夕回
路のコンデンサアース側端子の直流バイアスを与える構
成であるため、比較信号のうちの少くとも一方の信号が
欠除した場合でもコンデンサへの逆充電がなく常に同様
な条件で同期引込みが可能であり、引込み時間を短くす
ることができるという特徴を有する。
第1図は従来の制御装置におけるフィル夕の結線図、第
2図、第3図、第4図aは本発明の一実施例における制
御装置のブロック図、同bはその動作を説明する波形図
である。 7・・・・・・波形変換回路、8・・・・・・サンプル
ホールド回路、9・・・・・・フィルタ回路、10・・
・…サンプルホールド回路。 第1図 第2図 第3図 第4図
2図、第3図、第4図aは本発明の一実施例における制
御装置のブロック図、同bはその動作を説明する波形図
である。 7・・・・・・波形変換回路、8・・・・・・サンプル
ホールド回路、9・・・・・・フィルタ回路、10・・
・…サンプルホールド回路。 第1図 第2図 第3図 第4図
Claims (1)
- 1 第1の信号と第2の信号の位相比較を行なう第1の
サンプルホールド回路と、上記第1のサンプルホールド
回路の出力を入力とし、出力側とアース側の間にコンデ
ンサが接続され、少くとも直流成分伝達可能なフイルタ
回路と、前記第1の信号にともなって生じる一定レベル
の信号を、前記第2の信号でサンプルホールドする第2
のサンプルホールド回路と、この第2のサンプルホール
ド回路のホールド出力に応じた予じめ定められた一定レ
ベルの信号を上記フイルタ回路のコンデンサのアース側
のバイアスとして供給する手段とよりなる制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51120084A JPS6012706B2 (ja) | 1976-10-05 | 1976-10-05 | 制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51120084A JPS6012706B2 (ja) | 1976-10-05 | 1976-10-05 | 制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5345210A JPS5345210A (en) | 1978-04-22 |
JPS6012706B2 true JPS6012706B2 (ja) | 1985-04-03 |
Family
ID=14777500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51120084A Expired JPS6012706B2 (ja) | 1976-10-05 | 1976-10-05 | 制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6012706B2 (ja) |
-
1976
- 1976-10-05 JP JP51120084A patent/JPS6012706B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5345210A (en) | 1978-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5946131B2 (ja) | 符号化回路 | |
JPS6334710B2 (ja) | ||
JPS6012706B2 (ja) | 制御装置 | |
JPS6216088A (ja) | 直流モ−タの駆動回路 | |
JPH026310B2 (ja) | ||
US4517501A (en) | Rotation control system | |
US4682232A (en) | Capacitor coupled circuit | |
KR930001595Y1 (ko) | 2개의 파이로트 신호를 이용한 자동 트래킹화인(atf)회로 | |
JP2872882B2 (ja) | ビデオテープレコーダのパワーオンリセット方法及び回路及びビデオテープレコーダ | |
JPS6220919Y2 (ja) | ||
KR940002753Y1 (ko) | 녹화제어회로 | |
JPS5828784B2 (ja) | 周波数弁別器 | |
JPH0533584B2 (ja) | ||
JP2638821B2 (ja) | 積分型a−d及びd−a変換器 | |
JPH0419880Y2 (ja) | ||
KR900000096B1 (ko) | 자동 트래킹 회로 | |
JPS6348104B2 (ja) | ||
KR880002410Y1 (ko) | 영상재생기기의 수직동기신호를 이용한 스캔서치 장치 | |
SU1399813A1 (ru) | Устройство автотрекинга | |
SU1094065A1 (ru) | Устройство дл управлени скоростью магнитного носител | |
KR900008393Y1 (ko) | Vtr의 슬로우 트래킹 자동 조정회로 | |
JPS63252070A (ja) | フイ−ドバツククランプ回路 | |
JPH0452074B2 (ja) | ||
JPH05342705A (ja) | ビデオテープレコーダのサーボ系 | |
JPS6125259B2 (ja) |