JPS60119782A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60119782A JPS60119782A JP22715283A JP22715283A JPS60119782A JP S60119782 A JPS60119782 A JP S60119782A JP 22715283 A JP22715283 A JP 22715283A JP 22715283 A JP22715283 A JP 22715283A JP S60119782 A JPS60119782 A JP S60119782A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- oxide film
- field oxide
- element region
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000002955 isolation Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 230000001627 detrimental effect Effects 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 11
- 230000037303 wrinkles Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は、半導体装置に関し、特にＭＯ８構造トランジ
スタを有する半導体装置に関する。
スタを有する半導体装置に関する。
口、従来技術
第１図（ａ） 、 （ｂ）は従来のＭＯ８構造トランジ
スタを有する半導体装置の平面図および断面図である。
スタを有する半導体装置の平面図および断面図である。
第１図（ａ） 、 （ｂ）において、シリコン基板１の
上面側において、素子分離用のフィールド酸化膜２によ
って区別された素子領域３内の、ソース４とドレイン５
との間の上面には、ゲート酸化膜６を介して、ポリシリ
コンのゲート電極７が設けられている。ここでゲート長
し＝５μｍ１ゲート幅Ｗ＝３０μｍである。フィールド
酸化膜４はロコス（ＬＯＣＯ８）法で形成されているた
め、境界部に段差が生じておシ、ポリシリコンゲート７
は、フィールド酸化膜２の境界の段差部分８で曲がって
いる。そして、この部分で細シ９が生じている。また、
露光はステッパであシ、ポジレジストを用いている。ゲ
ート７の段差部８における細シの現象は、ゲート長しが
１〜２μｍになるとさらに顕著に影響が現われる。なぜ
ならば、この細シはたかだか０．３μｍ程度であるが、
ゲート長りが５μｍでは０３μｍ細っても６％の減少し
かないが、２μｍでは１５チの減少であシ、影響は大き
い。この影響としてパンチスルーなどがあげられ、トラ
ンジスタの特性の劣化やばらつきを大きくする。
上面側において、素子分離用のフィールド酸化膜２によ
って区別された素子領域３内の、ソース４とドレイン５
との間の上面には、ゲート酸化膜６を介して、ポリシリ
コンのゲート電極７が設けられている。ここでゲート長
し＝５μｍ１ゲート幅Ｗ＝３０μｍである。フィールド
酸化膜４はロコス（ＬＯＣＯ８）法で形成されているた
め、境界部に段差が生じておシ、ポリシリコンゲート７
は、フィールド酸化膜２の境界の段差部分８で曲がって
いる。そして、この部分で細シ９が生じている。また、
露光はステッパであシ、ポジレジストを用いている。ゲ
ート７の段差部８における細シの現象は、ゲート長しが
１〜２μｍになるとさらに顕著に影響が現われる。なぜ
ならば、この細シはたかだか０．３μｍ程度であるが、
ゲート長りが５μｍでは０３μｍ細っても６％の減少し
かないが、２μｍでは１５チの減少であシ、影響は大き
い。この影響としてパンチスルーなどがあげられ、トラ
ンジスタの特性の劣化やばらつきを大きくする。
このゲートポリシリコンの細シの原因は段差部分のレジ
ストの厚さが不均一なためである。この様子は第２図に
示すように、段部では、ポリシリコン層７ａの上面に形
成されたレジス）１０の厚さが厚くなる。このレジスト
１０はポジであるので、厚い部分はど少ない光量で反応
し、溶解しやすくなる。したがって、段部のゲートのレ
ジストパターン１０の幅は狭くなる。このため、第１図
のようにゲートポリシリコンに細い部分９が生じるので
ある。
ストの厚さが不均一なためである。この様子は第２図に
示すように、段部では、ポリシリコン層７ａの上面に形
成されたレジス）１０の厚さが厚くなる。このレジスト
１０はポジであるので、厚い部分はど少ない光量で反応
し、溶解しやすくなる。したがって、段部のゲートのレ
ジストパターン１０の幅は狭くなる。このため、第１図
のようにゲートポリシリコンに細い部分９が生じるので
ある。
ハ０発明の目的
本発明は、ＭＯ８構造トランジスタを有する半導体装置
において、上記のような問題を解決した半導体装置を提
供することを目的とする。
において、上記のような問題を解決した半導体装置を提
供することを目的とする。
二０発明の構成
本発明は、素子領域とフィールド酸化膜との境界におけ
る段差部においてゲートを太くしたＭＯ８構造トランジ
スタであシ、段差部分におけるゲート長の不均一を防ぐ
ことによって、パンチスルーなどを防ぎ、トランジスタ
の特性を安定させている０ ホ、実施例 つぎに本発明を実施例によシ説明する。
る段差部においてゲートを太くしたＭＯ８構造トランジ
スタであシ、段差部分におけるゲート長の不均一を防ぐ
ことによって、パンチスルーなどを防ぎ、トランジスタ
の特性を安定させている０ ホ、実施例 つぎに本発明を実施例によシ説明する。
第３図（ａ） 、 （ｂ）は本発明の一実施例の平面図
と断面図である。これらの図において、素子領域３を囲
む素子分離用のフィールド酸化膜２の境界の段差部８に
かけて、ポリシリコンゲート１１は、中央のゲート長Ｌ
＝２μｍから急に横に拡がっている。
と断面図である。これらの図において、素子領域３を囲
む素子分離用のフィールド酸化膜２の境界の段差部８に
かけて、ポリシリコンゲート１１は、中央のゲート長Ｌ
＝２μｍから急に横に拡がっている。
そのため、実際には、段差部８のところセ生じる細シは
、拡がったゲート長ＬＬのために無視でき、細シによシ
発生するトランジスタ特性への影響はほとんど出ないの
で、特性の揃ったＭＯ８構造トランジスタが得られる。
、拡がったゲート長ＬＬのために無視でき、細シによシ
発生するトランジスタ特性への影響はほとんど出ないの
で、特性の揃ったＭＯ８構造トランジスタが得られる。
第４図は本発明の他の実施例の平面図である。
第４図において、素子領域３を囲むフィールド酸化膜２
の境界の段差部８にかけて、ポリシリコンゲート１２は
、中央のゲート長Ｌ＝２μから漸次横に拡げて、その端
部にかけて太くなっている。
の境界の段差部８にかけて、ポリシリコンゲート１２は
、中央のゲート長Ｌ＝２μから漸次横に拡げて、その端
部にかけて太くなっている。
したがって、ゲート１２形成の際には、段部８における
レジストパターンの厚みの不均一から発生するゲートの
細りは、段部にかけてのゲート長の拡大のために無視で
き、細シによるトランジスタ特性に与える影響はほとん
ど出ない。
レジストパターンの厚みの不均一から発生するゲートの
細りは、段部にかけてのゲート長の拡大のために無視で
き、細シによるトランジスタ特性に与える影響はほとん
ど出ない。
へ１発明の効果
上述のとおシ、本発明によシ、特性の揃ったＭＯ３構造
トランジスタを形成できる。また、本発明によって素子
領域と素子分離領域との境界において、ソースとドレイ
ンとの間のリーク電流があった場合、その電流を減少さ
せることができる。
トランジスタを形成できる。また、本発明によって素子
領域と素子分離領域との境界において、ソースとドレイ
ンとの間のリーク電流があった場合、その電流を減少さ
せることができる。
このように、本発明は、ＭＯ８構造トランジスタを有す
る半導体装置の製造方法を変えずに、ＭＯ８構造トラン
ジスタの特性の安定化を実現するものである。
る半導体装置の製造方法を変えずに、ＭＯ８構造トラン
ジスタの特性の安定化を実現するものである。
なお、上側ではゲートにポリシリコンを用いたがポリシ
リコンの代わりに、モリブデンやアルミニウムなどの他
の物質でも、本発明は同様に適用される。
リコンの代わりに、モリブデンやアルミニウムなどの他
の物質でも、本発明は同様に適用される。
第１図（ａ）、 （ｂ）は従来技術によるＭＯＳトラン
ジスタの平面図と断面図である。第２図（ａ） 、 （
ｂ）はポジレジストの段差部分における細シを示した断
面図と平面図である。第３図（ａ） 、 （ｂ）は本発
明の一実施例の平面図と断面図、第４図は本発明の仙の
実施例の平面図である。 １・・・・・・シリコン基板、２・・・・・・フィール
ド酸化膜、３・・・・・・素子領域、４・・・・・・ソ
ース、訃・・・・・ドレイン、６・・・・・・ゲート酸
化膜、７，１１．１２・・・・・・ポリシリコンゲート
、７ａ・・・・・・ポリシリコン層、８・・・・・・段
差部、９・・・・・・細９部、１０・・・・・・レジス
ト（パターン）０ 第／ 図 第５Ｖ
ジスタの平面図と断面図である。第２図（ａ） 、 （
ｂ）はポジレジストの段差部分における細シを示した断
面図と平面図である。第３図（ａ） 、 （ｂ）は本発
明の一実施例の平面図と断面図、第４図は本発明の仙の
実施例の平面図である。 １・・・・・・シリコン基板、２・・・・・・フィール
ド酸化膜、３・・・・・・素子領域、４・・・・・・ソ
ース、訃・・・・・ドレイン、６・・・・・・ゲート酸
化膜、７，１１．１２・・・・・・ポリシリコンゲート
、７ａ・・・・・・ポリシリコン層、８・・・・・・段
差部、９・・・・・・細９部、１０・・・・・・レジス
ト（パターン）０ 第／ 図 第５Ｖ
Claims (1)
- ＭＯ８構造を有する半導体装置において、素子分離領域
の境界におけるゲート部分を中央部のゲート長よシ太く
したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22715283A JPS60119782A (ja) | 1983-12-01 | 1983-12-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22715283A JPS60119782A (ja) | 1983-12-01 | 1983-12-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60119782A true JPS60119782A (ja) | 1985-06-27 |
Family
ID=16856307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22715283A Pending JPS60119782A (ja) | 1983-12-01 | 1983-12-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60119782A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0239250A2 (en) * | 1986-02-28 | 1987-09-30 | Kabushiki Kaisha Toshiba | Short channel MOS transistor |
| FR2617642A1 (fr) * | 1987-06-30 | 1989-01-06 | Thomson Semiconducteurs | Transistor a effet de champ |
| US4908683A (en) * | 1986-03-19 | 1990-03-13 | Harris Corporation | Technique for elimination of polysilicon stringers in direct moat field oxide structure |
| EP0800216A2 (en) * | 1996-04-04 | 1997-10-08 | International Business Machines Corporation | Transistor gate to minimize agglomeration defect sensitivity |
-
1983
- 1983-12-01 JP JP22715283A patent/JPS60119782A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0239250A2 (en) * | 1986-02-28 | 1987-09-30 | Kabushiki Kaisha Toshiba | Short channel MOS transistor |
| US4908683A (en) * | 1986-03-19 | 1990-03-13 | Harris Corporation | Technique for elimination of polysilicon stringers in direct moat field oxide structure |
| FR2617642A1 (fr) * | 1987-06-30 | 1989-01-06 | Thomson Semiconducteurs | Transistor a effet de champ |
| EP0800216A2 (en) * | 1996-04-04 | 1997-10-08 | International Business Machines Corporation | Transistor gate to minimize agglomeration defect sensitivity |
| EP0800216A3 (en) * | 1996-04-04 | 1998-10-07 | International Business Machines Corporation | Transistor gate to minimize agglomeration defect sensitivity |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7161212B2 (en) | Thin film transistor, liquid crystal display using thin film transistor, and method of manufacturing thin film transistor | |
| US5942787A (en) | Small gate electrode MOSFET | |
| JP2004200651A (ja) | トップゲート型薄膜トランジスタの形成方法 | |
| US5763301A (en) | Method for fabricating thin film transistors | |
| US6057582A (en) | Semiconductor device with gate electrode having end portions to reduce hot carrier effects | |
| JPS60119782A (ja) | 半導体装置 | |
| JPH09186335A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US5889290A (en) | Thin film transistor and manufacturing method thereof | |
| JPH05343670A (ja) | オフセット構造のｍｏｓトランジスタおよびその製造方法 | |
| JPS60113473A (ja) | 半導体装置の製造方法 | |
| KR100687334B1 (ko) | 박막트랜지스터의 제조방법 | |
| US10418281B2 (en) | Method for manufacturing semiconductor device | |
| JPH02272760A (ja) | Ｍｏｓトランジスタ | |
| KR960026570A (ko) | 고집적 반도체 소자 제조방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR970003962A (ko) | 반도체 소자의 고집적 트렌지스터 제조 방법 | |
| JPH0417370A (ja) | 薄膜トランジスタ | |
| KR960035905A (ko) | 드레인 오프셋 구조의 박막 트랜지스터 제조 방법 | |
| KR920015641A (ko) | 전계효과 트랜지스터가 구비된 반도체 디바이스 제조방법 | |
| KR0171736B1 (ko) | 전계효과트랜지스터 제조 방법 | |
| KR20040043445A (ko) | 트랜지스터의 게이트전극 형성방법 | |
| JPH0653499A (ja) | 半導体装置 | |
| JPH07211910A (ja) | 薄膜トランジスタ | |
| KR950025933A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR970030809A (ko) | 마스크롬 제조방법 |