FR2617642A1 - Transistor a effet de champ - Google Patents

Transistor a effet de champ Download PDF

Info

Publication number
FR2617642A1
FR2617642A1 FR8709240A FR8709240A FR2617642A1 FR 2617642 A1 FR2617642 A1 FR 2617642A1 FR 8709240 A FR8709240 A FR 8709240A FR 8709240 A FR8709240 A FR 8709240A FR 2617642 A1 FR2617642 A1 FR 2617642A1
Authority
FR
France
Prior art keywords
region
grid
effect transistor
transistor
corners
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8709240A
Other languages
English (en)
Inventor
Alexis Marquot
Francois Tailliet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Semiconducteurs SA
Original Assignee
Thomson Semiconducteurs SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Semiconducteurs SA filed Critical Thomson Semiconducteurs SA
Priority to FR8709240A priority Critical patent/FR2617642A1/fr
Publication of FR2617642A1 publication Critical patent/FR2617642A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

L'invention a pour objet un transistor à effet de champ comportant une région de source 4, une région de drain 3 et une région de canal recouverte par une grille de commande 30, dans lequel la région de source et/ou la région de drain à une zone adjacente à la grille, délimitée par deux bords formant deux coins avec la grille qui sont situés du côté du canal, et qui ont une forme arrondie ou bisseautée pour réduire le risque de claquage dans ces coins en cas de surtensions de la région considérée et le substrat. Application aux transistors à effet de champs.

Description

TRANSISTOR A EFFET DE CHAMP
La présente invention concerne un transistor a effet de champ.
De façon classique, comme cela est représenté sur la figure 1, un transistor à effet de champ comporte une région de source 4, une région de drain 3 et une région de canal recouverte par la grille de commande 20 de ce transistor. Les régions de source et de drain sont obtenues par implantation et diffusion de dopants dans le substrat . En dehors de ces zones le substrat est recouvert d'oxyde épais 1. Les réglons de drain et de source ont chacune une zone adjacente à la grille. En vue de dessus,. la grille à la forme d'un ruban, les régions de drain et de source sont délimitées de oxyde épais 1 par deux bords 11 et 12 de longueur suffisante pour permettre les connexions sur le circuit.Pour simplifier, les bords 11 et 12 ont été interrompus de manière à faire apparaître deux autres frontières 10 et 14 avec l'oxyde épais pour définir la zone active 100 du transistor. Bien entendu, les bords 11 et 12 peuvent, comme cela est représenté, avoir une direction rectiligne en se rapprochant des frontières 10 et 14, mais ils peuvent également avoir une direction oblique en se rapprochant de ces frontières.
Les bords 10 et 11 délimitant les régions de drain et de source sont perpendiculaires aux bords de la grille dans les zones drain et source adjacentes à la grille. Ces deux bords 10 et 11 forment chacun avec chacun des bords de la grille un coin 21.
Les frontières 10, 11, 12, 14 de l'oxyde épais définissent la zone active du transistor. Les bords de la grille se trouvent à l'aplomb des régions source et drain du transistor.
Or, ces transistors sont vulnérables en cas de surtension entre la région de drain et le substrat ou en cas de surtension entre la région de source et le substrat.
On a constaté en effet, qu'en présence de surtension entre l'une de ces régions et le substrat, il se produit fréquemment un phénomène de claquage par avalanche engendré par des champs électriques intenses au niveau des jonctions. Le claquage du transisior se produit en particulier dans les coins 21 de la région drain 3 (ou source) qui sont situés du côté du canal. On constate que dans ces coins les champs électriques sont les plus intenses lors de la surtension. Si bien que lorsque se produisent de telles surtensions les coins 21 sont détériorés.
Le problème général que l'invention résoud est celui de la protection d'un transistor à effet de champs contre les surtensions entre la région de drain et le substrat et/ou entre la région de source et le substrat.
Ce problème de protection du transistor est . résolu selon l'invention d'une façon inattendue par une modification de la forme du transistor.
La présente invention a donc pour objet un transistor à effet de champ comportant une région de source, une région de drain et une région de canal recouverte par une grille de commande, la région de source et/ou la région de drain ayant une zone adjacente à la grille, délimitée par deux bords formant deux coins avec la grille, ces deux coins étant situés du côté du canal, principalement caractérisé en ce que les coins du côté du canal sont biseautés ou arrondis pour réduire le risque de claquage dans ces coins en cas de surtension entre la région considérée et le substrat.
L'invention sera mieux comprise à l'aide de la description détaillée qui est donnée à titre indicatif et nullement limitatif et qui est Illustrée par les schémas qui représentent
- La figure 1, une vue du dessus d'un transistor a effet de champ selon l'art antérieur
- La figure 2, une vue de dessus de la zone active 100 d'un transistor à effet de champ
- La figure 3, une vue de dessus d'un transistor à effet de champ selon une première variante d'un premier mode de réalisation de l'invention;
- La figure 4, une vue de dessus d'un transistor à effet de champ selon une deuxième variante du premier mode de réalisation de l'invention;;
- La figure 5, une vue de dessus de la zone active 500 d'un transistor à effet de champ selon une première variante d'un deuxième mode de réalisation;
- La figure 6, une vue de dessus du transistor à effet de champ selon la figure 4
- La figure 7, une vue de dessus d'un transistor à effet de champ selon une deuxième variante du deuxième mode de réalisation
La figure 2 représente la vue de dessus de la zone active 100 du transistor. Cette zone est définie par les frontières 10, 11, 12, 14 entre l'oxyde épais 1 et le transistor. Les bords 11 et 12 sont suffisamment longs pour permettre les connexions du transistor. Ces bords sont interrompus sur toutes les figures pour mieux montrer la zone active du transistor.Pour simplifier également la représentation, les bords 11 et 12 sont rectilignes proches des frontières 10 et 14, ils pourraient bien entendu être obliques à ce niveau là. On a donc, pour simplifier, délimité la zone active 100 du transistor par les frontières 10, 11, 12, 14.
La définition de la zone active du transistor se fait de manière classique par un procédé d'oxydation localisée qui consiste en un premier temps à déposer du nitrure de silicium que l'on grave ensuite selon le motif définissant cette zone active. On procède ensuite à une oxydation du silicium là où il n'est pas protégé par le nitrure puis on retire ce nitrure. Les autres étapes sont décrites en référence à la figure 3 puisque cette figure 3 représente une vue de dessus complète du transistor à effet de champ. l,'étape suivante consiste à effectuer une oxydation en couche mince pour former l'oxyde de grille. On pratique ensuite un dépôt de silicium polycristallin que l'on grave pour définir la grille et des interconnexions.
On procède par ailleurs de manière classique a une implantation de type n pour un transistor MOS à canal n, ce qui permet de définir de part et d'autre de la grille une région de drain et une région de source dans la zone active où l'implantation n'est pas masquée ni par l'oxyde épais, ni par la grille.
La figure 3 représente donc le schéma complet du transistor dont la réalisation correspond aux étapes précédemment décrites mais dont le dessin de la grille 30 est différent des dessins classiques. Cette figure correspond à un premier mode de réalisation de l'invention. Ce premier mode consiste à utiliser une grille 30 en forme de ruban ayant deux bords longitudinaux 7 et 8 et deux extrémités 5 et 6, les extrémités étant situées au delà des frontières 11 et 12. Les extrémités 5 et 6 sont, selon l'invention, évasées à l'endroit où la grille s'approche des bords frontières 11 et 12.
Selon une première variante de ce mode de réalisation, l'évasement consiste en un écartement des bords 7 et 8 de la grille, ces bords prenant en s'écartant, une forme arrondie définie par les arcs de cercle 9.
L'évasement peut également consister en un évasement du bord 8 du côté du drain par rapport au bord 7 du côté de la source. Ainsi, au moins un bord, le bord situé du côté du drain, comporte en chacune de ses extrémités un arrondi 9. La projection verticale de ces arrondis intercepte les bords 11 et 12.
La figure 4 représente une deuxième variante du premier mode de réalisation du transistor selon l'invention.
Cette variante consiste également à utiliser une grille en forme de ruban dont les extrémités 5 et fi s'évasent à l'endroit où la grille s'approche des bords frontières il et 12. Cependant selon cette variante les bords 7 et 8 du ruban ont une forme biseautée au lieu d'un arrondi. Les bords 7 et 8, ou le bord 8, au moins, (bord situé du côté de la région de drain), comporte en ses extrémités 5 et 6 un tronçon 13 biseauté. La grille est placée de sorte que la projection verticale de chaque tronçon 13 intercepte un côté 11 ou 12.
Sur la figure 5, on a représenté la zone active 500 d'un transistor selon l'invention. Cette figure correspond à un deuxième mode de réalisation de l'invention dans laquelle, la frontière entre l'oxyde épais 1 et la zone active a un dessin différent du dessin classique. Cette frontière est constituée par les bords 51, 52, 10 et 14. Pour les mêmes raisons que celles énnoncées à propos de la figure 2, les bords 51 et 52 ont été interrompus.
Cette figure représente une - vue de dessus du transistor. La région active 500 est entourée d'oxyde épais 1.
Cette région active 500 a dans la partie relative à l'invention définie par les zones proches de la grille, la forme d'un diabolo ou d'une section diamétrale de poulie. La partie relative à l'invention est définie par les bords 51 et 52 et deux autres frontières fictives 40 qui sont tracées en traits pointillés pour délimiter ce que l'on entend par zone proches de la grille. Cette figure correspond donc à un deuxième mode de réalisation, mais également à une première variante de ce deuxième mode.
Sur la figure 6, on a représenté le schéma complet du transistor vu de dessus, d'après le deuxième mode de réalisation. Le transistor a la forme d'un papillon dont la région de source 4 et la région de drain 3 représentent les ailes et dont la grille 60 représente le corps.
la grille 60 à la forme d'un ruban. Les bords 51 et 52 ont la forme d'une gorge au niveau de la région de canal. La gorge 42 correspondant À la gorge de la poulie et constituant la région de canal, s'évase en prenant une forme arrondie (selon cette première variante). Les bords frontières 51 et- 52 comportent donc au moins deux arrondis 41 ces arrondis étant situés du côté de la région du drain 3. Elle peut également comporter deux arrondis 41 du côté de la région de source 4. La grille est placée de sorte que les bords 61 et 62 de la projection verticale de cette grille 60 interceptent les arrondis 41.
Sur la figure 7, on a représenté une vue de dessus d'un schéma complet d'un transistor selon l'invention, qui correspond à une deuxième variante de ce deuxième mode de réalisation. D'après cette variante la gorge 42 de la poulie s'évase en prenant une forme biseautée. La grille en forme de ruban ou de bande, est placée de sorte que les tronçons de biseau 43 des bords 51 et 52 interceptent le bord 61 (côté drain) de la projection verticale de la grille 60. Les tronçons de biseau 43 peuvent également intercepter le bord 62 (côté source) de la projection verticale de la grille 60.

Claims (4)

RFVFNDICATIONS
1. Transistor à effet de champ comportant une région de source (4), une région de drain (3) et une région de canal recouverte par une grille de commmande (30, 60), la région de source et/ou la région de drain ayant une zone adjacente à la grille, délimitée par deux bords formant deux coins avec la grille, ces deux coins étant situés du côté du canal, caractérisé en ce que les coins (9, 13, 41, 43) du côté du canal sont biseautés ou arrondis pour réduire le risque de claquage dans ces coins en cas de surtension de la région considérée et le substrat.
2. Transistor à effet de champ selon la revendication, 1 caractérisé en ce que le transistor est formé dans une zone (100) entourée d'oxyde épais et en ce que la grille a une forme de ruban (30) qui s'évase à ses deux extrémités (5, 6) à l'endroit où la grille s'approche de la frontière entre ladite région et l'oxyde épais.
3. Transistor à effet de champ selon la revendication 1, caractérisé en ce que le transistor est formé dans une zone (500) entourée d'oxyde épais et en ce que ce transistor a une forme de papillon dont la région de source (4) et la région de drain (3) représentent les ailes et la grille (60) le corps de l'insecte.
4. Transistor à effet de champ selon la revendication 1, caractérisé en ce que le transistor est formé dans une zone (500) entourée d'oxyde épais ayant une forme analogue à une section diamétrale de poulie présentant une gorge évasée (42), la grille (60) étant constituée par une bande dont un bord (61) au moins passe à l'aplomb d'un bord (43) évasé de la gorge.
FR8709240A 1987-06-30 1987-06-30 Transistor a effet de champ Withdrawn FR2617642A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8709240A FR2617642A1 (fr) 1987-06-30 1987-06-30 Transistor a effet de champ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8709240A FR2617642A1 (fr) 1987-06-30 1987-06-30 Transistor a effet de champ

Publications (1)

Publication Number Publication Date
FR2617642A1 true FR2617642A1 (fr) 1989-01-06

Family

ID=9352698

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8709240A Withdrawn FR2617642A1 (fr) 1987-06-30 1987-06-30 Transistor a effet de champ

Country Status (1)

Country Link
FR (1) FR2617642A1 (fr)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0504992A2 (fr) * 1991-03-22 1992-09-23 Philips Electronics Uk Limited Dispositif semi-conducteur à effet de champ de type latéral à grille isolée
US6621123B1 (en) * 1996-06-12 2003-09-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device, and semiconductor integrated device
US6750517B1 (en) * 2000-11-06 2004-06-15 Taiwan Semiconductor Manufacturing Company Device layout to improve ESD robustness in deep submicron CMOS technology
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US7005330B2 (en) 2003-06-27 2006-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming the gate electrode in a multiple-gate transistor
US7074656B2 (en) 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2020484A (en) * 1978-05-09 1979-11-14 Rca Corp Integrated gate field effect transistors having closed gate structure with controlled avalanche characteristics
JPS56118349A (en) * 1980-02-22 1981-09-17 Fujitsu Ltd Semiconductor device
JPS59228764A (ja) * 1983-06-10 1984-12-22 Seiko Epson Corp 半導体装置
JPS604263A (ja) * 1983-06-22 1985-01-10 Nec Corp Ｍｏｓ電界効果半導体装置
JPS60119782A (ja) * 1983-12-01 1985-06-27 Nec Corp 半導体装置
EP0239250A2 (fr) * 1986-02-28 1987-09-30 Kabushiki Kaisha Toshiba Transistor MOS à canal court

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2020484A (en) * 1978-05-09 1979-11-14 Rca Corp Integrated gate field effect transistors having closed gate structure with controlled avalanche characteristics
JPS56118349A (en) * 1980-02-22 1981-09-17 Fujitsu Ltd Semiconductor device
JPS59228764A (ja) * 1983-06-10 1984-12-22 Seiko Epson Corp 半導体装置
JPS604263A (ja) * 1983-06-22 1985-01-10 Nec Corp Ｍｏｓ電界効果半導体装置
JPS60119782A (ja) * 1983-12-01 1985-06-27 Nec Corp 半導体装置
EP0239250A2 (fr) * 1986-02-28 1987-09-30 Kabushiki Kaisha Toshiba Transistor MOS à canal court

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN, vol. 5, no. 197 (E-86)[869], 15 décembre 1981; & JP-A-56 118 349 (FUJITSU K.K.) 17-09-1981 *
PATENT ABSTRACTS OF JAPAN, vol. 9, no. 102 (E-312)[1825], 4 mai 1985; & JP-A-59 228 764 (SUWA SEIKOSHA K.K.) 22-12-1984 *
PATENT ABSTRACTS OF JAPAN, vol. 9, no. 115 (E-315)[1838], 18 mai 1985; & JP-A-60 4263 (NIPPON DENKI K.K.) 10-01-1985 *
PATENT ABSTRACTS OF JAPAN, vol. 9, no. 277 (E-355)[2000], 6 novembre 1985; & JP-A-60 119 782 (NIPPON DENKI K.K.) 27-06-1985 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0504992A2 (fr) * 1991-03-22 1992-09-23 Philips Electronics Uk Limited Dispositif semi-conducteur à effet de champ de type latéral à grille isolée
EP0504992A3 (en) * 1991-03-22 1993-06-16 Philips Electronics Uk Limited A lateral insulated gate field effect semiconductor device
US6621123B1 (en) * 1996-06-12 2003-09-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device, and semiconductor integrated device
US6750517B1 (en) * 2000-11-06 2004-06-15 Taiwan Semiconductor Manufacturing Company Device layout to improve ESD robustness in deep submicron CMOS technology
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US7074656B2 (en) 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US7701008B2 (en) 2003-04-29 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US8053839B2 (en) 2003-04-29 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US8790970B2 (en) 2003-04-29 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US7005330B2 (en) 2003-06-27 2006-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming the gate electrode in a multiple-gate transistor
US7276763B2 (en) 2003-06-27 2007-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming the gate electrode in a multiple-gate transistor

Similar Documents

Publication Publication Date Title
FR2661278A1 (fr) Transistor a effet de champ et procede de fabrication.
FR2730859A1 (fr) Procede a masquage reduit pour la fabrication de composants mos a grille
EP0323936B1 (fr) Procédé de fabrication d'un circuit intégré comprenant des éléments à deux niveaux de grille
FR2617642A1 (fr) Transistor a effet de champ
FR2739976A1 (fr) Structure de terminaison, dispositif a semi-conducteur, et leurs procedes de fabrication
EP3629380A1 (fr) Structure de diode
FR2573920A1 (fr) Procede de fabrication de structures integrees comprenant des cellules de memoire permanente munies de couches de silicium auto-alignees, et des transistors associes a ces cellules
EP0990266B1 (fr) Transistor hyperfrequence a structure quasi-autoalignee et son procede de fabrication
FR2640081A1 (fr) Transistor a effet de champ vertical
EP0414618B1 (fr) Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication
EP2764550B1 (fr) Point mémoire ram a un transistor
EP0969512A1 (fr) Microstructure comprenant un circuit intégré dans un substrat à une face duquel est agencée une bobine plane
EP0158559A1 (fr) Procédé pour interconnecter les zones actives et/ou les grilles des circuits intégrés cmos
EP0152126B1 (fr) Transistor à effet de champ de type MESTEC pour applications hyperfréquences et procédé de réalisation permettant d'obtenir un tel transistor
EP0410911A1 (fr) Procédé de fabrication d'un circuit intégré à transistors de puissance et logiques comprenant une diode.
FR2526586A1 (fr) Transistor a effet de champ a grille profonde et procede de fabrication
FR2491678A1 (fr) Procede de fabrication d'un transistor a effet de champ et dispositif obtenu selon ce procede
FR2593641A1 (fr) Procede pour fabriquer un transistor a effet de champ a grille isolee.
EP0065464B1 (fr) Procédé de fabrication de circuits intégrés de type MOS
FR2756099A1 (fr) Procede de fabrication d'un transistor npn de surface minimale
US5624866A (en) Semiconductor device provided with trench element isolation film and method for fabricating the same
EP0197838B1 (fr) Procédé de réalisation d'un transistor à effet de champ à métallisation de grille autoalignée
EP0096625B1 (fr) Structure de doigt d'émetteur dans un transistor de commutation et procédé de fabrication
EP0019560A1 (fr) Perfectionnements aux portes logiques à transistors MOS multidrains
EP1146554A1 (fr) Procédé de formation de couches enterrées

Legal Events

Date Code Title Description
ST Notification of lapse