JPS60116212A - 共通モ−ド帰還を有する差動演算増幅器 - Google Patents
共通モ−ド帰還を有する差動演算増幅器Info
- Publication number
- JPS60116212A JPS60116212A JP59216462A JP21646284A JPS60116212A JP S60116212 A JPS60116212 A JP S60116212A JP 59216462 A JP59216462 A JP 59216462A JP 21646284 A JP21646284 A JP 21646284A JP S60116212 A JPS60116212 A JP S60116212A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistors
- transistor
- common mode
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000000872 buffer Substances 0.000 description 8
- 238000013461 design Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000010363 phase shift Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 2
- 125000000524 functional group Chemical group 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 235000010893 Bischofia javanica Nutrition 0.000 description 1
- 240000005220 Bischofia javanica Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
- H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45659—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/153—Feedback used to stabilise the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45651—Indexing scheme relating to differential amplifiers the LC comprising two cascode current sources
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭｏＳトランジスタで製造された差動演算増幅
器に関するものであって、更に詳細には、共通モード帰
還を持った完全に差動的な演算増幅器に関するものであ
る。
器に関するものであって、更に詳細には、共通モード帰
還を持った完全に差動的な演算増幅器に関するものであ
る。
演算増幅器乃至はオペアンプは、ＤＣ信号又はＡＣ信号
を最大数メガヘルツの周波数に迄増幅することの可能な
高利得増幅器である。歴史的に、演算増幅器は初期の頃
のアナログコンピュータに使用され、真空管から製造さ
れていた。バイポーーラ１−ランジスタが現れると、そ
れを使用してより廉価でより高い利得を持った演算増幅
器が製造される様になった。バイポーラのビイルディン
グブロックを使用した演算増幅器の多数の変形や設計が
成される様になった。例えば、Ｍ、 Ｔｏｂｅｙ等の「
演算増幅器：設計及び適用」、１９７１、及び「差動及
び演算増幅器」、ソリッドステートデバイスでの電子回
路の設計におけるマニュアル３（マクグローヒル、１９
７８）等の文献がある。最近になる迄、殆どの濱竺増ｌ
［暴はバＩポー→鈷化ん油田「ア制造されていた。
を最大数メガヘルツの周波数に迄増幅することの可能な
高利得増幅器である。歴史的に、演算増幅器は初期の頃
のアナログコンピュータに使用され、真空管から製造さ
れていた。バイポーーラ１−ランジスタが現れると、そ
れを使用してより廉価でより高い利得を持った演算増幅
器が製造される様になった。バイポーラのビイルディン
グブロックを使用した演算増幅器の多数の変形や設計が
成される様になった。例えば、Ｍ、 Ｔｏｂｅｙ等の「
演算増幅器：設計及び適用」、１９７１、及び「差動及
び演算増幅器」、ソリッドステートデバイスでの電子回
路の設計におけるマニュアル３（マクグローヒル、１９
７８）等の文献がある。最近になる迄、殆どの濱竺増ｌ
［暴はバＩポー→鈷化ん油田「ア制造されていた。
最近現れてきたチップの複雑性における急速な増加の傾
向によって、同一の技術を使用して同一の集積回路上に
完全なアナログ−デジタル副システムを構成する必要性
が生じた。デジタル装置はＭＯＳデバイスによって容易
に製造されていたので、以前にはバイポーラ部品で製造
されていたのと同じタイプのアナログ機能が広（ＭＯ８
技術で製造される傾向となってきた。例えば、Ｄ、 Ａ
、 Ｉｌ。
向によって、同一の技術を使用して同一の集積回路上に
完全なアナログ−デジタル副システムを構成する必要性
が生じた。デジタル装置はＭＯＳデバイスによって容易
に製造されていたので、以前にはバイポーラ部品で製造
されていたのと同じタイプのアナログ機能が広（ＭＯ８
技術で製造される傾向となってきた。例えば、Ｄ、 Ａ
、 Ｉｌ。
ｄｇｅｓ等の「アナログ集積回路用のＭＯ８技術の可能
性Ｊ 、 ＩＥＥＥジャーナル・オブ・ソリッドステー
ト・サーキッツ、２８５〜２９３頁、１９７８年６月、
の文献がある。
性Ｊ 、 ＩＥＥＥジャーナル・オブ・ソリッドステー
ト・サーキッツ、２８５〜２９３頁、１９７８年６月、
の文献がある。
演算増幅器はアナログ部品の重要なビイルディングブロ
ックであるから、ＭＯ８技術においてアナログ部品を製
造する場合には必ずＭＯ８演算増幅器を製造することが
必要であった。この点に関し１例えば、Ｐ、 Ｒ，Ｇｒ
ａｙ等のｒＭＯ３演算増幅器設計−自習的概観Ｊ ＋
ＩＥＩＥＥジャーナル・オブ・ソリッドステート・サー
キッツ、Ｖ、５Ｃ−１７゜９６９頁（１９’８２年、１
２月）の文献がある。多くの適用において、基本的なビ
イルディングブロックであるシングルエンデツド（単一
端）演算増幅器が差動演算増幅器で置換されており、こ
の差動演算増幅器では２つの入力信号の間の差を増幅し
て、その差を２つの出力信号の間の差として供給する。
ックであるから、ＭＯ８技術においてアナログ部品を製
造する場合には必ずＭＯ８演算増幅器を製造することが
必要であった。この点に関し１例えば、Ｐ、 Ｒ，Ｇｒ
ａｙ等のｒＭＯ３演算増幅器設計−自習的概観Ｊ ＋
ＩＥＩＥＥジャーナル・オブ・ソリッドステート・サー
キッツ、Ｖ、５Ｃ−１７゜９６９頁（１９’８２年、１
２月）の文献がある。多くの適用において、基本的なビ
イルディングブロックであるシングルエンデツド（単一
端）演算増幅器が差動演算増幅器で置換されており、こ
の差動演算増幅器では２つの入力信号の間の差を増幅し
て、その差を２つの出力信号の間の差として供給する。
このことを第１図及び第２図に簡単化して概略示しであ
る。従って、第２図の従来のＭＯ８構造においては、２
つの入力がトランジスタ２０及び２１の夫々のゲートへ
供給される。これら２つのゲートに印加される値の間の
差が増幅された後に２つの出力の間の差として配線２７
及び２８上へ供給される。この差動演算増幅器の動作の
説明は止揚したＰ、 Ｒ，Ｇｒａ’／等の文献の９７９
頁に記載されている。
る。従って、第２図の従来のＭＯ８構造においては、２
つの入力がトランジスタ２０及び２１の夫々のゲートへ
供給される。これら２つのゲートに印加される値の間の
差が増幅された後に２つの出力の間の差として配線２７
及び２８上へ供給される。この差動演算増幅器の動作の
説明は止揚したＰ、 Ｒ，Ｇｒａ’／等の文献の９７９
頁に記載されている。
以前ＭＯ８技術において製造されていた差動演算増幅器
は高速動作を与え且つ正及び負の出力を与えるものであ
った。然し乍ら、ＭＯ３製造技術の性質から、個々のＭ
ＯＳトランジスタの電気的な特性は特定した範囲に渡っ
て変化可能なものである。従って、個々のＭＯＳトラン
ジスタのスレッシュホールド電圧ｖｔｈは約０．８ボル
トから約１．５ボルトの間で変化することがあるが、そ
れでもなおかつ許容限界内に入っている。同様に、移動
度も成る範囲内で変化することがあり、又抵抗も成る限
界値間で変化することがある。特定の値はウェハ毎に異
なり、且つ個々のウェハ上においても異なることとなる
。従って、製造上の明細に従って完全に満足のいくトラ
ンジスタはこの範囲内の電気的な特性を持ったものとい
うことになる。その結果、ＭＯ５技術で製造された差動
演算増幅器は著しく変化する共通モード電圧を有するも
のであることが分かった。共通モード電圧とは、両方の
出力に共通な信号の成分として定義され１例えば、上述
した従来例の配線２７及び２８上に存在する信号の各出
力に共通な成分である。例えば、出力２７上に存在する
信号は共通モード電圧として１ボルトを有し、且つ差動
モード信号としては５ｉｎＷｃｔを有するものとする。
は高速動作を与え且つ正及び負の出力を与えるものであ
った。然し乍ら、ＭＯ３製造技術の性質から、個々のＭ
ＯＳトランジスタの電気的な特性は特定した範囲に渡っ
て変化可能なものである。従って、個々のＭＯＳトラン
ジスタのスレッシュホールド電圧ｖｔｈは約０．８ボル
トから約１．５ボルトの間で変化することがあるが、そ
れでもなおかつ許容限界内に入っている。同様に、移動
度も成る範囲内で変化することがあり、又抵抗も成る限
界値間で変化することがある。特定の値はウェハ毎に異
なり、且つ個々のウェハ上においても異なることとなる
。従って、製造上の明細に従って完全に満足のいくトラ
ンジスタはこの範囲内の電気的な特性を持ったものとい
うことになる。その結果、ＭＯ５技術で製造された差動
演算増幅器は著しく変化する共通モード電圧を有するも
のであることが分かった。共通モード電圧とは、両方の
出力に共通な信号の成分として定義され１例えば、上述
した従来例の配線２７及び２８上に存在する信号の各出
力に共通な成分である。例えば、出力２７上に存在する
信号は共通モード電圧として１ボルトを有し、且つ差動
モード信号としては５ｉｎＷｃｔを有するものとする。
出力線２８上に存在する信号は、共通モード電圧として
、同様に、ｌボルトを有し、且っ差動モード信号として
は一５ｉｎＷｃｔを有するものとする。両方の出力信号
に対して、ＷｃはＡＣ信号の周波数であってその単位は
ランフ２フ秒である。共通モード電圧における変化がこ
の様な差動演算増幅器の有用なダイナミックレンジを著
しく制限していた。通常、ダイナミックレンジが広いと
いうことが演算増幅器の有用性を拡大するものであるか
ら、このことは望ましいことではない。定義上、ダイナ
ミックレンジは最小の検知可能な信号と特定した歪が発
生するレベルとの間の動作範囲である。共通モード電圧
が上述した如く変化すると、特定のウェハ上の特定のチ
ップ上の与えられた増幅器に対して、共通モード電圧は
出方電圧の振れを電源（例えば正電源）の一端でクリッ
プさせ、一方反対方向においては一層大きな振れを起こ
させる。
、同様に、ｌボルトを有し、且っ差動モード信号として
は一５ｉｎＷｃｔを有するものとする。両方の出力信号
に対して、ＷｃはＡＣ信号の周波数であってその単位は
ランフ２フ秒である。共通モード電圧における変化がこ
の様な差動演算増幅器の有用なダイナミックレンジを著
しく制限していた。通常、ダイナミックレンジが広いと
いうことが演算増幅器の有用性を拡大するものであるか
ら、このことは望ましいことではない。定義上、ダイナ
ミックレンジは最小の検知可能な信号と特定した歪が発
生するレベルとの間の動作範囲である。共通モード電圧
が上述した如く変化すると、特定のウェハ上の特定のチ
ップ上の与えられた増幅器に対して、共通モード電圧は
出方電圧の振れを電源（例えば正電源）の一端でクリッ
プさせ、一方反対方向においては一層大きな振れを起こ
させる。
然し乍ら、これによりダイナミックレンジが失われる。
何故ならば、電源の一方におけるクリップを除去する為
に信号の振れを減少させねばならないからである。従来
の演算増幅器も電源排除特性が劣っていた。例えば、Ｙ
、 Ａ、 ＨａｑｕｅのｒｃＭ。
に信号の振れを減少させねばならないからである。従来
の演算増幅器も電源排除特性が劣っていた。例えば、Ｙ
、 Ａ、 ＨａｑｕｅのｒｃＭ。
Ｓ回路におけるダイナミックレンジの改良に対する設計
技術Ｊ、１９８’３カスタム集精回路会議のプロシーデ
ィングズ、３７６頁、の文献がある。
技術Ｊ、１９８’３カスタム集精回路会議のプロシーデ
ィングズ、３７６頁、の文献がある。
本発明は以上の点に鑑みなされたものであって、ＭＯ８
技術で製造されると共に共通モード電圧レベルがダイナ
ミックレンジの中心に維持される差動演算増幅器回路を
提供することである。本発明の別の目的とするところは
、完全に差動的な演算増幅器における共通モード電圧に
対して周波数補正を与えることである。本発明の更に別
の目的とするところは動作上製造上の変動の影響を受け
なることが無＜ＭＯ８部品から製造した完全に差動的な
演算増幅器を提供することである。本発明の更に別の目
的とするところは、ＭＯ８部品と結合して帰還回路を設
けてあり該帰還回路が瞬間的な共通モード電圧レベルを
基準電圧と比較し且つエラー電圧を本増幅器に帰還させ
て共通モードを基準レベルに維持させる差動演算増幅器
を提供することである。
技術で製造されると共に共通モード電圧レベルがダイナ
ミックレンジの中心に維持される差動演算増幅器回路を
提供することである。本発明の別の目的とするところは
、完全に差動的な演算増幅器における共通モード電圧に
対して周波数補正を与えることである。本発明の更に別
の目的とするところは動作上製造上の変動の影響を受け
なることが無＜ＭＯ８部品から製造した完全に差動的な
演算増幅器を提供することである。本発明の更に別の目
的とするところは、ＭＯ８部品と結合して帰還回路を設
けてあり該帰還回路が瞬間的な共通モード電圧レベルを
基準電圧と比較し且つエラー電圧を本増幅器に帰還させ
て共通モードを基準レベルに維持させる差動演算増幅器
を提供することである。
本発明によれば、瞬間的な共通モード電圧レベルを検知
する帰還ループを持った完全に差動的な演算増幅器が提
供される。この瞬間的な共通モード電圧レベルは、演算
増幅器の正常な動作に対して通常はダイナミックレンジ
の中心にある共通モードレベルを反映すべく設定されて
いる基準電圧と比較される。この比較によってエラー信
号が発生される。このエラー信号は本増幅器に帰還され
て、共通モード電圧レベルを基準レベルへ向けて調節さ
せる。ＲＣ回路網を使用することによってフェーズシフ
トが導入されるので、共通モード電圧を周波数補正する
ことが必要である。周波数補正はコンデンサ手段によっ
て与えられる。
する帰還ループを持った完全に差動的な演算増幅器が提
供される。この瞬間的な共通モード電圧レベルは、演算
増幅器の正常な動作に対して通常はダイナミックレンジ
の中心にある共通モードレベルを反映すべく設定されて
いる基準電圧と比較される。この比較によってエラー信
号が発生される。このエラー信号は本増幅器に帰還され
て、共通モード電圧レベルを基準レベルへ向けて調節さ
せる。ＲＣ回路網を使用することによってフェーズシフ
トが導入されるので、共通モード電圧を周波数補正する
ことが必要である。周波数補正はコンデンサ手段によっ
て与えられる。
添付の図面を参考に、本発明の具体的な実施の態様に付
いて詳細に説明する。
いて詳細に説明する。
標準の差動演算増幅器は、アクティブフィルタ動作や信
号処理等の適用において広く使用されている。完全に差
動的な入力及び出力の演算増幅器（正及び負の出力に加
えて正及び負の入力が与えられている）が業界において
使用され始めている。
号処理等の適用において広く使用されている。完全に差
動的な入力及び出力の演算増幅器（正及び負の出力に加
えて正及び負の入力が与えられている）が業界において
使用され始めている。
例えば、Ｄ、Ｓｅｎｄｅｎｏｗｉｃｚ等のｒＰＣＭ電話
技術用の差動ＮＭＯＳアナログビイルディングブロック
」、プロシーディング、ｌ５ＳＣＣ１９８２，３８頁の
文献がある。こ九らの演算増幅器に対して、２つの出力
上の共通モード電圧の大きさは、デバイスの大体の動作
に影響を与えるものではない。何故ならば、信号処理は
差動的に行なわれ、共通モード電圧の大きさは両方の出
力において同じであるので、相殺されるからである。然
し乍ら、共通モード電圧の絶対的な値はデバイスの使用
可能なダイナミックレンジに悪影響を与える。デバイス
が広いダイナミックレンジを与えて全ての信号情報を保
存することが重要である。更に、この様な差動演算増幅
器を低電圧ＭＯ８技術で製造する場合には、電源ノイズ
にあまり敏感でない様に動作するものであることが必要
であり、又差動演算増幅器が製造上の変動によって特に
影響されるものではなく個々のトラジスタの電気的な特
性に変動を与えることがないことが望ましい。
技術用の差動ＮＭＯＳアナログビイルディングブロック
」、プロシーディング、ｌ５ＳＣＣ１９８２，３８頁の
文献がある。こ九らの演算増幅器に対して、２つの出力
上の共通モード電圧の大きさは、デバイスの大体の動作
に影響を与えるものではない。何故ならば、信号処理は
差動的に行なわれ、共通モード電圧の大きさは両方の出
力において同じであるので、相殺されるからである。然
し乍ら、共通モード電圧の絶対的な値はデバイスの使用
可能なダイナミックレンジに悪影響を与える。デバイス
が広いダイナミックレンジを与えて全ての信号情報を保
存することが重要である。更に、この様な差動演算増幅
器を低電圧ＭＯ８技術で製造する場合には、電源ノイズ
にあまり敏感でない様に動作するものであることが必要
であり、又差動演算増幅器が製造上の変動によって特に
影響されるものではなく個々のトラジスタの電気的な特
性に変動を与えることがないことが望ましい。
これらの目的は、連続的な帰還ループを使用する本発明
の差動演算増幅器によって充足される。
の差動演算増幅器によって充足される。
この様な帰還ループの必要性は従来認められていたが、
何等解決方法は提起されたことは無い。例えば、Ｐ、
Ｒ，Ｇｒａｙ等のｒＭＯ８演算増幅器設計−自習的概観
Ｊ 、 ＩＥＥＥジャーナル・オブ・ソリッドステート
・サーキッツ、Ｖ−５Ｃ−１７、Ｎｏ、 ６，９７９頁
、１９８２年１２月の文献を参照すると良い。帰還回路
を使用する場合の問題は、共通モート出力電圧を差動モ
ード信号電圧から独立的なものとさせることの困難性で
あった。このことは、本発明においては比較手段を組み
込むことによって解決しており、該比較手段は瞬間的な
共通モード電圧を基準電圧と比較し、これら２つの電圧
間の差に基づいてエラー信号を発生させ且つ該エラー信
号を本増幅器に導入して、増幅器の動作を調節し共通モ
ード電圧レベルを任意に選択することの可能な基準レベ
ルヘシフ１−させる。
何等解決方法は提起されたことは無い。例えば、Ｐ、
Ｒ，Ｇｒａｙ等のｒＭＯ８演算増幅器設計−自習的概観
Ｊ 、 ＩＥＥＥジャーナル・オブ・ソリッドステート
・サーキッツ、Ｖ−５Ｃ−１７、Ｎｏ、 ６，９７９頁
、１９８２年１２月の文献を参照すると良い。帰還回路
を使用する場合の問題は、共通モート出力電圧を差動モ
ード信号電圧から独立的なものとさせることの困難性で
あった。このことは、本発明においては比較手段を組み
込むことによって解決しており、該比較手段は瞬間的な
共通モード電圧を基準電圧と比較し、これら２つの電圧
間の差に基づいてエラー信号を発生させ且つ該エラー信
号を本増幅器に導入して、増幅器の動作を調節し共通モ
ード電圧レベルを任意に選択することの可能な基準レベ
ルヘシフ１−させる。
第３図に示した如く、本発明の差動演算増幅器は３つの
機能グループ６５，６６．６７から構成されている。点
線６５内の前端部は従来のＭＯ８差動演算増幅器である
。例えば、Ｐ、 Ｒ，Ｇｒａｙ等のｒＭＯ８演算増幅器
設計−自習的概観Ｊ 、ＩＥＥＥジャーナル・オブ・ソ
リッドステート・サーキッツ、Ｖ、 Ｓ Ｃ−１７、Ｎ
ｏ、、 ６ 、９６９，９７９頁、特に第２３図（１
９８２年１２月）の文献を参照すると良い。
機能グループ６５，６６．６７から構成されている。点
線６５内の前端部は従来のＭＯ８差動演算増幅器である
。例えば、Ｐ、 Ｒ，Ｇｒａｙ等のｒＭＯ８演算増幅器
設計−自習的概観Ｊ 、ＩＥＥＥジャーナル・オブ・ソ
リッドステート・サーキッツ、Ｖ、 Ｓ Ｃ−１７、Ｎ
ｏ、、 ６ 、９６９，９７９頁、特に第２３図（１
９８２年１２月）の文献を参照すると良い。
これらのトランジスタは全てＭＯＳトランジスタであっ
て、ゲート側に向かっている矢印はＰチャンネルトラン
ジスタであることを表し、又ゲー１へから外側へ向かっ
ている矢印はＮチャンネルトランジスタであることを表
している。
て、ゲート側に向かっている矢印はＰチャンネルトラン
ジスタであることを表し、又ゲー１へから外側へ向かっ
ている矢印はＮチャンネルトランジスタであることを表
している。
第３図の実施例は主にＰチャンネルで構成されている。
この増幅器の動作は以下の如くである。
一方の極、例えば正、の人力が配線３６上をＭＯＳトラ
ンジスタ４０のゲートへ印加さ九、反対極性の入力が配
線３７上をＭＯ８Ｉ−ランジスタ４１のゲートへ印加さ
れる。これらのトランジスタを介して流れる電流は、Ｂ
ＩＡＳ １として示しである第１固定ＤＣレベルでゲー
トが制御されるトランジスタ６１を介して供給される。
ンジスタ４０のゲートへ印加さ九、反対極性の入力が配
線３７上をＭＯ８Ｉ−ランジスタ４１のゲートへ印加さ
れる。これらのトランジスタを介して流れる電流は、Ｂ
ＩＡＳ １として示しである第１固定ＤＣレベルでゲー
トが制御されるトランジスタ６１を介して供給される。
公知の技術を使用して、チップ上で得られる電源からチ
ップ上で全てのＢＩＡＳレベルが発生される。特定のレ
ベルの選択は、演算増幅器に所望される動作パラメータ
に応じてなされる単なる設計変更的事項である。差動電
流が夫々トランジスタ４２．４４のソースへ供給される
。１−ランジスタ４．２．４４のゲー１−はＢＩＡＳ
３として示しであるＤＣバイアスで制御される。
ップ上で全てのＢＩＡＳレベルが発生される。特定のレ
ベルの選択は、演算増幅器に所望される動作パラメータ
に応じてなされる単なる設計変更的事項である。差動電
流が夫々トランジスタ４２．４４のソースへ供給される
。１−ランジスタ４．２．４４のゲー１−はＢＩＡＳ
３として示しであるＤＣバイアスで制御される。
増幅はカスケードデバイスとしてのトランジスタ４２．
４４と負荷デバイスとしてのトランジスタ４７−５０を
使用することによって得られる。このカスケードデバイ
スは単にｌ−ランジスタ４２゜４４のソース上の電圧利
得が大きくなりすぎることを防止するものであって、そ
うでなければ、トランジスタ４０．４１のミラー増加さ
れるゲート対ドレイン容量を増大させる。１〜ランジス
タ４４のドレイン上の電圧は、配線６９上に外部的に供
給される増幅器の負の出力として機能し、トランジスタ
４２のドレイン上の電圧は増幅器の正の出力して機能し
外部的に配ａ６８上に供給される。
４４と負荷デバイスとしてのトランジスタ４７−５０を
使用することによって得られる。このカスケードデバイ
スは単にｌ−ランジスタ４２゜４４のソース上の電圧利
得が大きくなりすぎることを防止するものであって、そ
うでなければ、トランジスタ４０．４１のミラー増加さ
れるゲート対ドレイン容量を増大させる。１〜ランジス
タ４４のドレイン上の電圧は、配線６９上に外部的に供
給される増幅器の負の出力として機能し、トランジスタ
４２のドレイン上の電圧は増幅器の正の出力して機能し
外部的に配ａ６８上に供給される。
１−ランジスタ４２，４４を介しての電流は、トランジ
スタ４６及びトランジスタ４３及び４５を夫々介して下
部供・給＄３８へ流れ込む。トランジスタ４３及び４５
のゲート上のＢＩＡＳ ４と示した固定ＤＣバイアスは
該電流を制御し、従って本増幅器の出力電圧及び利得を
制御する。トランジスタ４９及び５０のゲート上の１３
ＩＡｓ ２として示した固定ＤＣバイアスレベルもこの
電流を制御する。
スタ４６及びトランジスタ４３及び４５を夫々介して下
部供・給＄３８へ流れ込む。トランジスタ４３及び４５
のゲート上のＢＩＡＳ ４と示した固定ＤＣバイアスは
該電流を制御し、従って本増幅器の出力電圧及び利得を
制御する。トランジスタ４９及び５０のゲート上の１３
ＩＡｓ ２として示した固定ＤＣバイアスレベルもこの
電流を制御する。
本発明の差動演算増幅器の３段目は、点ｍ６７内に示し
てあり、出力ＩＩＡ６Ｂ及び６９上の電圧を検知し内部
的に発生される基準電圧と比較する帰還回路である。こ
の内部的に発生される基準は、予定されるダイナミック
レンジの中間点に指定されている。（例えば、配線３９
の電圧が＋５ボルトで配線３８の電圧が一５ボルトの場
合、内部的に発生される基準電圧を０ボルトとすること
が可能である。）帰還回路６７の動作は以下の如くであ
る。正の出力線６８はトランジスタ５９のゲー１〜へ接
続さＪしている。負の出力線６９はトランジスタ６０の
ゲートへ接続されている。配＠５９゜６０における電流
は出力線６８及び６９上の電圧の大きさと叱仔目的りご
盛イヒする一出力雷圧は丑４吊キード電圧上に重畳され
た信号成分を有しているので、２つのトランジスタゲー
ト上に印加される信号電圧の極性は反対であるので信号
成分は相殺する。従って、結合されたドレインは出力線
６８及び６９上の共通モード電圧の和に比例する電流を
流させる。加算された電流がトランジスタ６３を介して
供給電圧線へ流れる。トランジスタ６２と６３のゲート
対ソース電圧は同一であるので、トランジスタ６３を介
しての電流はトランジスタ６２を介してミラー電流を発
生させる。トランジスタ５７及び５８はゲートを接地と
して示しである固定の基準レベルへ接続しているが、実
際は、−オンチップの電圧源であって、所望の共通モー
ド電圧を表すべく設定される。
てあり、出力ＩＩＡ６Ｂ及び６９上の電圧を検知し内部
的に発生される基準電圧と比較する帰還回路である。こ
の内部的に発生される基準は、予定されるダイナミック
レンジの中間点に指定されている。（例えば、配線３９
の電圧が＋５ボルトで配線３８の電圧が一５ボルトの場
合、内部的に発生される基準電圧を０ボルトとすること
が可能である。）帰還回路６７の動作は以下の如くであ
る。正の出力線６８はトランジスタ５９のゲー１〜へ接
続さＪしている。負の出力線６９はトランジスタ６０の
ゲートへ接続されている。配＠５９゜６０における電流
は出力線６８及び６９上の電圧の大きさと叱仔目的りご
盛イヒする一出力雷圧は丑４吊キード電圧上に重畳され
た信号成分を有しているので、２つのトランジスタゲー
ト上に印加される信号電圧の極性は反対であるので信号
成分は相殺する。従って、結合されたドレインは出力線
６８及び６９上の共通モード電圧の和に比例する電流を
流させる。加算された電流がトランジスタ６３を介して
供給電圧線へ流れる。トランジスタ６２と６３のゲート
対ソース電圧は同一であるので、トランジスタ６３を介
しての電流はトランジスタ６２を介してミラー電流を発
生させる。トランジスタ５７及び５８はゲートを接地と
して示しである固定の基準レベルへ接続しているが、実
際は、−オンチップの電圧源であって、所望の共通モー
ド電圧を表すべく設定される。
デバイス５７，５８，５９，６０，６１，６２゜６３は
、共通モード電圧の和（５９，６０のゲート上）と基準
電圧の和（５７，５８のゲート上）の差を増幅する差動
増幅器として機能する。構成上、５７，５８，５９，６
Ｑは同一の形状のものに設計される。又、トランジスタ
６２及び６３は同−の形状に設計されている。共通モー
ド電圧と基準電圧との間の増幅された差はノードＡに印
加され、トランジスタ４６のゲートへ供給される。
、共通モード電圧の和（５９，６０のゲート上）と基準
電圧の和（５７，５８のゲート上）の差を増幅する差動
増幅器として機能する。構成上、５７，５８，５９，６
Ｑは同一の形状のものに設計される。又、トランジスタ
６２及び６３は同−の形状に設計されている。共通モー
ド電圧と基準電圧との間の増幅された差はノードＡに印
加され、トランジスタ４６のゲートへ供給される。
従来技術においては、固定電圧がトランジスタに使用さ
れることになる。然し乍ら、本発明においては、ノード
Ａ上の電圧差はエラー信号を表し、それはエラー信号帰
還線上をトランジスタ４６のゲートへ供給されトランジ
スタ４６を介しての電流を制御し、その際に夫々トラン
ジスタ４６，４３．４２，４９，４７及びトランジスタ
４６，４５．４４，５０．４８で構成される２つの回路
部分内のバイアス電流を調整し、従って出力線６８及び
６９上に現れる共通モード電圧は所望の共通モード電圧
、即ちトランジスタ５７及び５８のゲート上に得られる
基準電圧をトラックする。正の出力電圧を発生ずる第１
回路部分はトランジスタ４６．４３，４２，４９．４７
で構成されている。
れることになる。然し乍ら、本発明においては、ノード
Ａ上の電圧差はエラー信号を表し、それはエラー信号帰
還線上をトランジスタ４６のゲートへ供給されトランジ
スタ４６を介しての電流を制御し、その際に夫々トラン
ジスタ４６，４３．４２，４９，４７及びトランジスタ
４６，４５．４４，５０．４８で構成される２つの回路
部分内のバイアス電流を調整し、従って出力線６８及び
６９上に現れる共通モード電圧は所望の共通モード電圧
、即ちトランジスタ５７及び５８のゲート上に得られる
基準電圧をトラックする。正の出力電圧を発生ずる第１
回路部分はトランジスタ４６．４３，４２，４９．４７
で構成されている。
一方、負の出力電圧を発生する第２回路部分はトランジ
スタ４６，４５，４４，５０，４８で構成される。エラ
ー信号が正であって、共通モード電圧が基準電圧よりも
高いことを示す場合、トランジスタ４６のゲート上の電
圧は高であり、前記２つの回路部分内のトランジスタを
介してより多くの電流を流させ、従って共通モード電圧
が低下される。エラー信号が負であって共通モード電圧
が基準電圧よりも低いことを示す場合、トランジスタ４
６のゲート上に印加される電圧が低下し、従って前記２
つの回路部分を介して流れる電流は少なくなり、共通モ
ード電圧は増加される。
スタ４６，４５，４４，５０，４８で構成される。エラ
ー信号が正であって、共通モード電圧が基準電圧よりも
高いことを示す場合、トランジスタ４６のゲート上の電
圧は高であり、前記２つの回路部分内のトランジスタを
介してより多くの電流を流させ、従って共通モード電圧
が低下される。エラー信号が負であって共通モード電圧
が基準電圧よりも低いことを示す場合、トランジスタ４
６のゲート上に印加される電圧が低下し、従って前記２
つの回路部分を介して流れる電流は少なくなり、共通モ
ード電圧は増加される。
２段目は点線６６内に示されている。それは周波数補正
を与えるものであって、トランジスタ５７−６３で構成
される帰還回路６７によってフェーズシフトが導入され
るのでそれが必要である。
を与えるものであって、トランジスタ５７−６３で構成
される帰還回路６７によってフェーズシフトが導入され
るのでそれが必要である。
又、トランジスタ４６，４３，４５，４２．４９を介し
ての利得は更に別のフェーズシフトを導入する。周波数
補正は負の帰還安定性を維持する為に必要である。この
様な周波数補正の必要性は、Ｊ、Ｄ、 Ｇｒａｅｍｅの
「演算増幅器Ｊ、１６５−１６６頁、１９７１、におい
て認識されている。周波数補正はコンデンサ５５．５６
を使用することによって行なわれている。トランジスタ
！５１．５３はトランジスタ５３のゲート上の信号をバ
ッファする機能を有している。このバッファの出力はコ
ンデンサ５５へ供給さ、ｌする。
ての利得は更に別のフェーズシフトを導入する。周波数
補正は負の帰還安定性を維持する為に必要である。この
様な周波数補正の必要性は、Ｊ、Ｄ、 Ｇｒａｅｍｅの
「演算増幅器Ｊ、１６５−１６６頁、１９７１、におい
て認識されている。周波数補正はコンデンサ５５．５６
を使用することによって行なわれている。トランジスタ
！５１．５３はトランジスタ５３のゲート上の信号をバ
ッファする機能を有している。このバッファの出力はコ
ンデンサ５５へ供給さ、ｌする。
コンデンサ５５の他端はトランジスタ４６のゲートへ接
続している。トランジスタ４２−４６はトランジスタ４
６上の信号増幅する機能を有する。
続している。トランジスタ４２−４６はトランジスタ４
６上の信号増幅する機能を有する。
従って、コンデンサ５５．５６は利得によってミラー乗
積され、支配的な極として作用する。周波数補正された
信号のフィードフォワードを防止する為にバッファが必
要である。このことは、第５図の一般化した概略図から
理解される如く、トランジスタ５１．５３がコンデンサ
５５を１−ランジスタ４２−４６からなる利得部から分
離している。
積され、支配的な極として作用する。周波数補正された
信号のフィードフォワードを防止する為にバッファが必
要である。このことは、第５図の一般化した概略図から
理解される如く、トランジスタ５１．５３がコンデンサ
５５を１−ランジスタ４２−４６からなる利得部から分
離している。
同様のバッファ機能がトラジスタ５２．５４によって達
成され、それがコンデンサ５６をトランジスタ４８，５
０，４４，４５．４６からなる利得部から分離している
。これら２つのバッファを使用することによって、共通
モード帰還ループの周波数応答のみが影響され、点線６
５内に示した差動演算増幅器の周波数応答は影響されな
し）。
成され、それがコンデンサ５６をトランジスタ４８，５
０，４４，４５．４６からなる利得部から分離している
。これら２つのバッファを使用することによって、共通
モード帰還ループの周波数応答のみが影響され、点線６
５内に示した差動演算増幅器の周波数応答は影響されな
し）。
本発明の差動演算増幅器の別の実施例を第４図に示しで
ある。この回路の構造と動作ｌよ第３図の実施例のもの
と類似している。ここでは、Ｎチャンネルトランジスタ
が入力トランジスタのあるものを除いて第２図のＰチャ
ンネルトランジスタと置換している。第３図における如
く、機能的なグループ、即ちＭ’Ｏ８差動演算増幅器と
、帰還回路と、周波数補正回路とが存在している。これ
らの回路に付いて説明するが、第３図における程詳細に
は説明しない。差動演算増幅器におし）では、差動入力
電圧が夫々配線９５及び９６上をＰチャンネルトランジ
スタ７１及び７２のゲー１−へ供給される。トランジス
タ７１．７２のソースが共に接続されており、且つトラ
ンジスタ７０のドレインに接続されている。該トランジ
スタ７０のゲートは固定電圧ＢＩＡＳ １によって制御
され、そのソースは電源線９３に接続されている。トラ
ンジスタ７１のドレインはトランジスタ７６のソースと
トランジスタ７８のドレインとの接続部に接続されてい
る。トランジスタ７２のドレインはトランジスタ７５の
ソースとトランジスタ７７のドレインとの間の接続部に
接続されている。これら２つのトランジスタを介しての
電流はＰチャンネル１−ランジスタフ０を介して供給さ
れるが、トランジスタ７０のゲートは第１固定ＤＣレベ
ルＢＩＡＳ １で制御さ九且つそのソースは電圧供給線
９３へ接続されている。差動電流は夫々Ｎチャンネルト
ランジスタ７５及び７６のソースへ供給される。トラン
ジスタ７５及び７６のゲートはＤＣバイアスＢＩＡＳ
２によって制御される。トランジスタ７６のドレイン上
の電圧は増幅器の負の出力として機能し、出力線９８上
を外部的に供給ｑれる。トランジスタ７５のトレイン上
の電圧は増幅器の正の出力として機能し配線９７上を外
部的に供給される。トランジスタ７５及び７６を介して
の電流は夫々トランジスタ７７及び７８を介して下部電
源線９４へ流れ込む。トランジスタ７７及び７８のゲー
ト上の固定ＤＣバイアスＢＩＡＳ ３は該電流を制御し
、従って本増幅器の出力電圧及び利得を制御する。トラ
ンジスタ７３及び７４のゲート上の固定ＤＣバイアスレ
ベルＢＩＡＳ １も該電流を制御する。
ある。この回路の構造と動作ｌよ第３図の実施例のもの
と類似している。ここでは、Ｎチャンネルトランジスタ
が入力トランジスタのあるものを除いて第２図のＰチャ
ンネルトランジスタと置換している。第３図における如
く、機能的なグループ、即ちＭ’Ｏ８差動演算増幅器と
、帰還回路と、周波数補正回路とが存在している。これ
らの回路に付いて説明するが、第３図における程詳細に
は説明しない。差動演算増幅器におし）では、差動入力
電圧が夫々配線９５及び９６上をＰチャンネルトランジ
スタ７１及び７２のゲー１−へ供給される。トランジス
タ７１．７２のソースが共に接続されており、且つトラ
ンジスタ７０のドレインに接続されている。該トランジ
スタ７０のゲートは固定電圧ＢＩＡＳ １によって制御
され、そのソースは電源線９３に接続されている。トラ
ンジスタ７１のドレインはトランジスタ７６のソースと
トランジスタ７８のドレインとの接続部に接続されてい
る。トランジスタ７２のドレインはトランジスタ７５の
ソースとトランジスタ７７のドレインとの間の接続部に
接続されている。これら２つのトランジスタを介しての
電流はＰチャンネル１−ランジスタフ０を介して供給さ
れるが、トランジスタ７０のゲートは第１固定ＤＣレベ
ルＢＩＡＳ １で制御さ九且つそのソースは電圧供給線
９３へ接続されている。差動電流は夫々Ｎチャンネルト
ランジスタ７５及び７６のソースへ供給される。トラン
ジスタ７５及び７６のゲートはＤＣバイアスＢＩＡＳ
２によって制御される。トランジスタ７６のドレイン上
の電圧は増幅器の負の出力として機能し、出力線９８上
を外部的に供給ｑれる。トランジスタ７５のトレイン上
の電圧は増幅器の正の出力として機能し配線９７上を外
部的に供給される。トランジスタ７５及び７６を介して
の電流は夫々トランジスタ７７及び７８を介して下部電
源線９４へ流れ込む。トランジスタ７７及び７８のゲー
ト上の固定ＤＣバイアスＢＩＡＳ ３は該電流を制御し
、従って本増幅器の出力電圧及び利得を制御する。トラ
ンジスタ７３及び７４のゲート上の固定ＤＣバイアスレ
ベルＢＩＡＳ １も該電流を制御する。
第４図の実施例の帰還回路はトランジスタ８５−９１を
有しており、以下の如く動作する。出力線９７及び９８
上の電圧は検知されると共に内部的に発生される基準電
圧と比較される。この内部的に発生される基準電圧は出
力の共通モード電圧の予定のダイナミックレンジの中間
となる様に設定される。正の出力線９８はトランジスタ
８８のゲートに接続されている。負の出力線９７はトラ
ンジスタ８７のゲートに接続されている。トランジスタ
８７及び８８内の電流は出力線９７及び９８上の電圧の
大きさに応じて比例的に変化する。
有しており、以下の如く動作する。出力線９７及び９８
上の電圧は検知されると共に内部的に発生される基準電
圧と比較される。この内部的に発生される基準電圧は出
力の共通モード電圧の予定のダイナミックレンジの中間
となる様に設定される。正の出力線９８はトランジスタ
８８のゲートに接続されている。負の出力線９７はトラ
ンジスタ８７のゲートに接続されている。トランジスタ
８７及び８８内の電流は出力線９７及び９８上の電圧の
大きさに応じて比例的に変化する。
出力電圧は共通モード電圧上に重畳された信号成分を有
しており、これら２つのトランジスタのゲートへ印加さ
れる信号電圧の極性が反対であるので該信号成分は相殺
する。
しており、これら２つのトランジスタのゲートへ印加さ
れる信号電圧の極性が反対であるので該信号成分は相殺
する。
従って、結合されたドレインは出力線９７及び９８上の
共通モード電圧の和に比例した電流を流させる。この加
算された電流はトランジスタ９０を介して電圧供給線９
３へ流れる。Ｉ−ランジスタ９０を介しての電流は、ト
ランジスタ９０及び８９のゲート対ソース電圧が同一で
あるから、トランジスタ８９を介してミラー動作される
。トランジスタ８５及び８６のゲートは接地として示し
である固定の基準レベルへ接続されているが、オンチッ
プ基準レベルとすることも可能であって、所望の共通モ
ード電圧を表すべく設定することが可能である。従って
、トランジスタ８５−９１は差動増幅器として機能し、
トランジスタ８７及び８８上のゲート上に印加される共
通モード電圧の和とトランジスタ８５及び８６のグー１
〜上に印加される基準電圧の和との間の差を増幅する。
共通モード電圧の和に比例した電流を流させる。この加
算された電流はトランジスタ９０を介して電圧供給線９
３へ流れる。Ｉ−ランジスタ９０を介しての電流は、ト
ランジスタ９０及び８９のゲート対ソース電圧が同一で
あるから、トランジスタ８９を介してミラー動作される
。トランジスタ８５及び８６のゲートは接地として示し
である固定の基準レベルへ接続されているが、オンチッ
プ基準レベルとすることも可能であって、所望の共通モ
ード電圧を表すべく設定することが可能である。従って
、トランジスタ８５−９１は差動増幅器として機能し、
トランジスタ８７及び８８上のゲート上に印加される共
通モード電圧の和とトランジスタ８５及び８６のグー１
〜上に印加される基準電圧の和との間の差を増幅する。
１〜ランジスタ８５−８８は好適実施例においては同一
の形状に構成される。又、トランジスタ８９及び９０も
好適実施例において同一の形状に構成される。共通モー
ド電圧と基準電圧との間の増幅された差はノードＢ上に
印加され、トランジスタ９２のゲートへ供給される。従
来技術においては、トランジスタ上には固定の電圧が使
用されることとなる。然し乍ら、本発明においては、ノ
ードＢ上の電圧差はエラー信号を表し、それは１−ラン
ジスタ９２を介しての電流を制御し且つトランジスタ９
２，７４，７６．７８とトランジスタ９２．７３，７５
，７７から夫々形成される２つの回路部分内のバイアス
電流を調整する。従って、出力線９７及び９８上に現れ
る共通モード電圧は所望の共通モード電圧、即ちトラン
ジスタ８５及び８６のゲート上で得られる基準電圧を１
ヘラツクする。正の出力電圧を発生する第１回路部分は
トランジスタ９２，７４，７６．７８から構成されてい
る。負の出力電圧を発生する第２回路部分はトランジス
タ９２，７３，７５．７７から構成されている。エラー
信号が負であって、共通モード電圧が基準電圧よりも低
い場合、トランジスタ９２のゲート上の電圧は低であり
、こわら２つの回路部分内のトランジスタを介してより
多くの電流を流させ、従って共通モード電圧が上昇され
る。
の形状に構成される。又、トランジスタ８９及び９０も
好適実施例において同一の形状に構成される。共通モー
ド電圧と基準電圧との間の増幅された差はノードＢ上に
印加され、トランジスタ９２のゲートへ供給される。従
来技術においては、トランジスタ上には固定の電圧が使
用されることとなる。然し乍ら、本発明においては、ノ
ードＢ上の電圧差はエラー信号を表し、それは１−ラン
ジスタ９２を介しての電流を制御し且つトランジスタ９
２，７４，７６．７８とトランジスタ９２．７３，７５
，７７から夫々形成される２つの回路部分内のバイアス
電流を調整する。従って、出力線９７及び９８上に現れ
る共通モード電圧は所望の共通モード電圧、即ちトラン
ジスタ８５及び８６のゲート上で得られる基準電圧を１
ヘラツクする。正の出力電圧を発生する第１回路部分は
トランジスタ９２，７４，７６．７８から構成されてい
る。負の出力電圧を発生する第２回路部分はトランジス
タ９２，７３，７５．７７から構成されている。エラー
信号が負であって、共通モード電圧が基準電圧よりも低
い場合、トランジスタ９２のゲート上の電圧は低であり
、こわら２つの回路部分内のトランジスタを介してより
多くの電流を流させ、従って共通モード電圧が上昇され
る。
エラー信号が正であって、共通モード電圧が基準電圧よ
り高い場合、トランジスタ４６のゲート上に印加される
電圧は一層高く、従ってこれら２つの回路部分を介して
流れる電流はより少なくなり、共通モード電圧は減少さ
れる。
り高い場合、トランジスタ４６のゲート上に印加される
電圧は一層高く、従ってこれら２つの回路部分を介して
流れる電流はより少なくなり、共通モード電圧は減少さ
れる。
周波数補正は、トランジスタ８５−９１及びトランジス
タ９２，７３，７４，７５，７６によって導入されるフ
ェーズシフトに対する補正を行なう為に帰還回路に対し
て与えられる。周波数補正は負の帰還安定性を維持する
為に必要である。この様な周波数補正に対する必要性は
、Ｊ、 Ｄ、Ｇｒａｅｒｎｅの「演算増幅器Ｊ、１６５
−１６６頁（１９７１，）において認識されている。周
波数補正はコンデンサ７９及び８４を使用することによ
って達成される。トランジスタ８０−８３は出力信号９
７，９８をバッファすべく機能する。このバッファの出
力はコンデンサ７９．８４へ供給される。コンデンサ７
９．８４の他端はトランジスタ９２のゲートへ接続され
ている。トランジスタ９２及び７３−７６はトランジス
タ９２のゲート上の信号を増幅すべく機能する。従って
、コンデンサ７９及び８４はこの利得によってミラー乗
積され、支配的な極として機能する。該バッファは周波
数補正された信号のフィードフォワードを防止する為に
必要である。同様なバッファ機能がトランジスタ８３及
び８２によって達成され、該トランジスタはコンデンサ
８４をトランジスタ９２，７４，７６゜７８から構成さ
れる利得部から分離させている。
タ９２，７３，７４，７５，７６によって導入されるフ
ェーズシフトに対する補正を行なう為に帰還回路に対し
て与えられる。周波数補正は負の帰還安定性を維持する
為に必要である。この様な周波数補正に対する必要性は
、Ｊ、 Ｄ、Ｇｒａｅｒｎｅの「演算増幅器Ｊ、１６５
−１６６頁（１９７１，）において認識されている。周
波数補正はコンデンサ７９及び８４を使用することによ
って達成される。トランジスタ８０−８３は出力信号９
７，９８をバッファすべく機能する。このバッファの出
力はコンデンサ７９．８４へ供給される。コンデンサ７
９．８４の他端はトランジスタ９２のゲートへ接続され
ている。トランジスタ９２及び７３−７６はトランジス
タ９２のゲート上の信号を増幅すべく機能する。従って
、コンデンサ７９及び８４はこの利得によってミラー乗
積され、支配的な極として機能する。該バッファは周波
数補正された信号のフィードフォワードを防止する為に
必要である。同様なバッファ機能がトランジスタ８３及
び８２によって達成され、該トランジスタはコンデンサ
８４をトランジスタ９２，７４，７６゜７８から構成さ
れる利得部から分離させている。
これらの２つのバッファを使用することによって、共通
モード帰還ループの周波数応答のみが影響され、上述し
た本差動演算増幅器の周波数応答は影響されることが無
い。
モード帰還ループの周波数応答のみが影響され、上述し
た本差動演算増幅器の周波数応答は影響されることが無
い。
以上の説明においては、ソース及びドレインという用語
はＭｏｓ＋−ランジスタの特定の電気的領域を表すもの
として使用されている。然し乍ら、一般的に、特定の実
施例においてソースとして表した領域はトレインとして
表した領域と交換可能なものであることに注意すべきで
ある。
はＭｏｓ＋−ランジスタの特定の電気的領域を表すもの
として使用されている。然し乍ら、一般的に、特定の実
施例においてソースとして表した領域はトレインとして
表した領域と交換可能なものであることに注意すべきで
ある。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
第１図はＭＯ８部品で製造した従来の差動演算増幅器の
回路図、第２図は第１図の差動演算増幅器の等価回路図
、第３図はＰチャンネルＭＯＳトランジスタで製造した
本発明の差動演算増幅器の回路図、第４図はＮチャンネ
ルＭＯＳトランジスタで製造した本発明の差動演算増幅
器の回路図、第５図は第３図に示した周波数補正段６６
の等価回路図、である。 （符合の説明） ６５：ＭＯ８差動演算増幅器 ６６二周波数補正回路 ６７：帰還回路 ＢＩＡＳ：固定バイアスレベル 特許出願人 アメリカン マイクロシステムズ、 イン
コーポレイテッド 手続補正書 昭和６０年１月１０日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和５９年 特 許 願 第２１６４
６２号２、発明の名称 共通モード帰還を有する差動演
算増幅器３、補正をする者 事件との関係 特許出願人 ４、代理人 ５、補正命令の日付 自 発 ６、補正により増加する発明の数 な し７、補正の対
象 図 面（内容に変更なし）８、補正の内容 別紙の
通り
回路図、第２図は第１図の差動演算増幅器の等価回路図
、第３図はＰチャンネルＭＯＳトランジスタで製造した
本発明の差動演算増幅器の回路図、第４図はＮチャンネ
ルＭＯＳトランジスタで製造した本発明の差動演算増幅
器の回路図、第５図は第３図に示した周波数補正段６６
の等価回路図、である。 （符合の説明） ６５：ＭＯ８差動演算増幅器 ６６二周波数補正回路 ６７：帰還回路 ＢＩＡＳ：固定バイアスレベル 特許出願人 アメリカン マイクロシステムズ、 イン
コーポレイテッド 手続補正書 昭和６０年１月１０日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和５９年 特 許 願 第２１６４
６２号２、発明の名称 共通モード帰還を有する差動演
算増幅器３、補正をする者 事件との関係 特許出願人 ４、代理人 ５、補正命令の日付 自 発 ６、補正により増加する発明の数 な し７、補正の対
象 図 面（内容に変更なし）８、補正の内容 別紙の
通り
Claims (1)
- 【特許請求の範囲】 ■、共通モード出力電圧レベルを制御する自動手段を持
った差動演算増幅器において、２つの入力信号を受け取
り且つその差を増幅する差動演算増幅器が設けられてお
り、前記演算増幅器は前記２つの入力信号を受け取る為
の２つの入力線を具備すると共に前記２つの入力信号の
間の増幅した差を供給する２つの出力線を具備しており
、前記差動演算増幅器の前記２つの出力線に接続して帰
還回路が設けらばしており、前記帰還回路は所望の共通
モード帰還電圧を表す基準電圧を発生する手段と前記出
力線上の瞬間的な共通モード電圧を前記基準電圧と比較
する手段とを有しており、前記所望の共通モード電圧と
前記瞬間的な共通モード電圧との間の差がエラー信号を
構成し、前記エラー信号が帰還線上を前記差動演算増幅
器へ供給プτオ’Ｌｆ自；ｒ３−旧ｉ間的九１．ｉ；吊
モーに雷「Ｃシン洒６を言−６丘Ｓｉθ）共通モード電
圧へ向けて調節させ、前記エラー信号が負の帰還安定性
を持つものとする為に前記帰還回路及び前記差動演算増
幅器と電気的に接続されている周波数補正手段が設けら
れていることを特徴とする増幅器。 ２、特許請求の範囲第１項において、前記帰還回路には
、ソースを互いに接続すると共に第１供給電圧線へ接続
しておりゲートを前記差動演算増幅器の前記２つの出力
線へ夫々接続させておりドレインを互いに接続させた第
１対のＭＯＳトランジスタが設けられており、前記ドレ
イン上の電圧は前記２つの出力線上に現れる共通モード
電圧の和を表す値を持っており、ソースを互いに接続す
ると共に前記第１供給電圧線へ接続しておりゲートを所
望の共通モード電圧レベルをあわらす固定電圧レベルへ
接続しておりドレインを互いに接続させた第２対のＭＯ
Ｓトランジスタが設けられており、前記ドレイン上の電
圧は前記共通モード電圧に対する基準値の２倍の値を持
っており、前記第１対のＭＯＳトランジスタのドレイン
がら電流を受け取り且つ前記第１対のトランジスタのド
レインからの電流を前記第２対のトランジスタのドレイ
ンへミラー動作させる電流ミラ一手段が設けられており
、前記第１対のＭＯＳトランジスタの前記ドレイン上の
電圧と前記第２対のＭＯＳトランジスタの前記ソース上
の電圧との間の差が前記エラー信号を構成することを特
徴とする増幅器。 ３、特許請求の範囲第２項において、前記第１対のＭＯ
８Ｉ−ランジスタの前記ソースが電流供給トランジスタ
を介して前記第１供給電圧線へ接続されており、且つ前
記第２対のＭＯＳトランジスタの前記ソースが第２電流
供給トランジスタを介して前記供給電圧線へ接続されて
いることを特徴とする増幅器。 ４、 特許請求の範囲第２項において、前記第１対及び
第２対のＭＯＳトランジスタが同一の電流供給トランジ
スタを介して前記第１供給電圧線へ接続されていること
を特徴とする増幅器。 ５、特許請求の範囲第２項において、前記第１対及び第
２対のＭＯ８Ｉ−ランジスタがＮチャンネルトランジス
タを有していることを特徴とする増幅器。 ６、特許請求の範囲第２項において、前記第１対及び第
２対のＭＯＳトランジスタがＰチャンネルトランジスタ
を有していることを特徴とする増幅器。 ７、特許請求の範囲第６項において、前記差動演算増幅
器及び前記周波数補正回路内の前記トランジスタもＰチ
ャンネルトランジスタであることを特徴とする増幅器。 ８、特許請求の範囲第２項において、前記第２対のＭＯ
Ｓトランジスタの各々のゲートは接地接続されているこ
とを特徴とする増幅器。 ９、特許請求の範囲第２項において、前記電流ミラ一手
段には、ドレインを前記第１対のＭＯＳトランジスタの
結合したドレインへ接続した第１Ｍ０８ｈランジスタが
設けられると共にドレインを前記第２対のＭＯＳトラン
ジスタの結合したドレインへ接続した第２Ｍ０Ｓトラン
ジスタが設けられており、前記第１及び第２Ｍ０８）−
ランジスタのソースは第２電圧供給線へ接続されており
、前記第１及び第２Ｍ０Ｓトランジスタのゲートは相互
接続されていることを特徴とする増幅器。 １０、特許請求の範囲第２項において、前記周波数補正
手段が、ゲートを前記２つの出力線の一方へ接続すると
共にソースを前記第１電圧供給線へ接続した第３Ｍ０Ｓ
トランジスタと、ゲートを前記２つの出力線の他方へ接
続すると共にソースを前記第１電圧供給線へ接続した第
４Ｍ０Ｓトランジスタと、前記第３Ｍ０Ｓトランジスタ
のソースとエラー信号帰還線との間に接続した第１コン
デンサと、前記第２トランジスタのソースと前記エラー
信号帰還線のソースとの間に接続した第２コンデンサと
を有することを特徴とする増幅器。 １１、特許請求の範囲第１０項において、前記第３及び
第４Ｍ０Ｓトランジスタのドレインは第５及び第６Ｍ０
８）−ランジスタを夫々介して接続されており、前記第
５及び第１Ｍ０８ｈランジスタのゲートは固定ＤＣ電圧
バイアスレベルへ接続
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/543,194 US4533876A (en) | 1983-10-18 | 1983-10-18 | Differential operational amplifier with common mode feedback |
| US543194 | 1983-10-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60116212A true JPS60116212A (ja) | 1985-06-22 |
| JPH0831752B2 JPH0831752B2 (ja) | 1996-03-27 |
Family
ID=24166977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59216462A Expired - Lifetime JPH0831752B2 (ja) | 1983-10-18 | 1984-10-17 | 差動演算増幅器装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4533876A (ja) |
| EP (1) | EP0138261A3 (ja) |
| JP (1) | JPH0831752B2 (ja) |
| CA (1) | CA1206217A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387810A (ja) * | 1986-09-26 | 1988-04-19 | ジーメンス・アクチエンゲゼルシヤフト | 演算増幅器 |
| JP2002529950A (ja) * | 1998-11-02 | 2002-09-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 差分出力の同相モードフィードバックを持つデバイス |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4658157A (en) * | 1985-05-31 | 1987-04-14 | Rca Corporation | IGFET comparator circuit having greater control of intended offset voltage |
| IT1185638B (it) * | 1985-07-18 | 1987-11-12 | Sgs Microelettronica Spa | Amplificatore operazionale tutto differenziale per circuiti integrati in tecnologia mos |
| IT1200788B (it) * | 1985-10-14 | 1989-01-27 | Sgs Microelettronica Spa | Amplificatore operazionale tutto differenziale interno per circuiti integrati di tipo cmos |
| US4656437A (en) * | 1985-12-27 | 1987-04-07 | At&T Bell Laboratories | CMOS operational amplifier with improved common-mode rejection |
| US4667165A (en) * | 1986-02-19 | 1987-05-19 | Advanced Micro Devices, Inc. | High-speed full differential amplifier with common mode rejection |
| US4742308A (en) * | 1987-04-10 | 1988-05-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | Balanced output analog differential amplifier circuit |
| IT1214249B (it) * | 1987-06-10 | 1990-01-10 | Sgs Microelettronica Spa | Amplificatore operazionale di potenza cmos ad alte prestazioni. |
| US4906943A (en) * | 1988-09-05 | 1990-03-06 | Siemens Aktiengesellschaft | Differential operational amplifier with common mode feedback |
| US4859928A (en) * | 1988-12-20 | 1989-08-22 | Tektronix, Inc. | CMOS comparator bias voltage generator |
| IT1247657B (it) * | 1990-12-21 | 1994-12-28 | Sgs Thomson Microelectronics | Amplificatore operazionale cmos di potenza con uscita differenziale. |
| US5142219A (en) * | 1991-05-01 | 1992-08-25 | Winbond Electronics North America Corporation | Switchable current-reference voltage generator |
| CA2050878C (en) * | 1991-09-06 | 1999-10-19 | Gerald Molnar | Power amplifier with quiescent current control |
| JPH05315859A (ja) * | 1992-05-14 | 1993-11-26 | Nec Corp | 演算増幅回路 |
| FR2694463B1 (fr) * | 1992-07-30 | 1994-10-21 | Sgs Thomson Microelectronics | Amplificateur différentiel CMOS à contre-réaction de mode commun. |
| JP2725718B2 (ja) * | 1993-08-25 | 1998-03-11 | 日本電気株式会社 | 差動増幅器の同相帰還回路 |
| JP3332115B2 (ja) * | 1994-04-08 | 2002-10-07 | 株式会社東芝 | 多入力トランジスタおよび多入力トランスコンダクタ回路 |
| CA2211550A1 (en) * | 1995-03-03 | 1996-09-12 | Thomas D. Lyster | Method and apparatus for detecting artifacts using common-mode signals in differential signal detectors |
| US5650750A (en) * | 1995-03-03 | 1997-07-22 | Heartstream, Inc. | Common mode signal and circuit fault detection in differential signal detectors |
| JP2897724B2 (ja) * | 1996-05-22 | 1999-05-31 | 日本電気株式会社 | 差動増幅器 |
| US5821807A (en) * | 1996-05-28 | 1998-10-13 | Analog Devices, Inc. | Low-power differential reference voltage generator |
| US5914638A (en) * | 1997-06-06 | 1999-06-22 | Omnivision Technologies, Inc. | Method and apparatus for adjusting the common-mode output voltage of a sample-and-hold amplifier |
| KR100284024B1 (ko) * | 1997-07-29 | 2001-03-02 | 윤종용 | 저전압 씨모오스 연산 증폭기 회로 및 그것을 구비한 샘플 앤드 홀드 회로 |
| US6287328B1 (en) | 1999-04-08 | 2001-09-11 | Agilent Technologies, Inc. | Multivariable artifact assessment |
| US6420931B1 (en) * | 2000-04-06 | 2002-07-16 | National Semiconductor Corporation | High swing output circuit having differential to single-ended conversion and method |
| US7012487B2 (en) * | 2001-04-18 | 2006-03-14 | Broadcom Corporation | Transconductance device employing native MOS transistors |
| US6590980B1 (en) * | 2001-09-24 | 2003-07-08 | Micrel, Incorporated | Low voltage, low power operational amplifier with rail to rail output |
| FR2833430A1 (fr) * | 2001-12-12 | 2003-06-13 | St Microelectronics Sa | Amplificateur differentiel a faible niveau de bruit |
| FR2854008B1 (fr) * | 2003-04-17 | 2005-07-15 | St Microelectronics Sa | Amplificateur differentiel a correction de mode commun |
| US6937100B2 (en) * | 2003-12-18 | 2005-08-30 | Standard Microsystems Corporation | Amplifier circuit with common mode feedback |
| US7202722B2 (en) * | 2004-05-17 | 2007-04-10 | Agere System Inc. | Duty-cycle correction circuit |
| WO2013102499A1 (en) * | 2012-01-05 | 2013-07-11 | Epcos Ag | Differential microphone and method for driving a differential microphone |
| US10594278B2 (en) * | 2017-09-06 | 2020-03-17 | Samsung Electronics Co., Ltd. | Pole-splitting and feedforward capacitors in common mode feedback of fully differential amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128960A (en) * | 1977-04-15 | 1978-11-10 | Nec Corp | Differential amplifier |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3491307A (en) * | 1967-06-22 | 1970-01-20 | Motorola Inc | Differential amplifier featuring pole splitting compensation and common mode feedback |
| US3559193A (en) * | 1967-11-20 | 1971-01-26 | Beckman Instruments Inc | Common mode signal detection |
| US3786362A (en) * | 1972-02-07 | 1974-01-15 | Bell Telephone Labor Inc | Balanced output operational amplifier |
| US3991380A (en) * | 1976-02-09 | 1976-11-09 | Rca Corporation | Complementary field effect transistor differential amplifier |
| JPS5329767A (en) * | 1976-09-01 | 1978-03-20 | Hitachi Ltd | Control circuit |
| US4103190A (en) * | 1977-03-25 | 1978-07-25 | Motorola, Inc. | Complementary power saving comparator/inverter circuits |
| JPS5535541A (en) * | 1978-09-06 | 1980-03-12 | Hitachi Ltd | Vertical synchronizing pulse detection circuit |
| US4283683A (en) * | 1979-05-29 | 1981-08-11 | Motorola Inc. | Audio bridge circuit |
| US4393347A (en) * | 1980-08-06 | 1983-07-12 | Action Instruments Co. Inc. | Common mode voltage rejection circuit |
| US4320347A (en) * | 1980-10-01 | 1982-03-16 | American Microsystems, Inc. | Switched capacitor comparator |
| US4450368A (en) * | 1981-12-21 | 1984-05-22 | Rockwell International Corporation | AC Coupled chopper stabilized differential comparator |
| US4429416A (en) * | 1982-03-26 | 1984-01-31 | National Semiconductor Corporation | Multistage cascade/cascode limiting IF amplifier and meter circuit |
| US4460873A (en) * | 1982-11-19 | 1984-07-17 | Control Data Corporation | Active differential output direct current offset voltage compensation circuit for a differential amplifier |
-
1983
- 1983-10-18 US US06/543,194 patent/US4533876A/en not_active Expired - Lifetime
-
1984
- 1984-09-25 EP EP84201373A patent/EP0138261A3/en not_active Ceased
- 1984-10-17 CA CA000465686A patent/CA1206217A/en not_active Expired
- 1984-10-17 JP JP59216462A patent/JPH0831752B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128960A (en) * | 1977-04-15 | 1978-11-10 | Nec Corp | Differential amplifier |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387810A (ja) * | 1986-09-26 | 1988-04-19 | ジーメンス・アクチエンゲゼルシヤフト | 演算増幅器 |
| JP2002529950A (ja) * | 1998-11-02 | 2002-09-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 差分出力の同相モードフィードバックを持つデバイス |
| JP4665112B2 (ja) * | 1998-11-02 | 2011-04-06 | エスティー‐エリクソン、ソシエテ、アノニム | 差分出力の同相モードフィードバックを持つデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0138261A2 (en) | 1985-04-24 |
| JPH0831752B2 (ja) | 1996-03-27 |
| US4533876A (en) | 1985-08-06 |
| CA1206217A (en) | 1986-06-17 |
| EP0138261A3 (en) | 1987-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60116212A (ja) | 共通モ−ド帰還を有する差動演算増幅器 | |
| US4766394A (en) | Operational amplifier circuit having wide operating range | |
| US4958133A (en) | CMOS complementary self-biased differential amplifier with rail-to-rail common-mode input-voltage range | |
| Sakurai et al. | Robust design of rail-to-rail CMOS operational amplifiers for a low power supply voltage | |
| US4797631A (en) | Folded cascode amplifier with rail-to-rail common-mode range | |
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| Callewaert et al. | Class AB CMOS amplifiers with high efficiency | |
| US6433637B1 (en) | Single cell rail-to-rail input/output operational amplifier | |
| JPH04315307A (ja) | 差動出力パワーｃｍｏｓ演算増幅器 | |
| Fiez et al. | A family of high-swing CMOS operational amplifiers | |
| EP0613240B1 (en) | High gain rail-to-rail CMOS amplifier | |
| US20050007195A1 (en) | Low voltage high gain amplifier circuits | |
| US7098736B2 (en) | Amplifier circuit | |
| US4912427A (en) | Power supply noise rejection technique for amplifiers | |
| US6714079B2 (en) | Differential amplifier with gain substantially independent of temperature | |
| US7157970B2 (en) | Rail-to-rail-input buffer | |
| US5515006A (en) | Low distortion efficient large swing CMOS amplifier output | |
| US7315210B2 (en) | Differential operational amplifier | |
| US6937100B2 (en) | Amplifier circuit with common mode feedback | |
| US6933784B2 (en) | Output stage for high gain and low distortion operational amplifier | |
| WO1999038254A2 (en) | Gain enhancement for operational amplifiers | |
| US7312658B2 (en) | Differential amplifier with two outputs and a single input of improved linearity | |
| CN110601670A (zh) | 一种麦克风可编程增益放大器集成电路 | |
| JPH09130166A (ja) | Ｃｍｏｓ差動増幅回路 | |
| KR102584838B1 (ko) | 증폭기 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |