JPH02280334A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH02280334A
JPH02280334A JP10206789A JP10206789A JPH02280334A JP H02280334 A JPH02280334 A JP H02280334A JP 10206789 A JP10206789 A JP 10206789A JP 10206789 A JP10206789 A JP 10206789A JP H02280334 A JPH02280334 A JP H02280334A
Authority
JP
Japan
Prior art keywords
resin
bump
transparent
transparent conductive
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10206789A
Other languages
English (en)
Inventor
Shinichi Horie
堀江 新一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP10206789A priority Critical patent/JPH02280334A/ja
Publication of JPH02280334A publication Critical patent/JPH02280334A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置(以下ICと記す)の構造とその製
造方法に関し、特に外部接続電極である突出電極(以下
バンプと記す)の構造と、その製造方法に関するもので
、おもに半導体工業で利用されるものである。
〔従来の技術とその課題〕
ICチップとリードフレーム或は回路基板等とを電気的
に接続する方法で一般的なものとしては、金、アルミニ
ウム、銅などの微細なワイヤを超音波或は熱圧着によっ
て接続するいわゆるワイヤボンディングが周知であり現
在に於いても主流をなしている。
しかしながら、近年ますます要求の強い「軽薄短小」と
いう言葉に代表される小型・薄型・高密度に加え、低コ
ストという観点からみるならばワイヤボンディングに係
るコストが実装費用の大半を占めている現状は時勢にそ
ぐわないものとなってきており、高密度実装に即した低
コストな実装技術の開発が望まれている。
この様な要求を満たし得るものとしてICチップの表面
に種々のバンプな設げ、このバンプを介してICチップ
を回路基板等に直接実装するワ°イヤレスボンディング
が提案され技術開発が進んでおり、一部実用に至ってい
る。
例えばフリップチップ方式では、外部接続電極として一
般的には半田バンプを形成し、接続する回路基板に位置
合わせした後、加熱による半田リフローによって接続す
るというものである。
第5図は従来の一般的なフリップチップ接続のための半
田バンプを形成したICの断面図である。
半導体基板1上にアルミニウムで電極パッド2を形成し
、この電極パッド2上に形成した絶縁膜6を開口し、さ
らにアルミニウム・クロム・銅より成るバリヤ層9を介
して半田バンプ10を形成したものである。
第6図は従来の一般的なフリップチップ方式で接続した
ICの断面図で、絶縁基板12上に、IC上の半田バン
プとの接続に対応した位置へ導体パターン11を形成し
、半田レジスト層16を設けた配線基板にICチップ1
6を位置合わせ後、全体を加熱し、半田をリフローして
接続する。
その他の方式として代表的なものにTAB(Tape 
Automated Bonding )方式がある。
第7図は従来の一般的なTAB方式ICの断面図で、絶
縁基板12上に導体パターン11aを形成し、ICチッ
プとの接続端部の配線を絶縁基板より延長して錫メツキ
を施した配線基板と、金バンプ14を形成したICチッ
プ16とを位置合わせ後、ヒートツール15を用いて熱
圧着し、金錫共晶によって接続するものである。
他の技術としては例えば、特開昭63−9942号公報
に述べられているような金バンプを形成したICチップ
と回路基板とを、樹脂が硬化する際に生じる収縮応力で
圧接接続するという方法もある。
以上述べたこれら種々の方式は、何れも、半田・金・銅
などの金属から成るバンプを介して接続することを特徴
としているが、周知のように金属バンプは剛性が高く、
応力緩和効果が小さいために外部から応力が加わった場
合、ICチップ内部の故障を招く場合があり、又、回路
基板等との接続部分に不都合を生じることがある。
即ち、ICチップ内部の断線或はバンプ接続部分の電熱
及び剥離等による接続不良である。又バンプ形成工程も
長く、これに係るコストも実装費用を引き上げる一因と
なっているという問題があり改善が望まれている。
この様な要求に対し、例えば、特開昭58−38769
号公報のような導電弾性接着剤をスクリーン印刷でバン
プ形成して接続するという提案がなされている。この従
来に於けるバンプ形成方法によれば工程が短縮され、振
動などの外部応力にも強い接続が出来るという長所があ
る半面、ペースト状の接着剤でバンプ形成を行う場合、
スクリーン印刷の手法は分解能が低いため、形成される
バンプの形状は、バンプ径が小さくなるに伴い、円錐状
または半球状に限られてくるうえ、バンプピッチもほぼ
250μm程度が実用限界という不具合があった。
即ち、隣合った接着剤同士が短絡してしまうためにバン
プが形成出来ないという問題がある。
そこでこの様な課題に対して例えば、特開昭63−28
3144号公報にあるような提案がなされている。
これは感光性樹脂に金・パラジウム・ロジウム・金メツ
キしたニッケル等の金属粉を配しフォトリソ工程により
形成するというものである。
しかしながら、光透過性の無い導電性粉体では、樹脂中
でのこの導電性粉体の占有率が高くなるに従い、フォト
リソグラフィの分解能は低下していくという不都合が生
じる。
さらに、導電性粉体の含有率が低くなるに従い、バンプ
自身の抵抗値は上昇し、外部との接続は不向きなものに
なるという問題がある。
即ち、照射される紫外光が金属粉によって遮られ、電極
バンドに近い部分は充分に樹脂の化学反応が進行せず、
独立したバンプが形成出来ないという問題があるうえ、
前記のような貴金属粉の使用による実装費用の増大も無
視出来ない。しかしながら、高密度実装の必要からより
一層のマイクロピッチ化が要望されており、低コストで
信頼度の高い接続が求められている。
本発明は上記従来の課題に鑑みなされたものであり、多
くの工程を必要とせずバンプ形成出来、かつ寸法精度が
高く接続信頼性に優れたバンプを持つ半導体装置及びそ
の製造方法を提供することが目的である。
〔課題を解決するための手段〕
上記目的を達成するため、本発明のバンプは以下に記載
の構造及び製造方法により形成する。
(イ)素子を形成した後、外部との接続のための電極パ
ッドを形成した半導体基板に、この電極パッドに対応し
た位置に開口部を設けた絶縁膜を形成した後、この絶縁
膜を介して外部接続のための突出電極を形成した半導体
装置に於て、突出電極は、有機系樹脂からなる透明ビー
ズの表面に透明導電物質を被着した導電フィラーを混在
した感光性樹脂からなることを特徴とする。
(ロ)半導体基板の電極パッド領域を開口した絶縁膜上
の全面に、透明な有機系樹脂ビーズの表面に透明導電物
質な被着した導電フィラーを混在した感光性樹脂からな
る導電性樹脂層を形成する工程と、フォトリソグラフィ
により該導電性樹脂層をバターニングし、弾性バンプを
形成する工程とを有することを特徴とする。
〔作用〕
本発明によれば、バンプ形成の手段がフォトリソグラフ
ィであるため、従来のメツキ或は蒸着などの設備が不要
となり、形成に係る費用及び時間が大幅に短縮できる。
さらに、透明導電フィラーによって確実な露光・現像処
理が可能になる事及び、構成部材が主に樹脂であること
から、高精度で応力緩和性に優れた接続信頼性の高い弾
性バンプの形成が可能となる。
〔実施例〕
以下図面に基づいて本発明の好適な実施例を説明する。
第1図は本発明による半導体装置の一実施例を示した断
面図である。
半導体基板1上にアルミニウムとニッケルとを積層した
電極パッド2aを形成し、さらに絶縁膜6を介して感光
性樹脂5と透明導電フィラー6とから成る弾性バンプ4
を形成したものである。
第2図は弾性バンプ4の構成部材である透明導電フィラ
ー6の一実施例を示した断面図で、スチレン及びジビニ
ルベンゼンより成る透明樹脂球6aの表面に、インジウ
ム・錫オキサイド(以下ITOと記す)からなる透明導
電物質層6bを被着形成したものである。
この透明導電物質層6bは上記のITO以外に、錫オキ
サイド、クロムシリサイド等の透明導電物質であれば適
応できる。
透明導電物質層6bの厚みは0.1μm〜0,3μmが
適当であり、0.1μm以下では接続抵抗が増大し、0
3μm以上になると透明度の減少によって露光及び現像
工程での分解能が悪くなる。
この透明導電物質層6bは、ITOの超微小粒子を適当
な溶媒に分散した溶液に、透明樹脂球6aを浸漬して乾
燥し、熱処理を施すと得られるものである。
又、錫オキサイドの場合も同様手法で形成出来るが、ク
ロムシリサイドの場合にはスパタリングによって形成す
る。
透明樹脂球6゛aの大きさは、形成するバンプの高さが
およそ20μm迄の場合には5μm程度、それ以上のバ
ンプ高さの場合には10μm程度のものを使用すると好
結果が得られる。
第3図は半導体基板(シリコンウェハ)上に、本発明の
弾性バンプを形成する工程を示したものである。
まず第3図(a)に示すように、電極パッド2及び絶縁
膜3を形成した半導体基板1に、透明導電フィラー6を
65重量%配し、溶媒を加えて粘度を調整したインプレ
ンゴム及びビスアジド系の感光性樹脂をスピンコーター
によって均一塗布し導電性樹脂層7を形成する。
透明導電フィラー6の感光性樹脂に対する混合率は45
重量%〜70重量%が最も適当である。
この感光性樹脂の場合、バンプ形成後の耐熱温度は15
0℃程度であるが、環化ブタジェン系の樹脂を使用した
場合には300℃程度の耐熱性のものが得られる。
この感光性樹脂には、塗布に適するような一定の粘度を
保持するために、揮発性の溶媒を入れているが、これは
露光工程の前に温度80℃前後で行うブリ・ベーク処理
によって揮発消失してしまうものである。
従って、透明導電フィラー6の含有率は、半導体基板(
シリコンウェハ)へスピンコーター或はスクリーン印刷
機等によって塗布する時点では少なくとも70重量%以
下となっているものの、バンプ形成完了時点では45重
量%〜70重量%の範囲にあるように予め調整しておく
次に第3図(b)に示すように、塗布した感光性の導電
性樹脂層7にガラスマスク8を介して紫外線を照射し、
ガラスマスク8のパターンを所定の位置に焼き付け、露
光処理を行う。
透明導電フィラー6を混入する感光性樹脂5がネガティ
ブ・タイプの場合には、紫外線照射を受けない所は、次
工程の現像処理によって除去される。
第3図(b)では感光性樹脂5にネガティブ拳タイプを
使用した例を述べたが、ポジティブ・タイプの場合でも
露光の際のマスキングを反転させれば同様に使用出来る
次に第3図(C)に示すように、現像処理を行うと、前
述したように紫外線照射を受けた所は弾性バンプ4とな
って残る。
本工程ではこの後、温度145℃前後でポストベーク処
理を行って感光性樹脂5を安定化させ弾性バンプ4を電
極パッド2a上に形成する。
本発明による弾性バンプを有する半導体装置を他の回路
基板等に実装する方法としては、位置合わせ後に互いを
圧接したままポストベーク処理を行い、接着して接続す
る方法と、ポストベーク処理後に他の回路基板等へバネ
或は封止樹脂等で圧接固定して接続する方法とがある。
前者の場合、145℃前後の熱が加わるため、回路基板
等の接続端子部には酸化防止のために金メツキ等を施し
ておくとよい。
第4図は、ポストベーク処理を利用して接着接続した一
実施例の断面図を示したものである。
この方法で接続した場合には、絶縁基板12上の導体パ
ターン11と半導体基板1上の弾性バンプ4との接続部
の保護及び接着信頼性を高めるために、全体を樹脂封止
することが望ましい。
本発明では透明導電フィラー6が球体の実施例を述べた
が、透明導電フィラー6の形状はこれにとどまるもので
はなく、不完全球体、楕円体、立方体、直方体、その他
の多角体にも適応し、さらに透明樹脂球6aに代えて透
明なガラスピーズ或は透明な導電性プラスチック等にも
適応することは明らかである。
また、電極バッドの一般的な構成部材であるアルミニウ
ムは、表面に接触抵抗値を増大させる酸化膜を形成し易
く、プリベーク及びポストベーク等の熱処理によってこ
れがいっそう顕著になるため、本発明ではアルミニウム
上にニッケルを積層した電極バッド2aを介して弾性バ
ンプ4を形成している。
このニッケルはアルミニウム表面の酸化防止が目的であ
るため、ポストベーク処理時にかかる150℃前後の温
度では酸化し難い他の物質、例えば金、銀、パラジウム
等を用いてもよい。
第8図は、第1図に於ける本実施例の電極パッド2aの
他の形成方法の一実施例を示した断面図である。
まず、第8図(a)に示すように、半導体基板1上に、
アルミニウムで電極バッド2を形成し、さらに絶縁膜6
を形成し電極バッド2を開口した後、ニッケルから成る
導電膜17を全面に被着形成する。その後全面に導電性
樹脂層を形成し、フォトリソグラフィにより弾性バンプ
を形成する。
この導電膜17は第8図(b)に示すように、形成した
弾性バンプ4をエツチングマスクとし、バンプ下部以外
の導電膜17をエツチングによって除去することによっ
て導電層17aを形成する。
〔発明の効果〕
以上説明したように、本発明によれば、透明導電フィラ
ーを導入し、フォトリソグラフィを応用することにより
、従来の半導体製造設備をそのまま流用でき、従来に比
べ、バンプ形成に係る時間の大幅な短縮が可能となって
、高精度なバンプ形成の低コスト化が容易に行える。
さらに、バンプ高さの設計自由度が大きく、形成したバ
ンプが弾性に富む樹脂バンプであるため、外部からの応
力に対する緩和力が大きく、圧接による実装構造の場合
、接続信頼性が高い等の利点の他、バンプピッチ30μ
m以下が容易に実現できるため、ICチップの大幅な多
端子化が可能となる。
【図面の簡単な説明】
第1図シま本発明による半導体装置の一実施例を示す断
面図、第2図は本発明におけるバンプを構成する部材の
一つである透明導電フィラーの一実施例を示す断面図、
第3図(a)〜(C)は本発明における半導体基板上へ
のバンプ形成を示す一実施例を工程順に示す断面図、第
4図は本発明における半導体装置をポストベーク処理を
利用して接着接続した一実施例を示もす断面図、第5図
は従来の一般的なフリップチップ接続のための半田バン
プを形成した半導体装置を示す断面図、第6図は従来の
一般的なフリップチップ方式で接続した半導体装置を示
す断面図、第7図は従来の一般的なTAB方式で接続し
た半導体装置を示す断面図、第8図(a)及びfb)は
本発明における半導体装置の形成方法の一実施例を示す
断面図である。 4・・・・・・弾性バンプ、6a・・・・・・透明樹脂
球。 5・・・・・・感光性樹脂、6b・・・・・・透明導電
物質層、6・・・・・・透明導電フィラー 第1図 1′ 半導412反 (b) 第2図 (C) 4、弾性パン? / 第5図 之ρ、牛日ノVンプ +S停基汲 2電極パツド 第6図 第7図 12、結縛基板 +6.1c+プフ゛

Claims (2)

    【特許請求の範囲】
  1. (1)素子を形成した後、外部との接続のための電極パ
    ッドを形成した半導体基板に、該電極パッドに対応した
    位置に開口部を設けた絶縁膜を形成し該絶縁膜を介して
    外部接続のための突出電極を形成した半導体装置に於て
    、前記突出電極は、有機系樹脂からなる微細な透明ビー
    ズの表面に透明導電物質を被着した導電フィラーを混在
    させた感光性樹脂からなることを特徴とする半導体装置
  2. (2)半導体基板の電極パツド領域を開口した絶縁膜上
    の全面に、透明な有機系樹脂ビーズの表面に透明導電物
    質を被着した導電フィラーを混在した感光性樹脂からな
    る導電性樹脂層を形成する工程と、フォトリソグラフィ
    により該導電性樹脂層をパターニングし、弾性バンプを
    形成する工程とを有することを特徴とする半導体装置の
    製造方法。
JP10206789A 1989-04-21 1989-04-21 半導体装置及びその製造方法 Pending JPH02280334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10206789A JPH02280334A (ja) 1989-04-21 1989-04-21 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10206789A JPH02280334A (ja) 1989-04-21 1989-04-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH02280334A true JPH02280334A (ja) 1990-11-16

Family

ID=14317421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10206789A Pending JPH02280334A (ja) 1989-04-21 1989-04-21 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH02280334A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311740A (ja) * 1989-06-09 1991-01-21 Ootex Kk 半導体素子の突起電極形成方法
US5846853A (en) * 1991-12-11 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Process for bonding circuit substrates using conductive particles and back side exposure
EP1018761A1 (en) * 1997-08-21 2000-07-12 Citizen Watch Co., Ltd. Semiconductor device and method of fabricating the same
WO2008078478A1 (ja) * 2006-12-27 2008-07-03 Panasonic Corporation 導電性バンプとその形成方法および半導体装置とその製造方法
WO2009028239A1 (ja) * 2007-08-27 2009-03-05 Nec Corporation 半導体装置の実装構造及び半導体装置の実装方法
JP2016115832A (ja) * 2014-12-16 2016-06-23 富士通株式会社 バンプ形成用材料、バンプ形成方法及び半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311740A (ja) * 1989-06-09 1991-01-21 Ootex Kk 半導体素子の突起電極形成方法
US5846853A (en) * 1991-12-11 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Process for bonding circuit substrates using conductive particles and back side exposure
EP1018761A1 (en) * 1997-08-21 2000-07-12 Citizen Watch Co., Ltd. Semiconductor device and method of fabricating the same
EP1018761A4 (en) * 1997-08-21 2000-12-06 Citizen Watch Co Ltd SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
WO2008078478A1 (ja) * 2006-12-27 2008-07-03 Panasonic Corporation 導電性バンプとその形成方法および半導体装置とその製造方法
JPWO2008078478A1 (ja) * 2006-12-27 2010-04-15 パナソニック株式会社 導電性バンプとその形成方法および半導体装置とその製造方法
US7928566B2 (en) 2006-12-27 2011-04-19 Panasonic Corporation Conductive bump, method for manufacturing the conductive bump, semiconductor device and method for manufacturing the semiconductor device
KR101155709B1 (ko) * 2006-12-27 2012-06-12 파나소닉 주식회사 도전성 범프와 그 형성 방법 및 반도체 장치와 그 제조 방법
JP5003689B2 (ja) * 2006-12-27 2012-08-15 パナソニック株式会社 導電性バンプ
WO2009028239A1 (ja) * 2007-08-27 2009-03-05 Nec Corporation 半導体装置の実装構造及び半導体装置の実装方法
JP5333220B2 (ja) * 2007-08-27 2013-11-06 日本電気株式会社 半導体装置の実装構造及び半導体装置の実装方法
JP2016115832A (ja) * 2014-12-16 2016-06-23 富士通株式会社 バンプ形成用材料、バンプ形成方法及び半導体装置

Similar Documents

Publication Publication Date Title
KR20050098694A (ko) 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지및 제조방법
US20010031515A1 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
JPH031828B2 (ja)
JPH053183A (ja) 半導体装置及びその製造方法
JPH0432541B2 (ja)
JPH02280334A (ja) 半導体装置及びその製造方法
KR20030069321A (ko) 플립칩 범핑을 이용한 반도체 촬상소자 패키지 및 그제조방법
JPH06177315A (ja) 多層リードフレーム
JPH01161850A (ja) 半導体装置の製造方法
JPH01192125A (ja) 半導体装置の実装構造
JP2002231765A (ja) 半導体装置
JP2661382B2 (ja) Lsiチップの接続方法
JP2001135662A (ja) 半導体素子および半導体装置の製造方法
JPH04242939A (ja) 半導体装置の実装構造およびその製造方法
JPH0230579B2 (ja) Handotaishusekikairosochi
KR102238223B1 (ko) 비등방성 접착 고분자를 이용한 디웨팅 유도 플립-칩 본딩 방법
JP3283947B2 (ja) 半導体装置およびその製造方法
KR0171099B1 (ko) 반도체 기판 범프 및 그 제조방법
JPS6290938A (ja) 半導体装置
JP2597809B2 (ja) 半導体装置の製造方法
JPS6297340A (ja) Icチツプの電気的接続方法
JPH09139394A (ja) 半導体装置
JPH06232211A (ja) Icチップの接続構造およびその接続方法
JP3449097B2 (ja) 半導体装置
JPS6255883A (ja) 電気的接続方法