JPS60116135A - エツチ可能層に対する非共面的表面の形成方法及び薄膜電界効果トランジスタの形成方法 - Google Patents

エツチ可能層に対する非共面的表面の形成方法及び薄膜電界効果トランジスタの形成方法

Info

Publication number
JPS60116135A
JPS60116135A JP59234865A JP23486584A JPS60116135A JP S60116135 A JPS60116135 A JP S60116135A JP 59234865 A JP59234865 A JP 59234865A JP 23486584 A JP23486584 A JP 23486584A JP S60116135 A JPS60116135 A JP S60116135A
Authority
JP
Japan
Prior art keywords
layer
depositing
coplanar surface
photoresist
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59234865A
Other languages
English (en)
Inventor
ミーラ、ヴイジヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Conversion Devices Inc
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Publication of JPS60116135A publication Critical patent/JPS60116135A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は補助層を含み得るエッチ可能な層に非共面的表
面を形成する方法に係る。該方法は、高速の作動が可能
でありかつ高出力電流を供給する小面積型の高性能澹膜
電界効果トランジスタの製造に使用され得る。
薄膜電界効果トランジスタは、一般に半導体物質により
連結されたソース及びドレーンｉ９；　Ｍから構成され
ている。電極間の導通は、主にソース及びドレーン電極
間の電流伝導チャネルを介して半導体内で行われる。電
極間の電流は、半専体の少なくとも一部が脚接しておシ
かつ絶縁されているゲートに電圧を印加することにより
制御される。
比較的高い出力電流を供給でき、かつ比較的高速度で動
作し得る薄膜電界効果トランジスタがあると望ましい用
途は多い。このような用途の一つに広面積液晶ディスプ
レーがあるが、ここでトランジスタはディスプレーの個
々の画素を駆動するために必要とされる。このようなデ
ィスプレーを駆動するのに要求される電流は、ディスプ
レーの面積と直接関係しておシ、必要なデーぐイス速度
の方は、ディスプレーを形成する画素の数と直接関係す
る。
薄膜電界効果トランジスタにおいて、デバイス出力電流
と動作速度とは、ソースとドレーンの間にある電流伝導
チャネルの長さによって大部分が決定される。よシ詳細
に言うと、出力電流はチャネルの長さに反比例し、動作
周波数はチャネルの長さの２乗に反比例する。それゆえ
、もしジノ９イスのチャネル長が１０ミクロンから１ミ
クロンに減少できれば、出力電流を１０倍、動作速度は
１００倍増加できることになる。加えて、もしチャネル
長を上記のように減少できたとすると、デバイスの幅も
減少できる。例えば、標準的な平坦薄膜電界効果トラン
ジスタは、チャネル長１０ミクロン、幅約５００ミクロ
ンあり、約ｌθマイクロアンペアの出力電流を供給する
。このようなデバイスのチャネル長をｌミク四ンＫまで
減少できたとすると、同じ１０マイクロアンペアの電流
が、わずか５０ミクロン幅のデバイスによって供給でき
ることになるのである。従って、デバイスの総面積は１
０分の１に減少できると共に、記録密度の方は１０倍増
加できることになる。デバイスの面積を１０分の１に減
少させることによって、デノマイスの容量も１０分の１
減少できる。さらに、その結果前られるジノ９イスは、
同一の電流を供給しかつ１０分の１の面積を占めながら
、１０ミクロンのチャネル長を有する元の＃膜電界効果
トランジスタに比べて、１００倍高い動作周波数を示す
ことができるのである。
残念ながら、従来の薄膜電界効果トランジスタのチャネ
ル長は、１０ミクロンという標準チャネル長から、容易
に１ミクロンのチャネル長にするということはできない
。その理由は、チャネル長はげレーン電極とソース電極
との間の間隔によって決定されるためである。従来の広
面積写真印刷、すなわちジノζイス横這が１２インチの
距離にわたって形成される製版法では、特徴的な大きさ
が１゜積用に用いた場金、獲得し得る最小チャネル長は
１０ミクロンである。
よｔ）精密な写真印刷で特徴的大きさが約１ミクロンに
まで小さくしたものが知られている。しかしながら、こ
の精密製法は実行が難かしい上、これを行なうのに一必
要な装置もきわめて高価である。
その上、１ミクロンの特徴的大きさを、広面積にわたっ
て維持することはできない。その結果、従来の薄膜電界
効果トランジスタのチャネル長は、実験室段階では約１
ミクロンに減少させることができても、それは高価であ
シ、広面積液晶７，７ツトｚＱネルデイスプレーなどに
要求されるような広い面積にわたって提供することはで
きない。このことから、広面積にわたって１００％の結
果が不可欠である液晶フラット／Ｑネルディスプレーの
ような商業的用途において、精密写真印刷は事実上役Ｉ
？志上？−＋え一＾Ｌ表＾イＩ−！　７１％づ（２先行
技術の薄膜電界効果トランジスタが有するこのような欠
点を克服するために、新規かつ改良された薄膜電界効果
トランジスタが提案されている。この改良されたトラン
ジスタは、　Ｒｉｃｈａｒｄ　Ａ。
Ｆ１ａ５ｃｋ　ｅｔ　ａｌ、の名義で通常的に■渡さオ
した日本国特許出願昭５５第１７５２００号「薄膜トラ
ンジスタ」明細書及び特許請求の範囲中に開示さｆｔて
いる。前記日本国特許出願は、１９８１年９月１０日付
特許公報に公開番号昭和５６年第１１５５７１号で公開
されている。その中にυト］示されているトランジスタ
は、基板に関して互いに垂直方向に変位されており、か
つその間に形成されたチャネルを有するソース領域とト
レー７領域を含み、チャネルの長さはソースとドレーン
とのＨにある垂直変位距離の関数であって、水平印刷に
よυ銖さｔしるような拘束とは実質的に無関係である。
本発明は、先に述べた型式の薄膜電界効果トランジスタ
のデバイス構造を作る新規かつ改良された方法を提供す
るもので１、その方法では、精密写真印刷を要すること
なく、きわめて短かいチャネル長が与えられる。その上
、本発明の方法では、その短かいチャネル長が正確に調
整できると共に、広範囲に亘って維持できる。
上記日本国特許出願及び本願明細書中に開示されている
ような垂直型トランジスタの製造においては、垂直トラ
ンジスタ構成層を横切るような表面を形成する必要があ
る。本発明はこのような表面の新規でかつ改良された形
成方法を提供するものである。
本発明は、１個以上の補助層を含み得るエッチ可能層に
非共面的表面を形成する方法を提供する。
該方法は、エッチ可能層にホトレジスト層を堆積させる
段階と、ホトレジスト層に非共面的表面を形成する段階
と、ホトレジストの非共面的表面の下側のエッチ可能層
に非共面的表面を形成するべくホトレジストの非共面的
表面を介してエッチ可能層をエッチする段階とから成る
ことを特徴とする。
好ましくは、使用されるエッチ方法はプラズマエツチン
グであり、ホトレジストに非共面的表面を形成する段階
はホトレジストを過少露光及び過剰現像する段階を含ん
でいる。好ましくは、ホトレジストは少なくとも２０チ
過少露光され１．Ｑターンマスクは過少露光段階中にホ
トレジスト上に配置される。同様に好ましくは、ホトレ
ジストを過剰現像する段階は高活性の活性現像溶液を使
用し、ホトレジストは厚さ３乃至３．５ミクロンのポジ
形ホトレジストである。
本発明の好ましい具体例において、該方法は薄膜電界効
果トランジスタの形成に使用される。このような具体例
において、エッチ可能材料の層は第１導電層と、第１導
電層に堆積された絶縁された絶縁層と、絶縁層に堆積さ
れた第２導電層び第２の導電層に電気連結を形成するべ
く、エッチ可能材料の層に形成された非共面的表面の少
なくとも一部に半導体層を堆積させる段階を更に含んで
いる。該方法は更に、半導体層の少なくとも一部にゲー
ト絶縁層を堆積させる段階と、半導体層に隣接するデー
ト絶縁層の少なくとも一部にゲート電極層を堆積させる
段階とを含んでいる。
本発明の別の具体例によると、非共面的表面が形成され
るエッチ可能材料の層は金属から構成されている。この
具体例の場合、エッチ可能材料の該金属層は、エッチ可
能材料から成る少なくとも１個の付加層の上に形成され
、該方法は、エッチ可能材料の金属層に非共面的表面が
一度形成されると、少なくとも１個の付加層に非共面的
表面を形成するために使用されるプラズマエツチング工
程中で前記金属層をマスクとしテ使用する段階を更に含
んでいる。このような具体例の場合、好ましくはエッチ
可能材料の金属層の金属は第１の型のエッチ方法によシ
エッチングされ、かつ少なくとも１個の付加層に非共面
的表面を形成するために使用されるプラズマエツチング
型のエツチングに対しては実質的に耐性である。
本発明の一具体例において、金属層の下側の層のプラズ
マエツチング工程中に該金属層をマスクとして使用する
尚該方法は、薄膜電界効果トランジスタの形成に使用さ
れる。この具体例によると、エッチ可能材料の金属層と
エッチ可能材料の少なくとも１個の伺加層との間には、
第１導電層と、第１導電層に堆積された絶縁Ｉ〆と、絶
縁層に堆積された第２導電層とが′＠まれている。この
具体例は、第１及び第２の層に電気的連結を形成するべ
く、エッチ可能材料の少なくとも１個の付加層に形成さ
れた非共面的表面の少なくとも一部に半導体層を堆積さ
せる段階を更に含んでいる。該方法は更に、半導体層の
少なくとも一部にデート絶縁層を堆積させる段階と、半
導体層に＠接するゲート絶ｉ層の少なくとも一部にゲー
ト電極層を堆積させる段階とを含んでいる。
好ましくは、第１及び第２の層は金属から形成されてい
る。
更に、本発明は、基板に第１導電層を堆積させる段階と
、第１導電層に絶縁材料層を堆積させる段階と、絶縁層
に第２導電層を堆積させる段階を含んでいることを特徴
とする薄膜電界効果トランジスタの形成方法に係る。該
方法は更に、基板に対して非共面的表面を形成するべく
、第１導電層と絶縁層と第２導電層との一部を除去する
段階を含んでいる。該方法は更に、第１及び第２の導電
層に電気的連結を形成するべく非共面的表面の少なくと
も一部に半導体層をｍ＊させる段階と、半導体層の少な
くとも一部にゲート絶縁層を堆積させる段階と、半導体
層に＠接するｌ−ト絶縁層の少なくとも一部にゲート電
極層を堆積させる段階とを含んでいる。好ましくは、第
１及び第２の導電層はいずれも金属から形成されている
。
本発明の新規な特徴は特許請求の範囲中に詳細に記載さ
れている。本発明のその他の目的及び利点は、添付図面
に関する以下の記載からよく理解されよう。なお図面中
、同一の素子については同様の参照符号を伺した。
本発明は一般的には、補助層を含み得るエッチ可能層に
非共面的表面を形成する方法を提供するものである。ま
た、本発明はこのような非共面的表面を形成する方法を
、本願中に参考資料として引用されておりかつ本願出願
人に譲渡されたＲ　ｊ　ｃｈａｒｄＡ、　Ｆ１ａ５ｃｋ
　ａｔ　ａｌ、名義の前出の西ドイツ特許公開明細書記
Ｐ　３０４６３５８．２号「薄膜トランジメタ」の明細
書及び特許請求の範囲に開示されているような汎用型の
高性能小面積薄膜トランジスタの形成に使用する方法に
関する。特に、このような薄膜トランジスタは、層とし
て形成されたソース及びトレー／領域と、ソース及びト
レー／層間に挿入された別の層を備えている。更に、該
薄膜トランジスタは、トランジスタが形成される基板に
対して非共面的に前記層を横切る表面を備えている。
（以下余白） 第１図を参照すると、本発明の教示に従って作成された
薄膜電界効果トランジスタ１０が示されている。図示の
通り、トランジスタ１０は、ガラス、単一結晶質シリコ
ン、マイラー、あるいは鋼鉄面に誘電体を被覆したもの
のように金属の上に絶縁体をのせたものである絶縁性物
質の基板１２の上に形成されている。本発明の教示に従
って基板１２上に堆積つまシブポジットされているのが
、導電性ドレーン金属の第１層１４であるが、はとんど
の場合ドレーン層である。ドレーン金属層１４の上に絶
縁性物質の層１６がある。この絶縁性物質は、誘電物質
であるのが望ましい。誘電物質は酸化シリコン（ＳｉＯ
ｘ）、窒化シリコン（ＳｉｘＮｙ）、シ四キク窒化物（
ＳｉＯｘＮｙ　）、まだは酸化アルミニウム（Ａｔ２０
８）などで良い。
導電性物質の第２層１８、大抵の場合ソース層は、絶縁
層１６の上にデポジットされる。ソース金属１８とドレ
ーン金属１４は、アルミニウム、モリブデン、あるいは
（Ｍｏ、　９７５　Ｔａ、　０２５）のようなモリブデ
ン・タンタル合金など、いずれか適当な導電性金属で形
成できる。これらの層１４．１６．１８をデポジットし
た後、本発明によれば全ての層を連続した１つのステッ
プでエツチングして、基板１２および積重ね層１４と１
６に関して実質的に水平でない非共面的表面２０を作シ
出すことができる。この非共面的あるいは斜行的表面２
０は、ソース層１８、絶縁層１６、およびドレーン層１
４の露出した縁部分によって形成されるものである。こ
こ、ズ非共面的表面というのは、それが基板に対して平
行である小さな平面部分は持っていても、基板に関して
平行でない平面を１つまたはそれ以上持っている表面を
意味している。
厚さ１００〜ｉ　ｏ、ｏ　ｏ　ｏ人、望ましくは約２，
０００にの半導体物質の層２２が、非共面的表面２０と
ソース層１８の一部との上にデポジットされる。
この半導体物質は、水素またはフッ素、あるいは水素と
フッ素を含む非晶質シリコン合金であることが望ましい
。デポジットされる半導体物質は、多結晶質シリコン合
金でも良い。半導体物質２２はソース１８とドレーン１
４に電気的に結合されてお）、従ってその結果半導体物
質層２２のソース層１８と１２〜７層１４との間に短か
い電流伝導チャネル２４が生まれる。次に絶縁性物質の
ゲート絶縁体層２６が、非晶質半導体物質層２２の一部
の上にデポジットされる。ゲート絶縁体は、酸化シリコ
ンまたは窒化シリコンなどの誘電体であるのが望ましい
。好適な実施例では、ソース１Ｂに隣接する半導体物質
層２２０部分の厚みは、電流伝導チャネル２２を形成す
る部分のそれより大きくなっている。こうすることで、
ゲートとソースとの間にいくらか減結合が与えられ、従
ってデバイスの高同波数特性が向上する。
ゲート絶縁体層２６の上には、例えばアルミニウム、モ
リブデン、クロム、あるいはモリブデン・タンタル合金
など、何れか適当な金属で作ることのできるゲート電極
または導体２８がデポジットされる。ゲート電［２８は
ゲート絶縁体２６の電流伝導チャネル２４に隣接する部
分の上に形成される。最後に、酸化物またはポリマーの
ような不活性化層３０がデノ々イスの上に形成される。
ソース金Ｒ１８とドレーン嘉属１４は標準的に１，００
０人からａ、ｏｏｏｆの厚さをもつが、望まし〜・厚さ
は２．５００λである。絶縁層１６の厚さは標準的に０
．５〜３ミクロンであるが、望ましくは０．８ミクロン
であゃ、ゲート絶縁体層２６の厚さは標準的に３００〜
５，０００人であるが、望ましくは２，０００人である
。
第１図に示すような薄膜電界効果トランジスタを構成す
る時、各物質層は７．Ａ’）タリングやプラズマ強化し
た化学的蒸気デポジションなど、〜１ろいろなデポジシ
ョン技術を用いて塗着することができる。非共面的表面
２０は、連続的な１ステツプで３つの層を同時にエツチ
ングする乾燥工ｐＫよって形成することができる。その
工程については、後に詳述する。
第２図には、本発明の教示に従って作成されたもう一つ
別の薄膜電界効果トランジスタ７０が示されている。絶
縁性の基板７２上にまずデポジットされているのが、ド
レーン金属層７４である。
ドレーン金属層７４の上には、絶縁性物質の層７６がデ
ポジットされている。絶縁層７６の上にソース金属の層
７８が形成される。ソース金属の層７８の上には、厚さ
約０．５〜１．５ミクロンの絶縁性物質から成る第２の
層８０が形成される。これらの層７４．７６．７８．８
０がデポジットされた後、基板７２に関して非共面的表
面８２が、本発明の教示に従って形成される。
表面８２を形成した後、半導体物質の屑８４が表面８２
と第２絶縁層８０の一部との上に形成される。その結果
、半導体物質層８４の中のドレーン層７４とソース層７
８との間に、短かい電流伝導チャネル８６が生まれる。
次にゲート絶縁体層８８が、半導体物質層８４の上に形
成される。最後に、デート電極９ｏがゲート絶縁体層８
８の電流伝導チャネル８６に隣接する部分の上に形成さ
れる。
ｆ３緑層７６は、酸化シリコン、窒化シリコン、酸化ア
ルミニウムなど、誘電性物質で作られるのが望ましい。
第２絶縁層８ｏもやはシ、誘電性物質の、できれば酸化
シリコンが窒化シリコンとする。ソース層７８とｒシー
２層７４とは、アルミニウムやモリブデンなどの金属か
ら、スパッタリングで形成するのが望ましい。さらに、
半導体物質の層はグロー放電分解技術を用いて表面８２
上にデポジットされる。一番上の酸化物またはポリマー
の不活性化層９２を、デバイスの上に形成しても良い。
以上に記載した薄膜電界効果トランジスタと、それのい
ろいろな実施態様は、高性能で面積の小さい薄膜トラン
ジスタを提供するものである。
第１図と第２図の層３０，９２０ようなトランジスタの
最上不活性化層または絶縁層を、その上に形成されるも
う１つ別のトランジスタとの絶縁層を形成するように利
用することもでき、こうして積重ね式トランジスタの配
置を与えて、デバイスの記録密度をさらに向上すること
ができる。
次に、第３Ａ〜３工図を参照しながら、第１図に示した
ように基板に関して非共面的表面を形成することを含む
、トランジスタの作成方法について説明する。第３Ａ図
は７０５９系列ガラス製のガラス基板１２の上に３つの
層がデポジットされメζものを示している。これらの層
は、望ましくはモリブデン製のル−ント１４と、望まし
くは酸化、シリコン製の絶縁層１６と、望ましくはモリ
ブデン製のソース層１８とで構成される。ドレーン層と
ソース層はスパッタリングでデポジットされ、絶縁層は
プラズマ強化した化学的蒸気デポジションによルデポジ
ットされる。ドレーン層とソース層の厚さは２，５００
　′ｋ、絶縁層の厚さは約０．８ミクロンとするのが望
ましい。
第３Ｂ図においては、厚さ約３〜３．５ミクロンの、（
￥ジ形ホトレジストの層１００が、ソース層１８上にデ
ポジットされている。＃）形ホトレジスト１００は、ス
ピン被覆方法を用いてデポジットされ、とのポジ形ホト
レジストは、例えば５ｈｉｐｌｅｙのＰ形ＡＺ　１３５
０　Ｊ　である。第３Ｃ図においては、マスク１０２が
ポジ形ホトレジスト層１００の一部分の上に置かれてい
る。層１００のうちマスクされていない部分が次に、３
００ミリジュール／−２の輝度を有する規準較正された
光源１０４に、１６秒間露出される。所望の逓減度を得
るために、層１００は余り露光せずに過剰現像する。
例えば、標準的露出輝度が６５０ミリジュール／−２を
１６秒間であるから、約２０％はど露光不足にすること
ができる。
ネガ形ホトレジストを代わシに用いることもできるが、
ネガ形ホトレジストを用いた場合、このホトレジストは
露出過多にして現像不足にせねばならない。また、マス
クの形状もここに示したものと逆にしなければならなく
なる。
露光が終わると、マスク１０２は取除かれ、ポジ形ホト
レジスト層１００が実際的に現像される。
例えば、ホトレジストの現像を活性強化された現像剤内
で行なう、時開を長くする、あるいは作用を強化した現
像剤内で時間を長くして行なう、などが可能である。−
例を挙り”ると、水３に対して５ｈｉｐｌｅｙ現像剤Ａ
Ｚ−３１１を１用いて活性現像液を作る。ポジ形ホトレ
ジスト層１００のうち、露光された部分のみが、活性ｆ
Ａ像溶液に対し可溶性となる。ポジ形ホトレジストはこ
の工程中罠侵食されるため、そのポジ形ホトレジストの
被覆肉厚は臨界的となり得る。ホトレジストマスクを用
いて幅２ミクロンのチャネルをエツチングするためには
、厚さ３〜３，５ミクロンのホトレジストが望ましい。
第３Ｄ図に示されるように、ポジ形ホトレジスト層１０
０を現像した彼、結果的に層１００の一部分に逓減的表
面１０６ができる。この逓減的表ｍｔ’ｏｅは、デバイ
スをプラズマエツチング工程にかける際、ポジ形ホトレ
ジスト層１００の下にある３つの層のマスクとして作用
することになるものである。第３Ｅ図は、プラズマエツ
チング後、結果的に得られる構造を示しておシ、基板１
２に関して非共面的表面２０が形成されている。
プラズマエツチングとは、特定のデバイスのいろいろな
層の上に、ガスを用いて異方性エツチングを生み出して
、特定のプロフィールを作る方法である。本発明の実施
において、プラズマエツチングに使用できるガスには六
フッ化イオウ（ＳＦ６）、四フッ化炭素（ＣＦ４）、酸
素（０２）が含まれる。実例を挙げると、容積約ｉｏｏ
、ｏｏｏ立方センチメートルの反応槽に対して、これら
のガスの流量は。
８Ｆ６については５０８ＣＣＭ（分あた夛標準立方セン
ナメートル）、ＣＦ、については１００　ＳＣＣＭ。
０、にりいては１０８ＣＣＭであることが望ましい。
室圧は５０〜３００水銀柱ミクロン、温度は室温（２０
°〜２３℃）に近いことが望ましい。無線周波数電力は
周波数１３．５６　ＭＨｚで約１，０００〜２、０００
　ワットとするのが望ましい。電極の大きさは、例えば
６×６インテであり、電極の間隔は８／□６インテから
２インチの間で良い。従ってこのようなシステムの電力
密度は、約１０〜２０ワツト／　ｃｒｎ　’　となる。
本願のプロセスでは、第３Ｅ図に示した複合構造物をエ
ツチングするために、フッ素化した炭素ガスが用いられ
る。ＣＦ３基は、酸化シリコン（８１０ρ用として第−
義的なエッチ剤でらる。酸化物が５ＩＯ２で、金属がモ
リブデンの時のエツチングのメカニズムは次の通りでる
る。
ＣＦ　ａ　＋　Ｓ　ｉ０２　→８　ｋＦｂ　＋　Ｃｏ　
、ＣＯ２ＣＦ　ａ　十Ｍ　Ｏ→Ｍ　ｏＦｂ　＋　ＣＯ、
Ｃ０２工程に酸素（０２）を加えることにより、室壁と
基板にポリマーが堆積して、エツチング速度の遅れが防
止される。プラズマエツチング工程で用いられるガスの
１つとして六フッ化イオウ（ＳＦ、　）が望ましいのは
、フッ素化されたガスは異方性エツチングを生み出すの
に、垂直の外郭線だけが結果的に残るためである。六フ
ッ化イオウは金属よシ早い速度でホトレジストを腐食し
、そのため傾斜した外郭線が維持されるのでめる。第３
Ｅ図はこの方法で獲得された傾斜外郭線１示している。
最後に、ホトレジスト層１００とドレーン層１４、絶縁
層１６、ソース層１８が１０〜１２分の間プラズマエツ
チングにかけられる。この工程後に残っているポジ形ホ
トレジストは、全て除去されて、エツチングされた表面
上で他の層が適宜デポジットされているようにする。
次に第３Ｆ図を参照すると、半導体物質の層１２０がソ
ース層１８の非共面的表面の上に、プラズマ補強された
化学的蒸気デポジション、すなわち１例えば１９８０年
１０Ｑ７日発行の５ｔａｎｆｏｒｄｆｔ、　０ｖｓｈｉ
ｎａｋｙとＡｒｕｎ　Ｍａｄａｎ　の米国特許第４．２
２６，８９８号、「グロー放電方法により製造される結
晶質半導体と同等の非晶質半導体」−に開示されている
ような、グロー放電によって形成される。以下のステッ
プの目的は、デバイスの非共面的表面２０とソース層１
８の一部とを被覆するべく半導体層１２０ヲ形成するこ
とにるる。
ネガ形ホトレジスト層１２２が、非晶質半導体物質層１
２０の上に形成される。その後マスク１２４が、ネガ形
ホトレジスト層１２２の一部の上に置かれる。
第３Ｆ図に示すように、光源１２６でネガ形ホトレジス
ト層１２２の露出部分を照射する。この時ホトレジスト
層１２２は１例えば３００ミリジユール／鍔２の輝度金
もつ光を用いて露出される。ネガ形ホトレジストを使用
していることから、露出された部分が硬化して、活性現
像溶液に対して不溶性となる。露出されていない部分は
その特定溶液に対し、可溶性でるる。第３Ｇ図は、ホト
レジスト層１２２が事実上現像された後、結果として得
られるホトレジストの除去部分１２８を示している。第
３Ｈ図は、従来の方法でエツチングにかけ、ホトレジス
トの硬化部分が取除かれた後の非晶質半導体物質層１２
０を示している。
第３Ｉ図は、一連の処理の後完成したデバイスを示して
いる。まずゲート絶縁体層が、非晶質半導体物質層１２
０を含むデバイス全体の上にデポジットされる。ゲート
絶縁体層の一部が従来技術によシエッチングされた後、
ゲート絶縁体１３２が結果として残る。ゲート絶縁体１
３２が形成されたら、今度はゲート電極１３４が、ス／
ｅツタリングまたは蒸着によりデバイスの上に形成され
る。ゲート電極１３４の形成にも、従来のエツチング技
術が用いられる。ここに開示した方法では、非晶質半導
体物質、１ｆ−）絶縁体、デート電極のそれぞれに個個
のエツチングステップを用いているが、これらの層を１
回のマスク露出、単一のエツチング工程で一緒にエツチ
ングすることもできる。
本発明に従って第２図に示したようなトランジスタを作
成する方法が、第４Ａ〜４Ｅ図に示されている。第４Ａ
図に示すように、ドレーン層７４、絶縁層７６、ソース
層７８、第２絶縁層８ｏが、絶縁性の基板７２の上に連
続して形成される。ドレーン層７４、絶縁層７６、ソー
ス層７８、第２絶縁層８０全通してエツチングするため
に、アルミニウム層１４０が、第４Ｂ図に示すような金
属−酸化物一金、属−酸化物の構造の絶縁層８０の上に
形成される。
第４Ｂ図に示される通シ、ポジ形ホトレジスト１４２が
アルミニウム層１４０の上に形成される。アルミニウム
の厚さは１０００λから３０００　Ｘの間。
望ましくは１５００　Ａとする。ホトレジストの厚さは
１．５〜３ミクロン、望ましくは２ミクロンとする。次
にマスク１４４が、ポジ形ホトレジスト層１４２の一部
の上に置かれる。その後ポジ形ホトシジスト層ｕ２を、
輝度３００ミリジユール／ｃｍ　２の光源を用いて不完
全露光する。その後マスク１４４は取除かれて、ホトレ
ジスト層１４２が確実に現像される。第４Ｃ図は、先に
述べたような活性現像液を用いて層１４２が現像過多に
された後、結果として得られる逓減的表面１４１ｔ−示
している。ｌ第４Ｃ図に示した形状が次に、例えば消イ
オン水（Ｄｉ−Ｈ２Ｏ）が１％硝酸（ＨＮＯ３）１　、
アセトン（ＣＨ３００Ｈ）３、リン酸（Ｈ３ＰＯ４）１
５から構成されるエツチング液にさらされる。このエツ
チング液が、ホトレジスト層１４２とアルミニウム層１
４０の一部とを通ってエツチングする。第４ｃ図の逓減
表面１４８がマスクのように働いて、アルミニウム層１
４０の中に、第４Ｄ図に示すような逓減表面１４３を作
シ出す。次にエツチングされノとアルミニウム層１４０
が、望ましくは先に説明したようなプラズマエツチング
が行なわれる間、マスクのような働きをする。プラズマ
エツチングが完了すると、第４Ｅ図に示すような構造が
得られる。図から分かる通シ、層７４．．７６．７８．
８ｏは基板に関して斜行的表面８２を形成している。そ
の後アルミニウム層１４０が取除かれて％第３Ｆ〜３工
図に関連して説明したように、デバイスが完成される。
第１図と第２図のデバイスに関して特に重要なことは、
半導体物質層２２と８４の厚さが、構造の最上層とゲー
ト絶縁体の間で大きく、ソース領域とドレーン領域との
間で小さくなっているのが望ましい、という点でおる。
第２図のデノセイスの最上部にある絶縁層８０は、２つ
の直列キャノンシタンスを作り出すことによシ、ソース
領域８０からゲート電極９０を減結合するために形成さ
れている。このことによって、ゲート電極９０とソース
領域８０との間の総合キャノ（シタンスが減少する。第
１図と第２図に示された非共面的表面は多くの異なる外
形をとる仁とができ、よって必ずし４、「ｖ形」や基板
に関して斜行すると限定されるものではない。従って、
本発明は特許請求の範囲に示した範囲内で、特定的に説
明したもの以外の実施も可能であると理解されるべきで
るる。
【図面の簡単な説明】
第１図は、本発明に従って作成できる型式の薄膜電界効
果トランジスタの断側面図。 第２図は、本発明に従って作成できる別の薄膜電界効果
トシンジスタの断側面図、 第３奔５４４図は、本発明に従２て第１図の薄膜電界効
果トランジスタを作成する方法を示す一連の断側面図、 第４真さ邊母図は１本発明に従って第２図の薄膜電界効
果トランジスタを作成する方法を示す一連の断側面図で
おる。 １０．７０・・・薄膜電界効果トランジスタ、１２、ｒ
′２・・・基板、１４．７４・・・第１導電層（ドレー
ン層）、１６，７６．８０・・・絶縁層、１８．７８・
・・第２導電層（ソース層）、２０．８２・・・非共面
的表面、２２．８４・・・半導体物質層、２４．８６・
・・電流伝導チャネル。 代理人　弁哩七用　口　４覧　羅 手　続ン１ｌｊｉ、’Ｅ　μｍ２ 昭和５９イｒ１２Ｊ］１１ＦＩ ２、発明の名称　エッチｉｉＪ能層に対ηる非共面的表
面の形成方法及び薄ＢＡＨ電桿効果１−ランジスタの形
成力γ人 名　称　コニブー−ジー・二Ｉンバーション・デバイ廿
ス・イン＝１−ボレーｊツト ４、代　理　人　東京都新箱区新１ｉｉ　Ｔ１’ｌ−１
１番１４”ｊ　ｌＪ、ｌ　ｌｌ−１ビル７、補正の対象
　明細ｆ１： ２、特許請求の範囲 （１）エッチ可能な材料の層を１個以上含んでいるエッ
チ可能層に第１の非共面的表面を形成する方法において
、エッチ可能層にホトレジスト層を堆積さぜる段階と、
ホトレジストの層に第２の非共面的表面を形成する段階
と、第２の非共面的表面の下側に第１の非共面的表面を
形成するべく第２の非共面的表面を介してエッチ可能層
をエッチする段階とを含んでいることを特徴とする方法
。 （２１エッチ方法がプラズマエツチングであることを特
徴とする特許請求の範囲第１項に記載の方法。 （３）第２の非共面的表面を形成する段階が、ホトレジ
ストを過少露光及び過剰現像する段階を含んでいること
を特徴とする特許請求の範囲第１項に記載の方法。 （４）過少露光する段階が、該過少露光段階中にホトレ
ジストにパターンマスクを配置する段階を含んでいるこ
とを特徴とする特許請求の範囲第３項に記載の方法。 （５）過少露光段階においてホトレジストを少なくとも
２０％過少露光することを特徴とする特許請求の範囲第
３項に記載の方法。 （６）ホトレジストを過剰現像する段階において高活性
の活性現像溶液を使用することを特徴とする特許請求の
範囲第１項に記載の方法。 （７）ホトレジストの厚さが３乃至３．５ミクロンであ
ることを特徴とする特許請求の範囲第１項に記載の方法
。 （８）該方法が薄膜電界効果トランジスタの形成に使用
され、エッチ可能な材料の層が第１導電層と、第１導電
層に堆積された絶縁層と、絶縁層に堆積された第２導電
層とを含んでおり、第１及び第２の導電層に電気連結を
形成するべく、エッチ可能材料の層に形成された非共面
的表面の少なくとも一部に半導体層を堆積させる段階と
、半導体層の少なくとも一部にゲート絶縁層を堆積させ
る段階と、半導体層に隣接するゲート絶縁層の少なくと
も一部にゲート電極層を堆積させる段階とを更に含んで
いることを特徴とする特許請求の範囲第１項に記載の方
法。 （９）第１及び第２の導電層を金属から形成することを
特徴とする特許請求の範囲第８項に記載の方法。 ＯＩ　エッチ可能材料を金属から形成し、エッチ可能材
料の金属層をエッチ可能材料から成る少なくとも１個の
付加層の上部に形成し、エッチ可能材料の金属層に一度
非共面的表面が形成されると、少なくとも１個の付加層
に非共面的表面を形成するべくプラズマエツチング工程
中に該金属層をマスクとして使用する段階を更に含んで
いることを特徴とする特許請求の範囲第１項に記載の方
法 αυ　エッチ可能材料の層の金属が、第１の型のエッチ
方法によりエツチングされかつ少なくとも１個の付加層
に非共面的表面を形成するために使用されるプラズマエ
ツチング型のエツチングに対して実質的に剛性の特性を
備えていることを特徴とする特許請求の範囲第１０項に
記載の方法。 ａ渇　該方法が薄膜電界効果トランジスタの形成に使用
され、エッチ可能材料の金属層とエッチ可能材料の少な
くとも１個の付加層とが少なくとも第１の導電層と、第
１の導電層に堆積された絶縁層と、絶縁層に堆積された
第２の導電層とを含んでおり、第１及び第２の導電層に
電気的連結を形成するべく、エッチ可能材料の少なくと
も１個の付加層に形成された非共面的表面の少なくとも
一部に半導体層を堆積させる段階と、半導体層の少なく
とも一部にゲート絶縁層を堆積さぜる段階と、半導体層
に隣接するゲート絶縁層の少なくとも一部にデート電極
層を堆積させる段階とを更に含んでいることを特徴とす
る特許請求の範囲第１１項に記載の方法。 （１清　第１及び第２の導電層を金属から形成すること
を特徴とする特許請求の範囲第１２項に記載の方法。 αａ　基板上に薄膜電界効果トランジスタを形成する方
法において、該方法が、基板に第１導電層を堆積させる
段階と、第１導電層に絶縁材料層を堆積させる段階と、
絶縁層に第２導電層を堆積させる段階と、基板に対して
非共面的表面を形成するべく第１導電層と絶縁層と第２
導電層との一部を除去する段階と、第１及び第２の導電
層に電気的連結を形成するべく非共面的表面の少なくと
も一部に半導体層を堆積させる段階と、半導体層の少な
くとも一部にケート絶縁層を堆積させる段階と、半導体
層に隣接するゲート絶縁層の少なくとも一部にゲート電
極層を堆積させる段階とを含んでいることを特徴とする
方法。 ａ９　第１及び第２の導電層を金属から形成することを
特徴とする特許請求の範囲第１４項に記載の方法。 α０　第２の非共面的表面を形成する段階が、ホトレジ
ストを過剰露光する段階を含んでいることを特徴とする
特許請求の範囲第１項に記載の方法。

Claims (1)

  1. 【特許請求の範囲】 （ＩＩ　エッチ可能な材料の層を１個以上含んでいるエ
    ッチ可能層に第１の非共面的表面を形成する方法におい
    て、エッチ可能層にホトレジスト層を堆積させる段階と
    、ホトレジストの層に第２の非共面的表面を形成する段
    階と、第２の非共面的表面の下側に絽１の非共面的表面
    を形成するべく第２の非共面的表面を介してエッチ可能
    層をエッチする段階とを含んでいることを特徴とする方
    法。 （２）　エッチ方法がプラズマエツチングであることを
    特徴とする特許請求の範囲８ｉｔ１項に記載の方法。 １３＋１５１４２の非共面的表面を形成する段階が、ホ
    トレジストを過少露光及び過剰現像する段階を含んでい
    ることを特徴とする特許請求の範囲第１項に記載の方法
    。 （４）過少露光する段階が、該過少露光段階中にホトレ
    ジストにイｑターンマスクを配置する段階を含んでいる
    ことを特徴とする特許請求の範囲第３項に記載の方法。 （５）過少露光段階においてホトレジストを少なくとも
    ２０％過少蕗光することを特徴とする特許請求の範囲第
    ３！Ｊに記載の方法。 （６）ホトレジストを過剰現像する段階において高活性
    の活性現像溶液を使用することを特徴とする特許請求の
    ｄ’ＱＦ第１項に記載の方法。 （カ　ホトレジストの厚さが３乃至３．５ミクロンであ
    ることを特徴とする特許請求の範囲第１項に記載の方法
    。 ＋３）　該方法が薄膜電界効果トランジスタの形成に使
    用され、エッチ可能な材料の層が第１導電層と、第１導
    電層に堆積された絶縁層と、絶縁層に堆積された第２導
    電層とを含んでおシ、第１及び第２の導電層に電気連結
    を形成するべく、エッチ可能拐料の層に形成された非共
    面的表面の少なくとも一部に半導体層を堆積させる段階
    と、半導体層の少なくとも一部にゲート絶縁層を堆積さ
    せる段階と、半導体層に瞬接するゲート絶縁層の少なく
    とも一部にゲート電極層を堆積させる段階とを更に含ん
    でいることを特徴とする特許請求の範囲第１項に記載の
    方法。 （９７第１及び第２の導電層を金属から形成することを
    特徴とする特許請求のり＋１Σ囲第８埴に記載の方法。 ＩＩＯ＋　エッチ可能材料を金属から形成し、エッチ可
    能材料の金属層をエッチ可能材料から成る少なくとも１
    個の付加層の上部に形成し、エッチ可能材料の金九層に
    一度非共面的表面が形成されると、少なくとも１個の付
    加層に非共面的表面を形成するべくプラズマエツチング
    工程中に該金属層をマスクとして使用する段階を更に含
    んでいることを特徴とする特許請求の範囲第１項に記載
    の方法。 Ｕυ　エッチ可能材料の層の金属が、第１の屋のエッチ
    方法によりエツチングされがり少なくとも１個の付加層
    に非共面的表面を形成するために使用されるプラズマエ
    ツチング型のエツチングに対して実質的に耐性の特性を
    備えていることを特徴とする特許請求の範囲第１０項に
    記載の方法。 （１２＋　該方法が薄膜電界効果トランジスタの形成に
    使用され、エッチ可能材料の金属層とエッチ可能材料の
    少なくとも１個の付加層とが少なくとも第１の導電層と
    、第１の導電層に堆積された絶縁層と、絶縁層に堆積さ
    れた第２の導電層上を含んでおり、第１及び第２の導電
    層に電気的連結を形成するべく、エッチ可能材料の少な
    くとも１個の付加層に形成された非共面的表面の少なく
    とも一部に半導体層を堆積させる段階と、半導体層の少
    なくとも一部にゲート絶縁層を堆積させる段階と、半導
    体層に瞬接するゲート絶縁層の少なくとも一部にゲート
    電極層を堆積させる段階とを更に含んでいることを特徴
    とする特許請求の範囲第１１項に記載の方法。 （１３）　第１及び第２の導電層を金属から形成するこ
    とを特徴とする特許請求の範囲第１２項に記載の方法。 αａ　基板上に薄膜電界効果トランジスタを形成する方
    法において、該方法が、基板に８＋！１導電層を堆積さ
    せる段階と、第１尋電層に絶縁Ｈ料層を堆積させる段階
    と、絶縁層に第２導正層を堆積させる段階と、基板に対
    して非共面的表面を形成するべく第１導電層と絶縁層と
    第２導電層との少なくとも一部を除去する段階と、第１
    及ｒド笛９σ）ｉ工雷脇Ｖ雷佃削燻ｌか屁ｈリナムベ？
    Ｊ目共面的表面の少なくとも一部に半導体層を堆積させ
    る段階と、半導体層の少なくとも一部にゲート絶縁層を
    堆積させる段階と、半導体層に隣接するゲート絶縁層の
    少なくとも一部にゲート７ｈ極層を堆積させる段階とを
    含んでいることを特徴とする方法。 ０９　第１及び第２の導電層を金属から形成するととを
    特徴とする特許請求の範囲第１４項に記載の方法◇ １Ｇ］　第２の非共面的表面を形成する段階が、ホトレ
    ジストを過剰露光する段階上含んでいることを特徴とす
    る特許請求の範囲第１項に記載の方法０
JP59234865A 1983-11-08 1984-11-07 エツチ可能層に対する非共面的表面の形成方法及び薄膜電界効果トランジスタの形成方法 Pending JPS60116135A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/549,991 US4543320A (en) 1983-11-08 1983-11-08 Method of making a high performance, small area thin film transistor
US549991 1983-11-08

Publications (1)

Publication Number Publication Date
JPS60116135A true JPS60116135A (ja) 1985-06-22

Family

ID=24195275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59234865A Pending JPS60116135A (ja) 1983-11-08 1984-11-07 エツチ可能層に対する非共面的表面の形成方法及び薄膜電界効果トランジスタの形成方法

Country Status (6)

Country Link
US (1) US4543320A (ja)
EP (1) EP0141425B1 (ja)
JP (1) JPS60116135A (ja)
AT (1) ATE35067T1 (ja)
CA (1) CA1228180A (ja)
DE (1) DE3472036D1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60186066A (ja) * 1984-03-05 1985-09-21 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置およびその作製方法
US4642665A (en) * 1984-12-19 1987-02-10 Eaton Corporation Vertically layered MOMOM tunnel device
US4701996A (en) * 1984-12-19 1987-10-27 Calviello Joseph A Method for fabricating edge channel FET
US4620207A (en) * 1984-12-19 1986-10-28 Eaton Corporation Edge channel FET
FR2577715B1 (fr) * 1985-02-19 1987-03-20 Thomson Csf Procede de realisation de deux structures mos a dielectriques juxtaposes differents et dopages differents et matrice a transfert de trame obtenue par ce procede
FR2586859B1 (fr) * 1985-08-27 1987-11-20 Thomson Csf Procede de fabrication d'un transistor de commande pour ecran plat de visualisation et element de commande realise selon ce procede
US4826754A (en) * 1987-04-27 1989-05-02 Microelectronics Center Of North Carolina Method for anisotropically hardening a protective coating for integrated circuit manufacture
US5064748A (en) * 1987-04-27 1991-11-12 Mcnc Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPH0283941A (ja) * 1988-09-21 1990-03-26 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
US5130263A (en) * 1990-04-17 1992-07-14 General Electric Company Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer
US5356485A (en) * 1992-04-29 1994-10-18 The United States Of America As Represented By The Secretary Of Commerce Intermetallic thermocouples
TW403972B (en) * 1993-01-18 2000-09-01 Semiconductor Energy Lab Method of fabricating mis semiconductor device
US5452166A (en) * 1993-10-01 1995-09-19 Applied Magnetics Corporation Thin film magnetic recording head for minimizing undershoots and a method for manufacturing the same
AU7091400A (en) * 1999-08-31 2001-03-26 E-Ink Corporation Transistor for an electronically driven display
EP1498957A1 (de) * 2003-07-14 2005-01-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
US7629633B2 (en) * 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
US20050258427A1 (en) * 2004-05-20 2005-11-24 Chan Isaac W T Vertical thin film transistor electronics
US20070190133A1 (en) * 2004-10-27 2007-08-16 Bunick Frank J Dosage forms having a microreliefed surface and methods and apparatus for their production
US20060088587A1 (en) * 2004-10-27 2006-04-27 Bunick Frank J Dosage forms having a microreliefed surface and methods and apparatus for their production
US20070281022A1 (en) * 2004-10-27 2007-12-06 Bunick Frank J Dosage forms having a microreliefed surface and methods and apparatus for their production
US8383159B2 (en) * 2004-10-27 2013-02-26 Mcneil-Ppc, Inc. Dosage forms having a microreliefed surface and methods and apparatus for their production
US20060088593A1 (en) * 2004-10-27 2006-04-27 Bunick Frank J Dosage forms having a microreliefed surface and methods and apparatus for their production
US20060087051A1 (en) * 2004-10-27 2006-04-27 Bunick Frank J Dosage forms having a microreliefed surface and methods and apparatus for their production
US20060088586A1 (en) * 2004-10-27 2006-04-27 Bunick Frank J Dosage forms having a microreliefed surface and methods and apparatus for their production
KR20140021914A (ko) * 2012-08-13 2014-02-21 삼성전기주식회사 인쇄회로기판 제조 방법
US9472649B1 (en) 2015-12-09 2016-10-18 The United States Of America As Represented By The Secretary Of The Air Force Fabrication method for multi-zoned and short channel thin film transistors
JP2017139295A (ja) * 2016-02-02 2017-08-10 東芝メモリ株式会社 基板処理装置、基板処理方法、および基板処理液
CN105932066A (zh) 2016-06-07 2016-09-07 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3669661A (en) * 1970-03-06 1972-06-13 Westinghouse Electric Corp Method of producing thin film transistors
DE2117199C3 (de) * 1971-04-08 1974-08-22 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zur Herstellung geätzter Muster in dünnen Schichten mit definierten Kantenprofilen
GB2052853A (en) * 1979-06-29 1981-01-28 Ibm Vertical fet on an insulating substrate
DE3046358C2 (de) * 1979-12-13 1987-02-26 Energy Conversion Devices, Inc., Troy, Mich. Feldeffekttransistor in Dünnfilmausbildung

Also Published As

Publication number Publication date
EP0141425A1 (en) 1985-05-15
CA1228180A (en) 1987-10-13
EP0141425B1 (en) 1988-06-08
US4543320A (en) 1985-09-24
ATE35067T1 (de) 1988-06-15
DE3472036D1 (en) 1988-07-14

Similar Documents

Publication Publication Date Title
JPS60116135A (ja) エツチ可能層に対する非共面的表面の形成方法及び薄膜電界効果トランジスタの形成方法
JPS62124775A (ja) 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ
JPH0282629A (ja) 多層レジストを利用した自己整合型砒化ガリウム（ＧａＡｓ）電界効果トランジスタの製造方法
JPS6097675A (ja) 自己整合形ゲートを備えた薄膜トランジスタの製造法
US4620208A (en) High performance, small area thin film transistor
US5963826A (en) Method of forming contact hole and multilayered lines structure
US4654295A (en) Method of making short channel thin film field effect transistor
US3772102A (en) Method of transferring a desired pattern in silicon to a substrate layer
JPH0729846A (ja) 半導体装置の電極形成方法
JPH0766280A (ja) 半導体装置の製造方法
JPS58112365A (ja) 薄膜トランジスタの製造方法
US3566457A (en) Buried metallic film devices and method of making the same
JPH08124926A (ja) 配線の形成方法
JPH0240961A (ja) 半導体装置の製造方法
JPH06338489A (ja) 金属膜の製造方法
JPS6143484A (ja) 半導体装置の電極形成方法
JP3204473B2 (ja) クロム膜製電極の形成方法
JP3040177B2 (ja) 半導体素子の配線形成方法
JP3487724B2 (ja) トンネル接合の形成方法
JPS59210644A (ja) 半導体装置の製造方法
JPS63202953A (ja) 半導体装置の製造方法
JPH0685255A (ja) 薄膜トランジスタ及びその製造方法
JP2503001B2 (ja) 薄膜トランジスタの製造方法
JP3342260B2 (ja) 半導体装置およびその製造方法
JPH0247853B2 (ja)