JPH0766280A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0766280A
JPH0766280A JP21413293A JP21413293A JPH0766280A JP H0766280 A JPH0766280 A JP H0766280A JP 21413293 A JP21413293 A JP 21413293A JP 21413293 A JP21413293 A JP 21413293A JP H0766280 A JPH0766280 A JP H0766280A
Authority
JP
Japan
Prior art keywords
oxide film
resist
positive resist
taper
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21413293A
Other languages
English (en)
Inventor
Chiharu Kato
千晴 加藤
Masanori Fuda
正則 附田
Katsuyuki Ogawa
勝之 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21413293A priority Critical patent/JPH0766280A/ja
Publication of JPH0766280A publication Critical patent/JPH0766280A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 例えば 1.0μm 以上というような厚いフィー
ルド酸化膜に対して、任意の角度のテーパーを容易に形
成することを可能にすると共に、テーパー角度の加工制
御性を高めた半導体装置の製造方法を提供する。 【構成】 半導体基板2に設けられたフィールド酸化膜
1上に、用いる露光波長に対して高透過性を有する膜厚
2μm 以上の厚膜ポジレジスト3を塗布する。ポジレジ
スト3に露光、現像処理を施し、所望の開口部4を形成
する。ポジレジスト3の熱軟化温度付近の温度で熱処理
を施し、ポジレジストの開口端部に所望角度のテーパー
3aを形成する。フィールド酸化膜1をエッチングする
主反応性ガスに、堆積性を有するガスおよびポジレジス
トのエッチングレートを促進するガスを適宜添加した混
合ガスを用いて、フィールド酸化膜1を反応性イオンエ
ッチングし、平均角度が 5〜85°の範囲の任意の角度の
テーパー1aを形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、厚いフィールド酸化膜
を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】厚いフィールド酸化膜を有する絶縁ゲー
ト型等の半導体装置においては、そのフィールド酸化膜
の加工形状が悪いと、ゲート電極や主電流を流すAl等の
主配線に、フィールド酸化膜の肩口で配線細りが生じた
り、極端な場合配線の段切れが発生して、電極配線の信
頼性が著しく損われてしまう。この傾向は、電極配線幅
が細くなれば細くなるほど、またフィールド酸化膜の段
差が大きいほど、さらにはチップ面積が大きければ大き
いほど顕著になり、ウェハ単位当りの素子の良品率は低
下してしまう。特に、パワー素子等の大電流を扱う素子
の場合には、dV/dt耐性の劣化等にも直接影響する
可能性が大で、フィールド酸化膜の加工形状に十分に注
意することが肝要になる。
【0003】上述したような問題を低減するためには、
当然ながら厚いフィールド酸化膜に大きなテーパーを形
成することが重要になる。従来、このテーパーを形成す
るための技術としては、LOCOS構造でフィールド酸
化膜を形成したり、リン等を高濃度に含むCVD膜を堆
積し、下地高温酸化膜とのエッチングレートの差を利用
して、希HFやNH4 F 等の液でエッチングする手法が一般
的に用いられてきた。LOCOSによるフィールドテー
パー形成は、薄い高温酸化膜上に窒化膜を被着した後、
所定の部分の窒化膜を写真食刻法により取り去り、その
後酸化により窒化膜のない領域に厚い酸化膜を形成する
手法である。しかし、このプロセスを用いた場合、テー
パー形成工程が長く複雑になると共に、それによりでき
たテーパー形状は一律に決まってしまい、任意の角度に
テーパーを制御することは困難であった。また、CVD
膜等を利用してウェットエッチングでテーパーを形成す
る手法は、エッチングする際に利用するレジストと下地
CVD膜との密着性の不安定性があると共に、適当な濃
度を持つCVD膜の堆積工程が必然的に必要になり、や
はり工程が複雑になる点等が指摘されていた。
【0004】また、その他の手法として、あまり厚くな
いフィールド酸化膜の場合には、反応性イオンエッチン
グを用いて、レジストの選択比が悪い条件で酸化膜テー
パーを形成する手法や、堆積性のガスを用いて、 0℃以
下の低温かつ10-3Torr程度の低圧で開口部の側壁に堆積
物を形成しながらテーパーを形成する手法等が提案され
ている。
【0005】しかし、前者の手法は、適用しているレジ
ストの厚さが薄く、またレジスト材料面での工夫を特に
していないために、レジストに適当なテーパーを十分に
形成できないことから、例えば 1.0μm 以上というよう
な厚い酸化膜のテーパー加工は実現していないのが現状
である。また、この手法だけでは、45°以下のテーパー
を再現性よく形成することがほぼ不可能であり、プロセ
ス的に使用上の限界が生じている。また、後者の手法
は、開口寸法が 1〜 2μm 程度の場合には極めて有効で
あるが、テーパー角度的に70°程度までが限界で、大き
な開口部に45°以下のテーパーを形成するのは困難であ
った。
【0006】
【発明が解決しようとする課題】上述したように、従来
のフィールド酸化膜に対するテーパー形成方法では、1.
0μm 以上というような厚い酸化膜に対して任意の角度
でテーパーを形成することができない、テーパー形成工
程が複雑になる、等という問題があった。
【0007】本発明は、このような課題に対処するため
になされたもので、例えば 1.0μm以上というような厚
いフィールド酸化膜に対して、任意の角度のテーパーを
容易に形成することを可能にすると共に、テーパー角度
の加工制御性を高めた絶縁ゲート型等の半導体装置の製
造方法を提供することを目的としている。
【0008】
【課題を解決するための手段および作用】本発明の半導
体装置の製造方法は、半導体基板上に、厚いフィールド
酸化膜を有する半導体装置を製造するにあたり、前記フ
ィールド酸化膜上に、用いる露光波長に対して高透過性
を有する膜厚 2μm 以上の厚膜ポジレジストを塗布する
工程と、前記ポジレジストに露光、現像処理を施し、所
望の開口部を形成する工程と、前記ポジレジストの熱軟
化温度付近の温度で熱処理を施し、前記ポジレジストの
開口端部に所望角度のテーパーを形成する工程と、前記
フィールド酸化膜をエッチングする主反応性ガスに、堆
積性を有するガスや前記ポジレジストのエッチングレー
トを促進するガスを適宜添加した混合ガスを用いて、前
記フィールド酸化膜を反応性イオンエッチングし、前記
フィールド酸化膜の端部に平均角度が5〜85°の範囲の
任意のテーパーを形成する工程とを具備することを特徴
としている。
【0009】本発明の半導体装置の製造方法において
は、まず図1(a)に示すように、フィールド酸化膜1
を有する半導体基板2上に、用いる露光波長に対して高
い透過性を有する厚膜ポジレジスト3を塗布し、メイン
素子のセル領域以外の部分(テーパー形成部を含むフィ
ールド酸化膜領域)を、一般的に用いられている写真食
刻法により露光・現像し、所望の開口部4を形成する。
ポジレジストの膜厚は 2μm 以上、さらには 2μm 〜 6
μm 程度とすることが好ましい。ポジレジストの膜厚が
2μm 未満であると、ポジレジストに対するテーパー形
成を良好に行うことができない。
【0010】このように、ポジレジストを厚く半導体基
板上に塗布することは、高粘度のレジストを用いれば特
に難しい技術ではない。ただし、レジストを上記程度に
厚く塗布すると、厚くなるほど露光光の透過性が低下す
るため、レジスト下部で現像レートが低下し、スソ引き
や液残り等の現像不良が発生しやすくなる。そこで、本
発明においては、露光波長に対して高い透過性を有する
厚膜ポジレジスト(後述するレジスト物性を示すA、
B、Cパラメータと関連)を用いるものとする。次に、
本発明においては、図1(b)に示すように、用いたポ
ジレジストの熱軟化温度近くで熱処理し、厚膜ポジレジ
スト3の開口端部に適当な角度のテーパー3aを形成す
る。この際、レジストの熱軟化の程度をうまく制御し
て、レジストを流動させる必要があり、一般的にいっ
て、レジスト膜厚が厚いほど、またレジストのライン/
スペースの寸法が大きいほど、レジストは熱流動しやす
く、テーパー3aはつきやすい。このことから、半導体
基板に被着するレジスト膜厚を厚くするほど、レジスト
のテーパー制御は容易になり、レジスト端から横方向に
かなり長いレジストテーパー(テーパー角度:小)を、
レジスト膜厚をある程度厚くしたまま形成することがで
きる。
【0011】また、厚膜ポジレジストを用いて、レジス
トテーパーをさらに効果的に形成するためには、ポジレ
ジスト中に含まれる感光材であるセンシタイザーを極力
少なくすることが好ましい。センシタイザーの含有量が
少なくなると、コンプレックスの濃度(レジスト中の感
光材とベースレジンであるノボラック樹脂は室温状態で
コンプレックスを形成している)が低くなり、レジスト
の熱による流動が起きやすくなると推定される。これを
実証するために、レジストの材料物性を示すA、B、C
パラメーターの内、A値に注目してレジストの熱による
流動性を確認した(A、B、CパラメーターはDill等に
よって提案されている(IEEE.Trans.E.D22 no.7 p69,3,1
984) )。A値は、簡単に述べるとポジレジストのセン
シタイザーの性質を示すもので、A値が大きいと露光前
の透過性が低く、吸光度は高くなる傾向を示し、コンプ
レックスの濃度が高くなる。このA値とポジレジストの
熱による流動性の結果を図2に示す。図2から、A値が
小さいほど低い温度でレジストの熱変形がはじまる傾向
を示し、A値が 0.6以下(at 436nm)になると、この傾向
が顕著になることが分かる。
【0012】また、現像後に全面露光すると、レジスト
の熱流動が容易になり、レジストをより平坦化しやすく
なる。これも未露光部のレジスト中のセンシタイザーが
分解して、相対的にコンプレックスの濃度が減少するた
めである。以上の検討結果から、本発明に用いる厚膜ポ
ジレジストとしては、A値がなるべく小さいものが好ま
しく、 0.6以下(at 436nm)のものが好適である。またA
値が小さいと、未露光部の現像時の膜べりが大きく、肩
口が丸くなったレジストプロファイルが相対的に達成し
やすくなるため、後の熱処理によるレジストの流動性を
滑らかにする効果を与えやすい。さらに、前述したよう
に、A値が小さい方が厚膜ポジレジストの現像不良を改
善しやすいため、写真食刻プロセス的にも安定度を高め
ることができる。
【0013】このようにして、厚膜ポジレジスト3に対
して任意の角度でテーパー3aを形成することができ
る。この厚膜ポジレジスト3のテーパー3aの角度は、
その後のエッチング工程におけるエッチングガスの種類
や組成にもよるが、目的とするフィールド酸化膜1のテ
ーパー角度に応じて決定するものとする。
【0014】本発明の半導体装置の製造方法において
は、上述した工程により厚膜ポジレジスト3にテーパー
3aを形成した後、図1(c)に示すように、例えば
1.0μm以上の厚いフィールド酸化膜1の反応性イオンエ
ッチング(RIE)を実施し、フィールド酸化膜1に所
望角度のテーパー1aを形成する。この際、主反応性ガ
スとして、フッ素ラジカル/イオン濃度が高いSF6 やCF
4 等を用い、これに堆積性のガスとして、フッ素/炭素
の相対的比率が小さいガス、例えば C2 F 6 、 C3 F
8 、 C4 F 8 等、水素を発生するガス、例えば H2
CHF3 等、またポジレジストのエッチングレートを促進
するガス、例えば酸素等を、適宜適当な比率で混合した
混合ガスを使用するものとする。
【0015】さらに詳述すると、反応性イオンエッチン
グの第1のステップでは、図3(a)に示すように、厚
膜ポジレジスト3のエッチングレートが酸化膜1のエッ
チングレートに対して少なくとも 1/4以下になるような
エッチング条件で、ある程度の厚さまで酸化膜1をエッ
チングする。次いで、図3(b)に示すように、逆に厚
膜ポジレジスト3のエッチングレートが酸化膜1のエッ
チングレートより速くなる条件で、所定厚さの酸化膜1
がエッチオフされる少し直前までエッチングする。この
条件は、フッ素/炭素の相対的比率が大きくなるガス条
件で達成しやすく、またレジストのエッチングを促進す
るために酸素を適量まぜるとよい。この後、酸化膜1の
エッチングレートに対して半導体基板2(Si)のエッチン
グレートが1/10程度になる高選択比の条件で、完全に所
定の酸化膜1をエッチオフする。上記した第1のステッ
プは、フッ素プラズマによりレジスト表面を改質しなが
ら、ある程度の深さまで比較的垂直な酸化膜形状(1
b)を作るためであり、次の第2のステップのエッチン
グに対して、均一なレジスト表面を提供するものであ
る。第2のステップは、本発明の主たる加工工程であ
り、テーパー3aが形成されている厚膜ポジレジスト3
の端部をエッチングし、レジスト3を徐々に後退させな
がら酸化膜1にテーパー1aを形成するものである。こ
の際、形成されるフィールドテーパー1aは、前工程で
形成した厚膜ポジレジスト3のテーパー3aの程度、お
よび第1のステップと第2のステップのエッチング時間
比によって、 5〜85°の範囲で任意の角度に形成するこ
とができる。なお、極端な場合には、第1のステップを
省略することも可能である。
【0016】一例として、主反応性ガスとしてSF6 に、
堆積性のガスとして CHF3 およびレジストのエッチング
レートを促進させるガスとして酸素を加えた混合ガスの
酸化膜とレジストのエッチングレートの違いを表1に示
す。
【0017】
【表1】 表1から明らかなように、ガス比率を大きく変えても、
酸化膜のエッチングレートはあまり変化しないが、レジ
ストのエッチングレートは大幅に変化することが分か
る。レジストのエッチングレートが大きいところでは、
860nm/min程度もあり、この条件を使用するためには、
レジストの厚さをかなり厚くする必要があり、厚膜ポジ
レジストのテーパー制御が重要となることが分かる。
【0018】上述したように、厚膜ポジレジストのテー
パーを任意の角度に制御すると共に、選択性を持たせた
反応性ガスを用いることにより、フィールド酸化膜に平
均角度が 5〜85°の範囲の任意のテーパーを制御性よく
形成することができる。本発明は、パワー素子を含めた
個別半導体素子の作製に特に効果的である。
【0019】
【実施例】以下、本発明の実施例について説明する。
【0020】実施例1 図4は、この実施例で作製した縦型MOSFETの概略
構造を示す図である。図4を参照して、この実施例にお
ける縦型MOSFETの製造工程について述べる。
【0021】まず、 n型シリコン基板11の一方の面
に、選択的に p型ベース層12を形成し、他方の面に n
+ 型ドレイン層13を形成した後、シリコン基板11に
水素燃焼酸化を施して、厚さ 1.6μm 程度のフィールド
酸化膜14を形成した。次に、g線(436nm) の露光波長
に対して、A値が 0.6を示す粘度 180cpのポジレジスト
(図示せず)を 5μm の厚さに被着させた後、 g線縮小
露光装置で所定の開口部を露光・現像した。次いで、シ
リコン基板11を 140℃で 2分間熱処理して、上記厚膜
ポジレジストの所定のテーパー形成部(開口端部)に、
20°程度のテーパーを形成した。
【0022】次に、まずSF6 /CHF3 =1/15 のガス比率
(酸化膜に対するレジストの選択比:0.22程度)のエッ
チングガスを用いて、酸化膜の反応性スパッタエッチン
グにより、上記フィールド酸化膜14を 0.5μm 程度の
深さまでエッチング(第1のステップ)した。連続し
て、表1に示した条件3の混合ガスを用いて、フィール
ド酸化膜14を 1.0μm 程度の深さまで、テーパー14
aを形成しつつエッチング(第2のステップ)した。こ
の後、Siに対して高選択比がとれるガス条件として、例
えばSF6 /CHF3 =1/15 のガスに切り替えて、完全に上記
したフィールド酸化膜14をエッチオフした。加工後の
フィールド酸化膜14の形状を観察した結果、平均テー
パー角度として約20°程度の傾斜が形成されていること
を確認した。以上の工程を実施した後、その加工面に対
して表面処理を施し、ゲート酸化膜15、ゲート電極と
なる多結晶シリコン電極16を形成した。次いで、多結
晶シリコン電極16の表面を 200nm程度酸化(16a)
し、その多結晶シリコン電極16のエッジをマスクとし
て、 n+ 型のソース層17を形成した。その後、ソース
電極18、ドレイン電極19を形成して、素子を完成さ
せた。
【0023】このような縦型MOSFETの製造工程に
おいて、作製した素子のフィールド酸化膜14の端部で
のゲート電極引き出し配線(Poly配線)とソース電極引
き出し配線(Al配線)の配線細り等の有無を観察したと
ころ、フィールド酸化膜14のテーパー14aが十分に
ついているために、特に配線のクビレ等は観察されず、
上記引き出し配線が均一の幅で良好に形成されており、
電気的素子特性のチェックにおいても特に問題のないこ
とが確認された。また、Poly配線幅依存性も同時にチェ
ックしたが、従来、10μm 幅のPoly配線で見られていた
配線のクビレも、この実施例の製造工程によれば、配線
幅 2μm 程度までは特に問題がなく、本発明は微細配線
に対しても大きな効果を示すことを確認した。
【0024】実施例2 上記実施例1に示した縦型MOSFETと同等の構造に
おいて、フィールド酸化膜のテーパー加工工程を、以下
の 4つの条件下でそれぞれ行った場合のフィールド酸化
膜のテーパー形状をそれぞれ確認した。
【0025】まず、実施例1と同様の手段により厚膜ポ
ジレジストにテーパーを形成した後、反応性スパッタエ
ッチングにおける実施例1の第1のステップを省略し、
第2のステップで表1に示した条件2の混合ガスを用い
てエッチングした(第1の条件)。同様にレジストの現
像後の熱処理を 120℃で 2分間行い、レジストに60°程
度のテーパーを形成した後、第1のステップを省略し
て、表1に示した条件3の混合ガスでエッチングした
(第2の条件)。また、実施例1の第2のステップを、
表1に示した条件1の混合ガスを用いてエッチングし
た。さらに、実施例1の第1のステップのエッチング時
間を実施例1の 1/3程度にし、第2のステップで表1に
示した条件3の混合ガスのエッチング時間を相対的に長
くした。
【0026】その結果、第1の条件では 6〜9 °、第2
の条件では45〜50°、第3の条件では80〜85°、第4の
条件では12〜16°程度のフィールドテーパーが均一に形
成できることを確認した。
【0027】このように、本発明の製造方法を用いれ
ば、反応性イオンエッチング前の厚膜ポジレジストのテ
ーパー形状および反応性イオンエッチングのガス条件を
任意に変えることによって、 1.0μm 以上の厚さのフィ
ールド酸化膜のテーパーを任意に制御できることが明確
になった。また、従来の方法では、レジスト膜厚が薄い
ために、反応性イオンエッチング条件が使用できず、か
つ従来のレジストは物性パラメーターであるA値が大き
いために、レジストテーパーの再現性のよい制御、およ
び安定なレジストのパターニングがなかなか得られず、
上記のように任意の角度でフィールド酸化膜のテーパー
を均一に形成することはできなかった。
【0028】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、例えば 1.0μm 以上の厚さのフ
ィールド酸化膜に任意の角度のテーパーを再現性よく形
成することができる。その結果として、微細電極配線幅
になっても、配線の細りやクビレ等が少ない信頼性の高
い電極配線を、厚いフィールド酸化膜を有する半導体装
置に対して安定に形成することが可能になる。
【図面の簡単な説明】
【図1】 本発明の半導体装置の製造工程を模式的に示
す断面図である。
【図2】 ポジレジストの物性パラメーターであるA値
と熱処理温度によるレジストの熱軟化の程度を示す図で
ある。
【図3】 本発明の半導体装置の製造方法におけるエッ
チング工程をより詳細に説明するための図である。
【図4】 本発明の一実施例で作製した縦型MOSFE
Tの構成を模式的に示す断面図である。
【符号の説明】
1、14………フィールド酸化膜 1a、14a……フィールドテーパー 2………半導体基板 3………厚膜ポジレジスト 3a……レジストテーパー 4………開口部 11…… n型シリコン基板 12…… p型ベース層 13…… n+ 型ドレイン層 15……ゲート酸化膜、 16……多結晶シリコン電極 17…… n+ 型ソース層 18……ソース電極 19……ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 9055−4M H01L 29/78 321 R

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置における厚い酸化膜を加工す
    るにあたり、 前記酸化膜上に、用いる露光波長に対して高透過性を有
    する膜厚 2μm 以上の厚膜ポジレジストを塗布する工程
    と、 前記ポジレジストに露光、現像処理を施し、所望の開口
    部を形成する工程と、 前記ポジレジストの熱軟化温度付近の温度で熱処理を施
    し、前記ポジレジストの開口端部に所望角度のテーパー
    を形成する工程と、 前記酸化膜をエッチングする主反応性ガスに、堆積性を
    有するガスおよび前記ポジレジストのエッチングレート
    を促進するガスを適宜添加した混合ガスを用いて、前記
    酸化膜を反応性イオンエッチングし、前記酸化膜の端部
    に任意の角度のテーパーを形成する工程とを具備するこ
    とを特徴とする半導体装置の製造方法。
JP21413293A 1993-08-30 1993-08-30 半導体装置の製造方法 Pending JPH0766280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21413293A JPH0766280A (ja) 1993-08-30 1993-08-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21413293A JPH0766280A (ja) 1993-08-30 1993-08-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0766280A true JPH0766280A (ja) 1995-03-10

Family

ID=16650762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21413293A Pending JPH0766280A (ja) 1993-08-30 1993-08-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0766280A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005036244A1 (ja) * 2003-10-09 2005-04-21 Fujitsu Limited 反射型液晶表示装置用モジュールとその製造方法、及び反射型液晶表示装置
KR20050065166A (ko) * 2003-12-24 2005-06-29 매그나칩 반도체 유한회사 이미지 센서의 제조방법
JP2009188370A (ja) * 2008-02-01 2009-08-20 Seoul Opto Devices Co Ltd 発光ダイオード及びその製造方法
US7656252B2 (en) 2005-11-17 2010-02-02 Seiko Epson Corporation Micro-electro-mechanical-system (MEMS) resonator and manufacturing method thereof
US7999335B2 (en) 2007-12-05 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Micromachine and method for manufacturing the same
CN103824769A (zh) * 2012-11-19 2014-05-28 上海华虹宏力半导体制造有限公司 一种有效控制功率器件终端场氧化层角度的方法
JP2017117883A (ja) * 2015-12-22 2017-06-29 東京エレクトロン株式会社 エッチング方法
JP2019057638A (ja) * 2017-09-21 2019-04-11 住友電気工業株式会社 電界効果トランジスタの製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005036244A1 (ja) * 2003-10-09 2005-04-21 Fujitsu Limited 反射型液晶表示装置用モジュールとその製造方法、及び反射型液晶表示装置
KR20050065166A (ko) * 2003-12-24 2005-06-29 매그나칩 반도체 유한회사 이미지 센서의 제조방법
US7656252B2 (en) 2005-11-17 2010-02-02 Seiko Epson Corporation Micro-electro-mechanical-system (MEMS) resonator and manufacturing method thereof
US8018302B2 (en) 2005-11-17 2011-09-13 Seiko Epson Corporation Micro-electro-mechanical-system (MEMS) resonator and manufacturing method thereof
US8063721B2 (en) 2005-11-17 2011-11-22 Seiko Epson Corporation Micro-electro-mechanical-system (MEMS) resonator and manufacturing method thereof
US8198957B2 (en) 2005-11-17 2012-06-12 Seiko Epson Corporation Micro-electro-mechanical-system (MEMS) resonator and manufacturing method thereof
US7999335B2 (en) 2007-12-05 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Micromachine and method for manufacturing the same
US8470629B2 (en) 2007-12-05 2013-06-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing micromachine
JP2009188370A (ja) * 2008-02-01 2009-08-20 Seoul Opto Devices Co Ltd 発光ダイオード及びその製造方法
CN103824769A (zh) * 2012-11-19 2014-05-28 上海华虹宏力半导体制造有限公司 一种有效控制功率器件终端场氧化层角度的方法
JP2017117883A (ja) * 2015-12-22 2017-06-29 東京エレクトロン株式会社 エッチング方法
JP2019057638A (ja) * 2017-09-21 2019-04-11 住友電気工業株式会社 電界効果トランジスタの製造方法

Similar Documents

Publication Publication Date Title
JPS60116135A (ja) エツチ可能層に対する非共面的表面の形成方法及び薄膜電界効果トランジスタの形成方法
JPH0766280A (ja) 半導体装置の製造方法
JP3901460B2 (ja) 薄膜トランジスタの製造方法
JPS61152040A (ja) 半導体装置の製造方法
US5723371A (en) Method for fabricating a thin film transistor having a taper-etched semiconductor film
US4371890A (en) Tapering of oxidized polysilicon electrodes
JPS5874042A (ja) 半導体装置の製造方法
KR940010596B1 (ko) 열적산화막 습식식각방법
JPS5984436A (ja) 半導体装置の製造方法
JPH06275827A (ja) クロム膜製電極の形成方法
KR100196226B1 (ko) 반도체장치의 접촉 홀 형성방법
JPH06283483A (ja) エッチング方法
JPH09181077A (ja) 半導体装置およびその製造方法
JP3025342B2 (ja) 薄膜トランジスタおよびその形成方法
JPH04275430A (ja) 半導体装置の製造方法
JPH0427703B2 (ja)
JPS5922378B2 (ja) 半導体装置の製造方法
JPS5932126A (ja) 半導体装置の製造方法
JPS6362352A (ja) 半導体装置の製造方法
JPS60217645A (ja) 半導体装置の製造方法
JPS63237411A (ja) 半導体装置の製造方法
JPH06124943A (ja) 半導体装置の製造方法
JPH05226479A (ja) 半導体装置の製造方法
JPH0682628B2 (ja) 半導体装置の製造方法
JPS61216344A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020409